CN203588252U - 一种fpga现场可编程门阵列配置程序的升级电路 - Google Patents

Abstract

本实用新型公开了一种FPGA现场可编程门阵列配置程序的升级电路，包括具有以太网接口的以太网控制器、集成有I/O接口和SPI串行外设接口控制器1的ARM芯片、FPGA现场可编程门阵列、第一总线开关芯片、第一SPIFlash存储器，以太网控制器连接ARM芯片，ARM芯片通过I/O接口和SPI串行外设接口控制器1连接第一总线开关芯片，第一总线开关芯片均与第一SPIFlash存储器和FPGA现场可编程门阵列连接。它可以在远程对成百上千台FPGA现场可编程门阵列的嵌入式设备进行同时升级，工作效率高、工作质量稳定，所需的人力物力少。

Description

一种FPGA现场可编程门阵列配置程序的升级电路

技术领域

本实用新型涉及数字电路技术领域，具体涉及一种FPGA现场可编程门阵列配置程序的升级电路。

背景技术

FPGA现场可编程门阵列具有丰富的***接口、大量的逻辑功能模块、内嵌CPU、可配置能力强、设计工程周期短的优势，使其具有构造简单，固化程度高，功能全面等特点，其被广泛应用于消费电子、汽车电子、工业控制、测试测量等广泛的领域。

FPGA现场可编程门阵列采用逻辑单元阵列的设计概念，其由内部包括可配置逻辑模块、输入输出模块、内部连线三个部分组成。现场可编程门阵列的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA需要通过编程来配置各组件的功能，通常FPGA的配置程序保存在可擦写存储器中。

FPGA现场可编程门阵列的配置程序的升级，通常采用JTAG将升级配置程序写入可擦写存储器中，用写好的可擦写存储器更换FPGA现场可编程门阵列的可擦写存储器来实现配置程序的升级。

如果只是更换一台基于FPGA现场可编程门阵列的嵌入式设备，这种方法还是比较可行的，当涉及到几百台，甚至上千台这种设备时，这种现成更换的方法无论从效率还是工作量来说都是不可取的。基于FPGA现场可编程门阵列的嵌入式设备使用中要经常根据应用的需要调整配置程序，现场升级更加无法满足大规模升级的需要。

实用新型内容

为了克服现有技术在对大量的基于FPGA现场可编程门阵列的嵌入式设备进行配置程序升级时，采用现场更换配置程序存储器的技术方案，这种方案工作量大、工作效率低，其根本无法满足大量基于于FPGA现场可编程门阵列的嵌入式设备配置程序的经常性升级，本实用新型提供一种FPGA现场可编程门阵列配置程序的升级电路。

为解决上述的技术问题，本实用新型采用以下技术方案：

一种FPGA现场可编程门阵列配置程序的升级电路，包括具有以太网接口的以太网控制器、集成有I/O接口和SPI串行外设接口控制器1的ARM芯片、FPGA现场可编程门阵列、第一总线开关芯片、第一SPI Flash存储器，以太网控制器连接ARM芯片，ARM芯片通过I/O接口和SPI串行外设接口控制器1连接第一总线开关芯片，第一总线开关芯片均与第一SPI Flash存储器和FPGA现场可编程门阵列连接。

本实用新型的工作原理是，将以太网控制器的以太网接口，配置适当的网络参数，从而实现远程监控计算机通过该以太网接口和ARM芯片进行通信，接通后计算机将控制权交给ARM芯片，ARM芯片通过I/O接口和SPI串行外设接口控制器1取得第一总线开关芯片的控制权，通过第一总线开关芯片和FPGA现场可编程门阵列、第一SPI Flash存储器进行通信，取得对第一SPI Flash存储器和FPGA现场可编程门阵列的控制权，调取远程监控计算机的配置程序的升级程序，将升级程序以16进制数的形式从远程监控计算机以应用编程方式写入第一SPI Flash存储器，并配置成外部SPI FLASH启动。等所有的程序代码全部写入内部第一SPI Flash存储器之后，再通过重启FPGA现场可编程门阵列来加载新的程序。整个FPGA现场可编程门阵列的配置程序升级的过程都是在ARM芯片的控制下完成的。

和现有技术在，对大量的基于FPGA现场可编程门阵列的嵌入式设备进行配置程序升级时，采用现场更换配置程序存储器的技术方案相比，本实用新型在现有技术的基础上将FPGA现场可编程门阵列及其配套的第一SPI Flash存储器通过第一总线开关芯片和ARM芯片建立数据通信链路，ARM芯片又通过具有以太网接口的以太网控制器和远程监控计算机建立数据通信链路，就在FPGA现场可编程门阵列及其配套的第一SPI Flash存储器和远程监控计算机之间建立好完整的数据通信链路，然后在ARM芯片的控制下将远程计算机的配置程序升级程序，以应用编程方式写入第一SPI Flash存储器，从而实现对FPGA现场可编程门阵列的配置程序升级，本实用新型所要解决的技术问题是对FPGA现场可编程门阵列的配置程序进行远程升级，替代现有的现场升级的技术方案，本实用新型的技术方案没有被现有技术公开，同时也不能通过现有技术进行分析、逻辑推导、有限次试验而得到，也不能通过现有技术和公知常识相结合而得到，其具有实质性的特点，是非显而易见的，本实用新型为现有技术做出了贡献；本实用新型可以实现在通过监控计算机对成百上千台FPGA现场可编程门阵列的嵌入式设备进行同时升级、效率高、工作质量高、这对整个嵌入式设备的产业或者使用嵌入式设备的产业都有积极的意义，本实用新型取得了进步。

为了进一步优化，提高FPGA现场可编程门阵列配置程序的升级电路的使用范围，作为优选， FPGA现场可编程门阵列配置程序的升级电路，还包括用于升级ARM芯片配置程序的升级电路，用于升级ARM芯片配置程序的升级电路包括集成在ARM芯片中的以太网缓存、用于存储配置程序的FLASH存储器和ARM处理器，以太网控制器连接以太网缓存，以太网缓存连接ARM处理器，ARM处理器连接FLASH存储器。

以上是对FPGA现场可编程门阵列配置程序的升级电路的使用范围的进一步改进。ARM芯片的升级原理是利用原有FPGA现场可编程门阵列配置程序的升级电路和远程计算机建立的数据通信链路和FPGA现场可编程门阵列内部的数据通信链路，ARM芯片配置程序升级前，ARM处理器先对ARM芯片的FLASH存储器进行分区，分为存程序运行区和待升级程序存储区两部分。配置程序升级时，通过远程监控计算机将待升级的配置程序文件以16进制数的形式发送给ARM芯片，ARM芯片将远端发送来的数据以应用编程方式写入内部FLASH的待升级程序存储区，等所有的程序代码全部写入内部FLASH之后，再通过重启芯片来加载新的程序。从而实现了对和FPGA现场可编程门阵列配套的ARM芯片的配置程序进行升级。

为了进一步优化，提高ARM芯片的数据通信能力，作为优选， ARM芯片还包括SPI串行外设接口控制器2，SPI串行外设接口控制器2连接ARM处理器。

以上是对FPGA现场可编程门阵列配置程序的升级电路的数据通信能力的进一步改进。多一个SPI串行外设接口控制器2就使ARM芯片具有更强的***电路接入能力，能更好地配合FPGA现场可编程门阵列实现更多的功能、拥有更强的计算能力。

为了进一步优化，提高FPGA现场可编程门阵列配置程序的升级电路的使用范围，作为优选， FPGA现场可编程门阵列配置程序的升级电路，还包括用于升级DSP数字信号处理器配置程序的升级电路，用于升级DSP数字信号处理器配置程序的升级电路包括DSP数字信号处理器、第二总线开关芯片、第二SPI Flash存储器，ARM芯片通过SPI串行外设接口控制器2连接第二总线开关芯片，第二总线开关芯片均与DSP数字信号处理器和第二SPI Flash存储器连接。

以上是对FPGA现场可编程门阵列配置程序的升级电路的使用范围的进一步改进。ARM芯片的升级原理是利用原有FPGA现场可编程门阵列配置程序的升级电路和远程计算机建立的数据通信链路，和FPGA现场可编程门阵列内部的数据通信链路，将DSP数字信号处理器及和其配套的第二SPI Flash存储器通过第二总线开关芯片和DSP数字信号处理器建立数据通信链路，从而在DSP数字信号处理器及其配套的第二SPI Flash存储器和远程监控计算机之间建立好完整的数据通信链路，然后在ARM芯片的控制下将远程计算机的配置程序升级程序，以应用编程方式写入第二SPI Flash存储器，等所有的程序代码全部写入内部FLASH之后，再通过重启芯片来加载新的程序。从而实现了对和FPGA现场可编程门阵列配套的DSP数字信号处理器的配置程序进行升级。

为了进一步优化，提高ARM芯片和FPGA现场可编程门阵列及其配套的第一SPI Flash存储的数据通信能力，作为优选，第一总线开关芯片为4位2选1总线开关芯片。

以上是对FPGA现场可编程门阵列配置程序的升级电路的数据通信能力的进一步改进。4位2选1总线开关芯片体积小，能有效缩小整个电路的体积，同时这种总线开关芯片效率高，能缩短总线开关芯片的链路响应时间。

为了进一步优化，提高ARM芯片和DSP数字信号处理器及其配套的第二SPI Flash存储的数据通信能力，作为优选，第二总线开关芯片为4位2选1总线开关芯片。

以上是对FPGA现场可编程门阵列配置程序的升级电路的数据通信能力的进一步改进。4位2选1总线开关芯片体积小，能有效缩小整个电路的体积，同时这种总线开关芯片效率高，能缩短总线开关芯片的链路响应时间。

与现有技术相比，本实用新型的有益效果是：

1.          对大量的基于FPGA现场可编程门阵列的嵌入式设备进行配置程序升级时，采用现场更换配置程序存储器的技术方案相比，本实用新型FPGA现场可编程门阵列及其配套的第一SPI Flash存储器通过第一总线开关芯片、ARM芯片、具有以太网接口的以太网控制器和远程监控计算机建立数据通信链路，在ARM芯片的控制下，在远程实现对FPGA现场可编程门阵列的配置程序的升级，这种升级方式可以在远程对成百上千台FPGA现场可编程门阵列的嵌入式设备进行同时升级，工作效率高、工作质量稳定，所需的人力物力少。同时这个升级电路还可以对集成有以太网缓存和用于存储配置程序的FLASH存储器的ARM芯片，在不增加任何硬件的前提下进行升级，提高ARM芯片和FPGA现场可编程门阵列工作的协同性，对于ARM芯片的升级可以和FPGA现场可编程门阵列的升级在同一次操作中完成，整个升级过程都是在ARM芯片的控制下完成，操作简单、可靠性高，工作质量稳定。

2.          本实用新型在增加第二总线开关芯片、第二SPI Flash存储器两个器件的情况下，就可以对DSP数字信号处理器的配置程序进行升级，同时对DSP数字信号处理器配置程序的升级可以和ARM芯片配置程序和FPGA现场可编程门阵列配置程序的升级在同一次操作中完成，整个升级过程都是在ARM芯片的控制下完成，操作简单、可靠性高，工作质量稳定。

本实用新型解决了现有技术在对大量的基于FPGA现场可编程门阵列的嵌入式设备进行配置程序升级时，采用现场更换配置程序存储器的技术方案，这种方案工作量大、工作效率低的技术问题，它可以在远程对成百上千台FPGA现场可编程门阵列的嵌入式设备进行同时升级，工作效率高、工作质量稳定，所需的人力物力少，同时还可以对和FPGA现场可编程门阵列配套的ARM芯片和DSP数字信号处理器的配置程序在同一次操作中完成升级，取得了进步，它具有很好的实用性，具有很好的产业价值。

附图说明

为了更清楚地说明本实用新型的实施例，下面将对描述本实用新型实施例中所需要用到的附图作简单的说明。显而易见的，下面描述中的附图仅仅是本实用新型中记载的一些实施例，对于本领域的技术人员而言，在不付出创造性劳动的情况下，还可以根据下面的附图，采用等同替代或者是明显变型方式得到其它附图。

图1为本实用新型的结构示意图。

具体实施方式

下面结合说明书附图对本实用新型的具体实施方式进一步说明。对这些实施方式的说明主要用于帮助理解本实用新型的发明构思、所解决的技术问题、构成技术方案的技术特征和带来的技术效果。对这些实施方式的说明是示意性的，不构成对本实用新型的具体限定。本实用新型各个实施方式所涉及的技术特征，只要彼此不构成冲突就可以相互组合，通过等同替代或者是明显变型方式得到的所有实施例，和本实用新型的实施例实质上相同。

实施例一：

如图1所示，本实用新型，包括具有以太网接口的以太网控制器、集成有I/O接口和SPI串行外设接口控制器1的ARM芯片、FPGA现场可编程门阵列、第一总线开关芯片、第一SPI Flash存储器，以太网控制器连接ARM芯片，ARM芯片通过I/O接口和SPI串行外设接口控制器1连接第一总线开关芯片，第一总线开关芯片均与第一SPI Flash存储器和FPGA现场可编程门阵列连接。

本实用新型投入使用时，第一步，检查、调试设备：检查以太网控制器、ARM芯片、FPGA现场可编程门阵列、第一总线开关芯片、第一SPI Flash存储器是否按本实用新型的技术方案连接，它们之间的硬件连接是否正常，如果出现异常，予以纠正；第二步，加电测试设备：启动电源，确认FPGA现场可编程门阵列配置程序的升级电路工作状态是否正常，正常后才投入使用；第三步执行FPGA现场可编程门阵列配置程序的升级作业。

本领域技术人员可根据实际施工环境和工件的要求自由选择组件的参数。

实施例二：

为了提高FPGA现场可编程门阵列配置程序的升级电路的使用范围，本实施例在实施例一的基础上进一步地改进，如图1所示，本实施例的FPGA现场可编程门阵列配置程序的升级电路，还包括用于升级ARM芯片配置程序的升级电路，用于升级ARM芯片配置程序的升级电路包括集成在ARM芯片中的以太网缓存、用于存储配置程序的FLASH存储器和ARM处理器，以太网控制器连接以太网缓存，以太网缓存连接ARM处理器，ARM处理器连接FLASH存储器。

实施例三：

为了提高FPGA现场可编程门阵列配置程序的升级电路的数据通信能力，本实施例在实施例一～二的任意一个实施例的基础上进一步地改进，如图1所示，本实施例的ARM芯片还包括SPI串行外设接口控制器2，SPI串行外设接口控制器2连接ARM处理器。

实施例四：

为了提高FPGA现场可编程门阵列配置程序的升级电路的使用范围，本实施例在实施例一～三的任意一个实施例的基础上进一步地改进，如图1所示，本实施例的FPGA现场可编程门阵列配置程序的升级电路，还包括用于升级DSP数字信号处理器配置程序的升级电路，用于升级DSP数字信号处理器配置程序的升级电路包括DSP数字信号处理器、第二总线开关芯片、第二SPI Flash存储器，ARM芯片通过SPI串行外设接口控制器2连接第二总线开关芯片，第二总线开关芯片均与DSP数字信号处理器和第二SPI Flash存储器连接。

实施例五：

为了提高FPGA现场可编程门阵列配置程序的升级电路的数据通信能力，本实施例在实施例一～四的任意一个实施例的基础上进一步地改进，如图1所示，本实施例的第一总线开关芯片为4位2选1总线开关芯片。

实施例六：

为了提高FPGA现场可编程门阵列配置程序的升级电路的数据通信能力,本实施例在实施例四的基础上进一步地改进，如图1所示，本实施例的第二总线开关芯片为4位2选1总线开关芯片。

以上结合说明书附图对本实用新型的实施方式作出详细说明，但本实用新型并不限于上述实施方式和实施例，在基于本实用新型的发明构思的基础上，对本实用新型的上述实施方式进行各种变化、修改、替换或变型，均落入本实用新型的保护范围。

Claims (6)

1.一种FPGA现场可编程门阵列配置程序的升级电路，包括具有以太网接口的以太网控制器、集成有I/O接口和SPI串行外设接口控制器1的ARM芯片，其特征在于，还包括FPGA现场可编程门阵列、第一总线开关芯片、第一SPI Flash存储器，所述以太网控制器连接ARM芯片，所述ARM芯片通过I/O接口和SPI串行外设接口控制器1连接第一总线开关芯片，所述第一总线开关芯片均与第一SPI Flash存储器和FPGA现场可编程门阵列连接。

2.根据权利要求1所述的一种FPGA现场可编程门阵列配置程序的升级电路，其特征在于，还包括用于升级ARM芯片配置程序的升级电路，所述用于升级ARM芯片配置程序的升级电路包括集成在ARM芯片中的以太网缓存、用于存储配置程序的FLASH存储器和ARM处理器，以太网控制器连接以太网缓存，所述以太网缓存连接ARM处理器，ARM处理器连接FLASH存储器。

3.根据权利要求1所述的一种FPGA现场可编程门阵列配置程序的升级电路，其特征在于，所述ARM芯片还包括SPI串行外设接口控制器2，所述SPI串行外设接口控制器2连接ARM处理器。

4.根据权利要求1所述的一种FPGA现场可编程门阵列配置程序的升级电路，其特征在于，还包括用于升级DSP数字信号处理器配置程序的升级电路，所述用于升级DSP数字信号处理器配置程序的升级电路包括DSP数字信号处理器、第二总线开关芯片、第二SPI Flash存储器，ARM芯片通过SPI串行外设接口控制器2连接第二总线开关芯片，所述第二总线开关芯片均与DSP数字信号处理器和第二SPI Flash存储器连接。

5.根据权利要求1所述的一种FPGA现场可编程门阵列配置程序的升级电路，其特征在于，所述第一总线开关芯片为4位2选1总线开关芯片。

6.根据权利要求4所述的一种FPGA现场可编程门阵列配置程序的升级电路，其特征在于，所述第二总线开关芯片为4位2选1总线开关芯片。

Images