CN203456471U - 一种薄膜晶体管、阵列基板及显示装置 - Google Patents
一种薄膜晶体管、阵列基板及显示装置 Download PDFInfo
- Publication number
- CN203456471U CN203456471U CN201320607504.0U CN201320607504U CN203456471U CN 203456471 U CN203456471 U CN 203456471U CN 201320607504 U CN201320607504 U CN 201320607504U CN 203456471 U CN203456471 U CN 203456471U
- Authority
- CN
- China
- Prior art keywords
- active layer
- semiconductor active
- film transistor
- source electrode
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本实用新型实施例提供一种薄膜晶体管、阵列基板及显示装置,涉及显示技术领域。在不影响像素开口率的前提下,可以增大薄膜晶体管沟道的宽长比。该薄膜晶体管包括源极、漏极和栅极,以及半导体有源层。其中源极覆盖半导体有源层的四周,漏极位于半导体有源层的中心区域,在源极和漏极之间设有绝缘层。
Description
技术领域
本实用新型涉及显示技术领域,尤其涉及一种薄膜晶体管、阵列基板及显示装置。
背景技术
TFT-LCD(Thin Film Transistor Liquid Crystal Display,薄膜晶体管-液晶显示器)作为一种平板显示装置,因其具有体积小、功耗低、无辐射以及制作成本相对较低等特点,而越来越多地被应用于高性能显示领域当中。
在TFT-LCD中,作为开关元件的薄膜晶体管TFT的质量尤为重要,TFT的一般结构可以如图1所示,主要包括源极101、漏极102以及栅极103,其中,源极101与漏极102通常采用同层金属材料制成,源漏极区域与栅极金属层之间还具有半导体有源层11,位于栅极103区域上方的半导体有源层11形成TFT沟道10(图1中虚线所示)。现有技术中,制作该半导体有源层11的材料为非晶硅(A-Si)。这样一种结构的TFT的迁移率大约为0.5cm2/Vs。然而,随着显示器件尺寸逐渐变大,要求显示器件具有更高分辨率和高频驱动性能。因此,要求TFT具有高迁移率和高性能。为了提高半导体有源层的电子迁移率,通常采用电子迁移率是非晶硅层迁移率几十倍的半导体氧化物材料,如IGZO(Indium Gallium Zinc Oxide,铟镓锌氧化物),作为TFT的半导体有源层。
现有技术中,采用IGZO作为半导体有源层11的TFT结构一般可以采用如图2所示的孔对孔方式(Hole Type),其中TFT的源极101与TFT的漏极102分别通过过孔21和过孔22与IGZO半导体有源层11电连接;或者如图3所示的柱状方式(Bar Typer),其中TFT的源极101与TFT的漏极102覆盖IGZO半导体有源层11的两侧。然而上述两种结构中的TFT沟道10的宽长比(W:L)相对较小,因此TFT的源极和漏极在导通的时候需要的时间较长,这样一来会降低TFT沟道导通时的响应速度,从而降低显示装置的显示效果。
实用新型内容
本实用新型的实施例提供一种薄膜晶体管、阵列基板及显示装置,在不影响像素开口率的前提下,可以增大薄膜晶体管沟道的宽长比。
为达到上述目的,本实用新型的实施例采用如下技术方案:
本实用新型实施例的一方面提供一种薄膜晶体管,包括源极、漏极和栅极,以及半导体有源层;
所述源极覆盖所述半导体有源层的四周,所述漏极位于所述半导体有源层的中心区域,在所述源极和漏极之间设有绝缘层。
本实用新型实施例的另一方面提供一种阵列基板,包括:由栅线和数据线界定的呈矩阵形式排列的多个像素单元,所述像素单元包括像素电极,还包括如上所述的任意一种薄膜晶体管,所述薄膜晶体管的源极与所述数据线电连接;所述薄膜晶体管的漏极与所述像素电极电连接。
本实用新型实施例的另一方面提供一种显示装置,包括如上所述的任意一种阵列基板。
本实用新型实施例提供一种薄膜晶体管、阵列基板及显示装置。该薄膜晶体管包括源极、漏极和栅极,以及半导体有源层。其中源极覆盖半导体有源层的四周,漏极位于半导体有源层的中心区域,在源极和漏极之间设有绝缘层。这样一来,可以在不影响像素开口率的前提下,增大薄膜晶体管沟道的宽长比,从而提高薄膜晶体管沟道导通时的响应速度,提升显示装置的显示效果。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种TFT的结构示意图;
图2为现有技术提供的一种阵列基板的结构示意图;
图3为现有技术提供的另一种阵列基板的结构示意图;
图4为本实用新型实施例提供的一种TFT的结构示意图;
图5为本实用新型实施例提供的一种阵列基板俯视结构示意图;
图6为本实用新型实施例提供的另一种TFT结构示意图;
图7为本实用新型实施例提供的另一种阵列基板俯视结构示意图;
图8为本实用新型实施例提供的一种TFT的制造方法流程图;
图9为本实用新型实施例提供的另一种TFT的制造方法流程图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
本实用新型实施例提供一种薄膜晶体管TFT,如图4所示,包括源极101、漏极102和栅极103,以及半导体有源层11;
源极101覆盖半导体有源层11的四周,漏极102位于半导体有源层11的中心区域G(如图中虚线框所示),在源极101和漏极102之间设有绝缘层12。
需要说明的是,半导体有源层11的中心区域G可以是指半导体有源层11未被源极101覆盖的部分。
本实用新型实施例提供的薄膜晶体管,该TFT包括源极、漏极和栅极,以及半导体有源层。其中源极覆盖半导体有源层的四周,漏极位于半导体有源层的中心区域,在源极和漏极之间设有绝缘层。这样一来,可以在不影响像素开口率的前提下,增大TFT沟道的宽长比,从而提高TFT沟道导通时的响应速度,提升显示装置的显示效果。
进一步地,绝缘层12覆盖在源极101和半导体有源层11的上方,并在半导体有源层11的中心区域G上方形成有过孔14;漏极102通过位于半导体有源层11中心区域G的过孔14与半导体有源层11电连接。
这样一种结构的TFT的沟道如图5所示,为环形沟道,该沟道的宽度等于过孔14的截面的周长,而沟道的长度如图4所示,为过孔14的外径到半导体有源层11中心区域G周边的距离L。
这样一种结构的TFT,由于其宽度为半导体有源层11的周长,所以该TFT的宽长比相对较大,从而会减小TFT的源极101和漏极102在导通时候需要的时间,从而提高TFT沟道导通时的响应速度。此外,还可以在不影响像素开口率的前提下,通过制作工艺增加过孔14的外径,或者减小半导体有源层11的中心区域G的面积,使得TFT沟道的长度L减小,或者可以在不影响像素开口率的前提下增加过孔14的截面周长从而使TFT沟道的宽度增大,进而可以提高TFT沟道导通时的响应速度。
进一步地,该半导体有源层11可以采用氧化物半导体材料制成。例如:氧化锌(ZnO)、氧化镉(CdO)、三氧化二铝(Al2O3)或者铟镓锌氧化物(IGZO)。本实用新型实施例优选IGZO来制作半导体有源层11。这样一来,相比现有技术中采用非晶硅(A-Si)制作的半导体有源层而言,采用IGZO的半导体有源层的迁移率是非晶硅半导体有源层迁移率的几十倍,其具有优良的半导体特性,从而可以提高TFT的迁移率和性能。
进一步地,如图6所示,该TFT还可以包括位于源极101与半导体有源层11之间的刻蚀阻挡层15。
其中,源极101覆盖刻蚀阻挡层15的四周,刻蚀阻挡层15覆盖半导体有源层11的中心区域G。由于在制作源极101时需要露出半导体有源层11图案的中心区域G,因此,在源极101的制作过程中可以通过刻蚀阻挡层15对位于中心区域G的半导体有源层11进行保护,避免生产加工过程中构图工艺损伤半导体有源层11。
在本实用新型中,构图工艺,可指包括光刻工艺,或,包括光刻工艺以及刻蚀步骤,同时还可以包括打印、喷墨等其他用于形成预定图形的工艺;光刻工艺,是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本实用新型中所形成的结构选择相应的构图工艺。
这样一种结构的TFT的沟道的宽度为过孔14截面的周长,而沟道的长度如图所示,为过孔14的外径到刻蚀阻挡层15图案边缘的距离L。这样一来,可以通过制作工艺增加过孔14的外径使得TFT沟道的长度L减小,或者可以在不影响像素开口率的前提下扩大刻蚀阻挡层15的面积以使得蚀阻挡层15图案边缘一圈的长度增大,这样会减小TFT的源极101和漏极102在导通时候需要的时间,从而提高TFT沟道导通时的响应速度。
该TFT还包括位于栅极103和半导体有源层11之间的栅极绝缘层13。这样一来,可以保证位于栅极绝缘层13上下的层级结构之间不会因为导电而发生短路。
本实用新型实施例的另一方面提供一种阵列基板,如图7所示,包括:由横纵交叉的栅线30和数据线31分割而成的呈矩阵形式排列的多个像素单元,像素单元包括像素电极32,还包括如上所述的任意一种TFT。其中TFT的源极101与数据线31电连接;TFT的漏极102与像素电极32电连接。
由于实用新型实施例提供一种阵列基板具有与本实用新型前述实施例提供的TFT相同的有益效果,由于TFT在前述实施例中已经进行了详细说明,此处不再赘述。
本实用新型实施例提供阵列基板。该阵列基板包括TFT,该TFT包括源极、漏极和栅极,以及半导体有源层。其中源极覆盖半导体有源层的四周,漏极位于半导体有源层的中心区域,在源极和漏极之间设有绝缘层。这样一来,可以在不影响像素开口率的前提下,增大TFT沟道的宽长比,从而提高TFT沟道导通时的响应速度,提升显示装置的显示效果。
进一步地,TFT的漏极102可以与像素电极32为一体结构。这样一来可以将漏极102与像素电极32同时形成,从而简化生产加工的工序,提高生产效率。
本实用新型实施例提供一种显示装置,包括如上所述的任意一种阵列基板,具有与本实用新型前述实施例提供的阵列基板相同的有益效果,由于阵列基板在前述实施例中已经进行了详细说明,此处不再赘述。
在本实用新型实施例中,显示装置具体至少可以包括液晶显示装置和有机发光二极管显示装置,例如该显示装置可以为液晶显示器、液晶电视、数码相框、手机或平板电脑等任何具有显示功能的产品或者部件。其中,阵列基板的详细结构已在前述实施例中做了详细的描述,此处不再赘述。
本实用新型实施例提供显示装置。该显示装置包括具有TFT的阵列基板,该TFT包括源极、漏极和栅极,以及半导体有源层。其中源极覆盖半导体有源层的四周,漏极位于半导体有源层的中心区域,在源极和漏极之间设有绝缘层。这样一来,可以在不影响像素开口率的前提下,增大TFT沟道的宽长比,从而提高TFT沟道导通时的响应速度,提升显示装置的显示效果。
本实用新型实施例提供一种TFT的制造方法,如图8所示,该方法包括:
S101、如图4所示,在依次形成有栅极103及栅极绝缘层13的基板上制作半导体有源层11;
S102、在形成有上述图案的基板表面制作金属层,并通过构图工艺形成源极101;其中,源极101覆盖半导体有源层11的四周,并露出半导体有源层11的中心区域G(如图4中虚线框所示)。
S103、在形成有上述图案的基板表面制作绝缘层12,并通过构图工艺在位于半导体有源层11的中心区域G形成绝缘层12的过孔14。
S104、在形成有上述图案的基板表面形成漏极102,漏极102覆盖过孔14。
需要说明的是,半导体有源层11的中心区域G可以是指半导体有源层11未被源极101覆盖的部分。
这样一种结构的TFT的沟道如图5所示,为环形沟道,该沟道的宽度为过孔14的截面周长,而沟道的长度如图4所示,为过孔14的外径到半导体有源层11中心区域G周边的距离L。
这样一种结构的TFT,由于其宽度为半导体有源层11的周长,所以该TFT的宽长比相对较大,从而会减小TFT的源极101和漏极102在导通时候需要的时间,从而提高TFT沟道导通时的响应速度。此外,还可以在不影响像素开口率的前提下,通过制作工艺增加过孔14的外径,或者减小半导体有源层11的中心区域G的面积,使得TFT沟道的长度L减小,或者可以在不影响像素开口率的前提下增加过孔14的截面周长从而使TFT沟道的宽度增大。这样同样可以提高TFT沟道导通时的响应速度。
本实用新型实施例提供一种TFT的制造方法,该TFT包括源极、漏极和栅极,以及半导体有源层。其中源极覆盖半导体有源层的四周,漏极位于半导体有源层的中心区域,在源极和漏极之间设有绝缘层。这样一来,可以在不影响像素开口率的前提下,增大TFT沟道的宽长比,从而提高TFT沟道导通时的响应速度,提升显示装置的显示效果。
进一步地,该半导体有源层11可以采用氧化物半导体材料制成。例如:氧化锌(ZnO)、氧化镉(CdO)、三氧化二铝(Al2O3)或者铟镓锌氧化物(IGZO)。本实用新型实施例优选IGZO来制作半导体有源层11。这样一来,相比现有技术中采用非晶硅(A-Si)制作的半导体有源层而言,采用IGZO的半导体有源层的迁移率是非晶硅半导体有源层迁移率的几十倍,其具有优良的半导体特性,从而可以提高TFT的迁移率和性能。
进一步地,在形成源极101之前,该方法还包括:在形成有半导体有源层11的基板表面通过构图工艺形成刻蚀阻挡层15。
其中,源极101覆盖刻蚀阻挡层15的四周,刻蚀阻挡层15覆盖半导体有源层11的中心区域G。由于在制作源极101时需要露出半导体有源层11图案的中心区域G,因此,在源极101的制作过程中可以通过刻蚀阻挡层15对位于中心区域G的半导体有源层11进行保护,避免生产加工过程中构图工艺损伤半导体有源层11。
这样一种结构的TFT的沟道的宽度为过孔14的截面周长,而沟道的长度如图所示,为过孔14的外径到刻蚀阻挡层15图案边缘的距离L。这样一来,可以通过制作工艺增加过孔14的外径使得TFT沟道的长度L减小,或者可以在不影响像素开口率的前提下扩大刻蚀阻挡层15的面积以使得蚀阻挡层15图案边缘一圈的长度增大,这样会减小TFT的源极101和漏极102在导通时候需要的时间,从而提高TFT沟道导通时的响应速度。
此外,该TFT位于栅极103和半导体有源层11之间的栅极绝缘层13可以保证位于其上下的层级结构之间不会因为导电而发生短路。
以下结合图6和图9对该阵列基板的制造过程进行详细的描述。
S201、采用溅射或者蒸发的方法在透明基板01的表面制备一层栅极金属薄膜,然后通过掩膜曝光和刻蚀工艺,完成栅极103图案的制作。
其中,制备栅极金属薄膜的材料通常包括钼、铝、铝镍合金、或铜中的至少一种。
S202、在形成有上述图案的基板表面,利用化学气相沉积的方法沉积栅极绝缘层13和半导体有源层11。然后通过掩模曝光工艺和刻蚀工艺,形成半导体有源层11图案;
其中,制备栅极绝缘层的材料可以包括氧化硅、氮化硅或者氮氧化硅等。制备半导体有源层的材料为氧化物半导体,优选为IGZO。
S203、在形成有上述图案的基板表面通过一次构图工艺形成刻蚀阻挡层15图案。
其中制备该刻蚀阻挡层15的材料可以包括氧化硅、氮化硅或者氮氧化硅等。
S204、在形成有上述图案的基板表面通过掩模曝光工艺和刻蚀工艺,将需要与源极101连接的半导体有源层11露出来。
S205、在形成有上述图案的基板表面通过一次构图工艺形成源极101。
其中,源极101可以露出该半导体有源层11图案的中心区域G。
S206、在形成上述图案的基板表面,通过掩模曝光工艺和刻蚀工艺形成数据线31图案,以及环绕刻蚀阻挡层15一圈的TFT漏极102,并与延伸出来的半导体有源层11电连接。
S207、在形成上述图案的基板表面,通过一次构图工艺形成钝化层(即如图6中的绝缘层12)。
其中,制备该钝化层的材料可以包括氮化硅、氧化硅或者是氮氧化硅等。
S208、在形成上述图案的基板表面,通过一次构图工艺在所钝化层的表面形成过孔14。
其中,过孔14将刻蚀阻挡层15也一同刻蚀掉,将中间的半导体层露出来。
S209、在形成上述图案的基板表面,通过一次构图工艺形成像素电极32的图案。
其中,像素电极32通过过孔14与TFT的源极101电连接。
采用这样一种TFT的制造方法,该TFT包括源极、漏极和栅极,以及半导体有源层。其中源极覆盖半导体有源层的四周,漏极位于半导体有源层的中心区域,在源极和漏极之间设有绝缘层。这样一来,可以在不影响像素开口率的前提下,增大TFT沟道的宽长比,从而提高TFT沟道导通时的响应速度,提升显示装置的显示效果。
以上所述,仅为本实用新型的具体实施方式,但本实用新型的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本实用新型的保护范围之内。因此,本实用新型的保护范围应以所述权利要求的保护范围为准。
Claims (7)
1.一种薄膜晶体管,其特征在于,包括源极、漏极和栅极,以及半导体有源层;
所述源极覆盖所述半导体有源层的四周,所述漏极位于所述半导体有源层的中心区域,在所述源极和漏极之间设有绝缘层。
2.根据权利要求1所述的薄膜晶体管,其特征在于,所述绝缘层覆盖在所述源极和所述半导体有源层的上方,并在所述半导体有源层的中心区域上方形成有过孔;所述漏极通过位于所述半导体有源层中心区域的过孔与所述半导体有源层电连接。
3.根据权利要求2所述的薄膜晶体管,其特征在于,还包括位于所述源极与所述半导体有源层之间的刻蚀阻挡层;
其中,所述源极覆盖所述刻蚀阻挡层的四周,所述刻蚀阻挡层覆盖所述半导体有源层的中心区域。
4.根据权利要求1至3中任一项所述的薄膜晶体管,其特征在于,所述半导体有源层采用氧化物半导体材料制成。
5.一种阵列基板,包括:由栅线和数据线界定的呈矩阵形式排列的多个像素单元,所述像素单元包括像素电极,其特征在于,还包括如权利要求1-4任一所述的薄膜晶体管,所述薄膜晶体管的源极与所述数据线电连接;所述薄膜晶体管的漏极与所述像素电极电连接。
6.根据权利要求5所述的阵列基板,其特征在于,所述薄膜晶体管的漏极与所述像素电极为一体结构。
7.一种显示装置,其特征在于,包括如权利要求5或6所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201320607504.0U CN203456471U (zh) | 2013-09-29 | 2013-09-29 | 一种薄膜晶体管、阵列基板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201320607504.0U CN203456471U (zh) | 2013-09-29 | 2013-09-29 | 一种薄膜晶体管、阵列基板及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN203456471U true CN203456471U (zh) | 2014-02-26 |
Family
ID=50136328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201320607504.0U Withdrawn - After Issue CN203456471U (zh) | 2013-09-29 | 2013-09-29 | 一种薄膜晶体管、阵列基板及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN203456471U (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103489921A (zh) * | 2013-09-29 | 2014-01-01 | 合肥京东方光电科技有限公司 | 一种薄膜晶体管及其制造方法、阵列基板及显示装置 |
US9461066B2 (en) | 2012-08-10 | 2016-10-04 | Boe Technology Group Co., Ltd. | Thin film transistor and method of manufacturing the same, array substrate and display device |
CN109300957A (zh) * | 2018-09-30 | 2019-02-01 | 京东方科技集团股份有限公司 | 一种oled基板及透明显示器 |
-
2013
- 2013-09-29 CN CN201320607504.0U patent/CN203456471U/zh not_active Withdrawn - After Issue
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9461066B2 (en) | 2012-08-10 | 2016-10-04 | Boe Technology Group Co., Ltd. | Thin film transistor and method of manufacturing the same, array substrate and display device |
CN103489921A (zh) * | 2013-09-29 | 2014-01-01 | 合肥京东方光电科技有限公司 | 一种薄膜晶体管及其制造方法、阵列基板及显示装置 |
WO2015043082A1 (zh) * | 2013-09-29 | 2015-04-02 | 合肥京东方光电科技有限公司 | 薄膜晶体管及其制造方法、阵列基板及显示装置 |
CN103489921B (zh) * | 2013-09-29 | 2016-02-17 | 合肥京东方光电科技有限公司 | 一种薄膜晶体管及其制造方法、阵列基板及显示装置 |
CN109300957A (zh) * | 2018-09-30 | 2019-02-01 | 京东方科技集团股份有限公司 | 一种oled基板及透明显示器 |
US11812640B2 (en) | 2018-09-30 | 2023-11-07 | Boe Technology Group Co., Ltd. | Display substrate having a projection of the display layer located within a projection of a light shielding layer, display device and transparent display including the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103489921B (zh) | 一种薄膜晶体管及其制造方法、阵列基板及显示装置 | |
CN108470717B (zh) | 阵列基板及其制备方法、显示面板及显示装置 | |
CN103219391B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
US9356153B2 (en) | Thin film transistor, display panel having the same and method of manufacturing the same | |
US10373988B2 (en) | Display substrate, manufacturing method thereof, and display panel | |
CN103383945B (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
US9716108B2 (en) | Thin film transistor and fabrication method thereof, array substrate, and display device | |
US20150318311A1 (en) | Array Substrate and Manufacturing Method Thereof, Display Panel and Display Device | |
CN104900654A (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
CN104091785A (zh) | Tft背板的制作方法及tft背板结构 | |
CN104393000A (zh) | 一种阵列基板及其制作方法、显示装置 | |
JP2015521383A (ja) | 薄膜トランジスタアレイ基板及びその製造方法、表示パネル、表示装置 | |
US20180083142A1 (en) | Manufacture method of tft substrate and manufactured tft substrate | |
CN105304500A (zh) | N型tft的制作方法 | |
CN104716196A (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
KR20130098709A (ko) | 박막트랜지스터 기판 및 이의 제조 방법 | |
CN102709283B (zh) | 低温多晶硅薄膜晶体管阵列基板及其制作方法 | |
CN103715135B (zh) | 一种过孔及其制作方法、阵列基板 | |
CN103915451A (zh) | 一种阵列基板及其制造方法、显示装置 | |
CN102629611B (zh) | 一种显示装置、阵列基板及其制作方法 | |
CN203456471U (zh) | 一种薄膜晶体管、阵列基板及显示装置 | |
CN104183603B (zh) | 一种阵列基板及其制备方法、显示装置 | |
CN103560114A (zh) | 一种tft阵列基板及其制造方法、显示装置 | |
US10134765B2 (en) | Oxide semiconductor TFT array substrate and method for manufacturing the same | |
CN104465670A (zh) | 一种阵列基板及其制作方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
AV01 | Patent right actively abandoned |
Granted publication date: 20140226 Effective date of abandoning: 20160217 |
|
C25 | Abandonment of patent right or utility model to avoid double patenting |