CN203398106U - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN203398106U
CN203398106U CN201320118047.9U CN201320118047U CN203398106U CN 203398106 U CN203398106 U CN 203398106U CN 201320118047 U CN201320118047 U CN 201320118047U CN 203398106 U CN203398106 U CN 203398106U
Authority
CN
China
Prior art keywords
electrode
semiconductor device
intermediate plate
chip
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN201320118047.9U
Other languages
English (en)
Inventor
K.霍赛尼
U.瓦尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to CN201320118047.9U priority Critical patent/CN203398106U/zh
Application granted granted Critical
Publication of CN203398106U publication Critical patent/CN203398106U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/3716—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型提供了一种半导体器件，包括：载体，其包括芯片岛和引线；半导体芯片，其包括半导体芯片第一表面上的第一电极和半导体芯片的与第一表面相对的第二表面上的第二电极，第二电极电连接到芯片岛；以及夹片，其包括第一接触区域和第二接触区域，所述第一接触区域被放置在所述引线上，所述第二接触区域被放置在所述半导体芯片的所述第一电极上，其中，所述载体的表面的一部分和所述夹片的表面的一部分未被封装材料覆盖，其中，所述载体和/或所述夹片的厚度至少是所述半导体芯片的厚度的两倍。

Description

半导体器件
技术领域
本实用新型涉及一种半导体器件，特别地，涉及一种半导体器件的封装。 
背景技术
在功率半导体领域的主要动力是通过改进半导体芯片技术和互连技术来提高产品性能，使其具有低电阻率和高热耗散。高压器件的电气性能能够有效地通过利用超结技术来改进，相对于通用功率器件例如二极管、IGBT、双极晶体管、MOSFET等，所述超结技术使得能实现具有非常低的比导通电阻率的半导体芯片。该技术通常被用于具有高开关频率的高压产品应用。 
超结技术的未来一代目标是通过更高的有源单元密度以及更高的电流密度使芯片尺寸缩小。但电流密度的不断增加伴有器件的热增长。该效应是大多数问题中的一个，其影响产品质量并且导致不稳定或者导致半导体超结器件的故障。为了改进电气性能并且减小超结器件中的热增长，半导体芯片的总电阻率的降低是必要的。总的芯片电阻率的一个部分来自硅衬底。硅衬底部分的减少能够将导电率提高10%以上。用以实现该改进的方法是超结衬底的减薄。标准芯片衬底具有约220μm-250μm厚度。将厚度降低至小于100 μm (< 100μm)能够很好地提高超结器件的导电率。但效果是有限的，并且对于超结器件的热耗散需求来说是不够的。 
通常超结器件经引线结合或金属结构（例如夹片）而被安装在封装中。在第一变体(引线结合)中，热仅分布在连接到热沉的芯片背面连接处。虽然超结器件和所有互连技术被封装在封装体中，但仅小部分的热能够通过引线结合从芯片顶面耗散到外引线。采用将芯片顶面连接到外引线的金属结构(夹片)，芯片顶面的热耗散是更好的，但所述夹片被封装在顶面并且热和电绝缘。不能够实现强劲的热耗散。 
实用新型内容
本实用新型的目的是解决上述问题中的一个或多个。 
根据本实用新型的一方面半导体器件，包括： 
载体，其包括芯片岛和引线；
半导体芯片，其包括半导体芯片第一表面上的第一电极和半导体芯片的与第一表面相对的第二表面上的第二电极，第二电极电连接到芯片岛；以及
夹片，其包括第一接触区域和第二接触区域，所述第一接触区域被放置在所述引线上，所述第二接触区域被放置在所述半导体芯片的所述第一电极上，其中，所述载体的表面的一部分和所述夹片的表面的一部分未被封装材料覆盖，
其中，所述载体和/或所述夹片的厚度至少是所述半导体芯片的厚度的两倍。
优选地，所述载体的表面的所述部分是第一冷却区，而所述夹片的表面的所述部分是第二冷却区。 
优选地，所述载体的表面的所述部分被电耦合到PCB。 
优选地，所述夹片的表面的所述部分被附着到热沉。 
优选地，其中，所述载体和所述夹片的厚度都至少是所述半导体芯片的厚度的两倍。 
优选地，所述夹片的表面的所述部分的面积大于所述夹片与所述半导体芯片之间的所述接触区域的面积。 
优选地，所述载体的表面的所述部分是所述芯片岛的底部表面。 
优选地，所述半导体芯片还包括布置在所述半导体芯片的所述第一表面上的第三电极。
优选地，所述半导体芯片还包括将所述第三电极连接到附加的夹片引线的附加的夹片。 
优选地，所述第一电极是源电极，而所述第三电极是栅电极。 
优选地，所述封装材料完全覆盖所述附加的夹片。 
优选地，所述半导体芯片包括超结晶体管。 
优选地，所述超结晶体管包括补偿区，所述补偿区包括p区和n区。 
优选地，所述超结晶体管还包括在所述补偿区上的MOS晶体管单元。 
优选地，所述超结晶体管还包括衬底和在所述衬底与所述补偿区之间的缓冲层。 
优选地，所述载体是金属引线框。 
优选地，所述载体是印刷电路板（PCB）基板的部分。 
本实用新型的构思基于结合厚引线框和金属结构在具有双面冷却的封装体中使用薄的超结半导体芯片。封装体顶面和底面上的暴露垫的可能性允许超结半导体芯片强烈的热耗散。所暴露的封装体底面通常被连接到PCB。这提供了用于冷却的器件的背面(第一冷却区)，而在封装体顶面处所暴露的金属结构(夹片)提供了器件顶面的冷却(第二冷却区)，其能够通过空气或者通过在暴露的封装顶面处接合冷却***导致器件的冷却。对于最佳封装体热耗散，引线框和夹片厚度应该比芯片更厚，并且最好情况是引线框和金属结构(夹片) 的厚度是芯片厚度的两倍。例如，所述超结半导体芯片具有约100μm的厚度，所述引线框和所述夹片具有约200 μm的厚度。 
超结半导体芯片例如具有三个电极，两个电极在顶面而另一电极在底面。引线框包括至少一个芯片岛和多个外引线。背面电极使用焊接剂或胶或扩散焊接而被附着在载体的芯片岛上。超结芯片的顶面电极包括限定的用于连接到载体的外引线的金属区。在芯片上表面处的金属区通过焊接工艺或粘合工艺而被用金属结构(夹片)连接到所述载体外引线。最后，被连接的超结芯片由封装材料(例如，模塑料)覆盖。芯片岛区域的底面被暴露并且没有封装材料。金属结构的上面部分地暴露，没有封装材料。超结半导体芯片的顶面冷却由在夹片的上面处的裸金属实现，裸金属可以被附着到热沉或者甚至对流，比采用完全模塑的顶面是更加有效率的。为了在双面冷却情况下优化热耗散，夹片厚度和载体厚度至少是超结芯片厚度的2倍，而且在夹片顶面处的裸金属区比夹片底面的接触区域更大，所述接触区域被焊接或者粘合到超结芯片的顶面。 
本实用新型的核心是超结芯片在暴露的载体与暴露的金属结构(夹片)之间的嵌入，其中，所述载体和金属结构(夹片)厚度是所述超结芯片的两倍，所述超结芯片具有小于100 μm厚度以改进来自半导体芯片的热耗散。 
附图说明
附图被包括以提供对实施例的进一步理解，并且被并入和构成本说明书一部分。图举例说明实施例，并且连同本描述一起用来解释实施例的原理。其他实施例和许多实施例的预期优点将被容易地领会，因为它们通过参考以下具体描述而变得更好理解。图的元件未必相对于彼此按比例绘制。相同的附图标记标明对应的类似部分。 
图1a-1c图示了超结晶体管的三个非限制性示例的示意截面图和在减薄衬底之前和之后的超结晶体管的配置。 
图2a-2b是图示了超结晶体管的三个电极的示意图。 
图3a-3bh和4a-4b示意性地图示了制造半导体器件的方法的步骤。 
图5a-5b示意性地图示了根据图3a-3b和4a-4b中所图示的方法形成的半导体器件的截面图。 
具体实施方式
在以下具体描述中，对形成其一部分的附图进行参考，并且在附图中，通过图示的方式示出了其中可以实践本实用新型的特定实施例。在这方面，参考被描述的(一个或多个)图的方位使用方向术语，诸如“顶部”、“底部”、“前面”、“背面”、“在前”、“后面”等。因为实施例的部件可以被定位在多个不同方位上，所以方向术语被用于图示的目的并且决不是限制。应当理解的是，可以利用其他实施例，并且可以在不背离本实用新型的范围的情况下进行结构上的或逻辑上的改变。以下具体描述因此将不在限制意义上进行，并且本实用新型的范围由所附权利要求定义。 
应当理解的是，本文所述的各种示例性实施例的特征可以彼此组合，除非具体地另外注明。 
如本说明书中所采用的那样，术语“耦合”和/或“电耦合”不意味着元件必须直接地耦合在一起；居间元件可以被提供在所“耦合”或“电耦合”元件之间。 
在下面描述了包含一个或多个半导体芯片的器件。半导体芯片可以具有不同的类型，可以通过不同的技术制造，以及可以包括例如集成的电路、光电电路或机电电路或无源器件。集成电路可以例如被设计为逻辑集成电路、模拟集成电路、混合信号集成电路、功率集成电路、存储器电路或集成无源器件。此外，半导体芯片可以被配置为所谓的MEMS(微机电***)，并且可以包括微机械结构，诸如电桥、薄膜或舌结构。半导体芯片可以被配置为传感器或致动器，例如，压力传感器、加速度传感器、旋转传感器、磁场传感器、电磁场传感器、麦克风等。半导体芯片不需要专门由半导体材料例如Si、SiC、SiGe、GaAs制造，还可以包含不是半导体的无机和/或有机材料，诸如例如，绝缘体、塑料或金属。而且，半导体芯片可以是封装的或未封装的。 
特别地，可以涉及具有垂直结构的半导体芯片，也就是说半导体芯片可以被制造使得电流能够在垂直于半导体芯片的主要表面的方向上流动。具有垂直结构的半导体芯片在其两个主要表面上，也就是说在其顶面和底面上具有电极。特别地，功率半导体芯片可以具有垂直结构。垂直功率半导体芯片可以例如被配置为功率MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极晶体管)、JFET(结型栅场效应晶体管)、功率双极晶体管或功率二极管。通过示例，功率MOSFET的源电极和栅电极可以位于一个主要表面上，而功率MOSFET的漏电极被布置在另一主要表面上。此外，下述器件可以包括集成电路以控制功率半导体芯片的集成电路。 
半导体芯片可以具有电极(或接触元件或接触垫)，所述电极允许与包括在半导体芯片中的集成电路电接触。电极可以包括适用于半导体材料的一个或多个金属层。金属层可以用任何所期望的几何形状和任何所期望的材料成分来制造。金属层可以例如形式为覆盖区域的层。任何所期望的金属或金属合金，例如，铝、钛、金、银、铜、钯、铂、镍、铬或镍钒可以被用作为所述材料。金属层不需要为同质的或者由仅一种材料制造，也就是说，在金属层中包含的材料的各种成分和浓度是可能的。 
半导体芯片可以被放置在载体上。载体可以是金属引线框或具有双面镀铜的金属结构的印刷电路板（PCB）一部分。引线框可以具有任何形状、尺寸以及材料。引线框可以包括芯片岛和引线。在器件的制造期间芯片岛和引线可以彼此连接。芯片岛和引线还可以由一件制成。芯片岛和引线可以通过连接装置彼此连接，这样可以在制造过程中分离芯片岛和引线中的一些。芯片岛和引线的分离可以通过机械锯割、激光束、切割、冲压、研磨、蚀刻或任何其他适当的方法来执行。引线框可以是导电的。它们可以完全地由金属或金属合金制造，所述金属和金属合金特别是铜、铜合金、铁镍、铝、铝合金、钢、不锈钢或其他适当的材料。引线框可以用导电材料例如铜、银、铁镍或镍磷电镀。引线框的引线可以例如以S状方式在制造期间弯曲。 
一个或多个夹片可以被用来在器件内将部件彼此电耦合。例如，半导体芯片的电极可以被电耦合到外部接触元件，例如，通过夹片耦合到引线框的引线。每个夹片都具有至少两个接触区域，用来将该夹片附着到器件的至少两个部件。接触区域包括朝夹片被附着到的部件延伸的突起。 
下面描述的器件包括外部接触元件(或外部接触垫)，所述外部接触元件可以具有任何形状和尺寸。外部接触元件可以从器件外部访问，并且因此可以允许电接触从器件外部电接触半导体芯片。为此，外部接触元件可以具有能够从器件外部访问的外部接触表面。此外，外部接触元件可以是导热的，而且可以用作用于消散由半导体芯片产生的热的热沉。外部接触元件可以由任何所期望的导电材料构成，例如由诸如铜、铝或金之类的金属、金属合金或导电有机材料构成。外部接触元件中的一些可以是引线框的芯片岛或引线。 
器件可以包括封装材料，例如，覆盖该器件的至少部分部件的模塑材料。模塑材料可以是任何适当的热塑性材料或热固性材料。各种技术可以被采用来用该模塑材料覆盖部件，所述各种技术例如压缩成型、注射成型、粉末成型或流体成型。 
器件可以具有安装表面。安装表面可以用来将器件安装到另一部件上，所述另一部件例如电路板，如PCB(印刷电路板)。外部接触元件并且特别是外部接触表面可以被置于安装表面上，以允许将该器件电耦合到器件被安装在其上的部件。焊料沉积(诸如焊球)或其他适当的连接元件可以被用来建立器件与该器件被安装在其上的部件之间的电连接，特别是机械连接。 
图5a-5b示意性地图示了根据本实用新型的实施例的半导体器件的俯视图和截面图。该半导体器件包括载体，例如引线框10，其由至少一个芯片岛11和多个封装外引线12、14构成。该半导体器件进一步包括半导体芯片15，其具有第一电极16和第二电极17(图2a-2b)。第一电极被布置在半导体芯片15的第一表面19上，而第二电极被布置在半导体芯片15的第二表面20上。第二表面20与第一表面19相对。具有第一接触区域26和第二接触区域27的第一金属结构(例如夹片)25被放置使得第一接触区域26被放置在第一引线12上方，而第二接触区域27被放置在半导体芯片15的第一电极16上方。 
可替换地，半导体芯片15可以在其第一表面19上具有第三电极18(图2a-2b)。在这种情况下，第一和第二电极是负载电极，而第三电极是控制电极。可以在半导体芯片15的第三电极与第二引线14之间建立电互连。例如，在一个实施例中第二夹片23可以被放置在第三电极和第二引线上。 
引线框10可以由金属或金属合金制造，所述金属或金属合金特别是铜、铜合金、铁镍、铝、铝合金、或其他导电材料。在一个实施例中，引线框10被用导电材料例如铜、银、铁镍或镍磷电镀。引线框10的形状不限于任何尺寸或几何形状。引线框10可以通过穿孔、研磨或冲压金属板来制造。 
半导体芯片15可以被配置为功率晶体管，例如，功率MOSFET、IGBT、JFET或功率双极晶体管、或功率二极管。在功率MOSFET或JFET的情况下，第一电极是源电极，第二电极是漏电极，以及第三电极是栅电极。在IGBT的情况下，第一电极是发射电极，第二电极是集电极，以及第三电极是栅电极。在功率双极晶体管的情况下，第一电极是发射电极，第二电极是集电极，以及第三电极是基电极。在功率二极管的情况下，第一和第二电极是阴极和阳极，并且不存在第三电极。 
半导体芯片15使用接合材料30通过扩散焊接、软焊接或导电胶而被安装在芯片岛11上。 
例如，对于扩散焊接来说，焊料例如通过溅射或其他适当的物理或化学沉积方法而被沉积在第二电极17或芯片岛11的上表面上。焊料可以由AuSn、AgSn、CuSn、Sn、AuIn、AgIn、AuSi或CuIn构成。在扩散焊接工艺期间，焊料产生芯片岛11与半导体芯片15之间的金属接合。 
使用接合材料31通过扩散焊接、软焊接或导电胶将夹片25(或23)附着到引线12(或14)和半导体芯片15的第一电极(或第三电极)。 
图5a-5b还示意性地图示了分别在半导体芯片15的至少部分第一电极和引线12的上表面上的接合材料31。 
例如，对于扩散焊接来说，在芯片岛11与半导体芯片15之间的焊接接合形成之后沉积焊料。焊料通过使用印刷、分配或任何其他适当的技术来沉积。在一个实施例中，焊料分别被沉积在引线12和第一电极的接触区域上(夹片放置在这里)。在一个实施例中，半导体芯片15的第一电极涂有允许在扩散焊接工艺中产生焊接接合的镍或铜或任何其他金属或金属合金的层。此外，银或金的层可以被沉积在镍层或铜层上。银层或金层防止镍层或铜层氧化。在扩散焊接工艺期间，焊料在第一接触区域26与引线12之间和在第二接触区域27与第一电极16之间产生金属接合。 
夹片23、25可以由金属或金属合金制造，所述金属或金属合金特别是铜、铜合金、铁镍或其他导电材料。夹片23、25的形状不限于任何尺寸或几何形状。夹片23、25可以具有如图5a-5b中示例性地图示的形状，但任何其他形状也是可能的。夹片23、25通过冲压、穿孔、挤压、切割、锯割、研磨或任何其他适当的技术来制造。 
封装材料52封装布置在引线框10上的半导体器件。封装材料52可以覆盖半导体器件的任何部分，但让例如夹片25的上表面的部分57和引线框的部分不被覆盖。例如，芯片岛11的部分（特别是芯片岛11的底部表面）可以不覆盖封装材料52。 
封装材料52是模塑料并可以由任何适当的热塑性材料或热固性材料构成，特别地，封装材料可以由通常在当代的半导体封装技术中使用的材料组成。各种技术可以被采用来用封装材料52来覆盖器件的部件，所述各种技术例如压缩成型、注射成型、粉末成型或液体成型。 
对于本领域的技术人员而言明显的是，所述器件仅是示例性实施例，并且许多变化是可能的。尽管图5a-5b中图示的实施例中的器件包括正好一个半导体芯片，但是该器件可以包括两个或更多个半导体芯片和/或无源器件。半导体芯片和无源器件可以在功能、尺寸、制造技术等方面不同。例如，控制半导体芯片15的半导体芯片和/或其它功率半导体芯片可以被包括在该器件中。 
根据一个实施例，半导体芯片15被配置为超结晶体管。超结典型地是具有垂直电流流动的半导体晶体管。该技术基于包括交替p-和n-区的补偿区。补偿区被连接到具有源极和控制栅极的MOSFET晶体管单元。漏极在底面并且是高掺杂衬底。具有不同构造的缓冲层可以位于补偿区与衬底之间。 
应该理解的是，超结晶体管仅仅是半导体芯片15的示例并且如上所述，半导体芯片15不限于超结晶体管。 
图1a图示了超结晶体管的三个非限制性示例的示意截面图。示出了用于实现补偿区和可选缓冲区的不同可能性。这些示例是非限制性的，并且可以以任何方式组合。为了简单起见，示出了仅有源区（即承载垂直负载电流的区域）的一部分的截面。晶体管的例如边缘终端***、切片区域或栅极连接等部分在图1a中未被显式地示出。所示出的器件包括半导体本体，半导体本体具有包括p区(p柱)130和n区(n柱)134的补偿区，其中所述补偿，即p-与n-柱之间的掺杂的差在垂直方向上可以是均匀的或变化的。 
补偿区被连接到包括源极118、体区138以及控制栅极114的MOS晶体管单元。在所示出的示例中，栅极被构建为位于半导体本体的顶上的平面栅电极并且通过栅氧化物140与体区电绝缘。然而，栅极还能够被实现在蚀刻到半导体本体中的沟槽中。 
晶体管的漏极128被连接到高掺杂衬底124。可选的缓冲层126可以位于衬底与补偿区之间。缓冲层具有与衬底相同的导电类型但具有较低掺杂。缓冲层的掺杂可以在垂直方向上变化。作为示例，在图1a中间示出的截面描绘了缓冲层的掺杂水平逐级改变。例如，缓冲层可以包括多个子层，如第一子层和第二子层，并且第二子层的掺杂高于第一子层的掺杂。再作为示例，在图1a右方示出的截面描绘了n区(n柱)134的掺杂在从栅氧化物140向缓冲层126的方向上逐渐地增加。 
金属化层110电连接源极接触，并且其在芯片顶面构建公共源极垫。各单元栅极114由多晶硅连接以构建在顶面具有金属化的公共栅极接触，以便具有相同或不同金属化的两个电极16、18（一个用于源极而一个用于栅极）被置于器件顶面，并且通过硅氧化物和/或硅氮化物钝化层彼此隔离。漏极接触被构建在器件背面，并且被用作为超结器件的第二电极17的金属化128覆盖。 
根据本实用新型的实施例，衬底124经历如图1b中所示出的减薄工艺。图1b的上图图示了没有衬底减薄的示例性超结晶体管的一部分的示意截面图。在这种情况下，超结晶体管的厚度被称为标准厚度。而图1c图示了在衬底的减薄之后的示例性超结晶体管的一部分的示意截面图。根据本实用新型的实施例，经过衬底减薄的超结晶体管的厚度小于标准厚度的一半。例如，超结晶体管的标准厚度是约220μm，而在减薄之后的超结晶体管具有小于100 μm的厚度，从而能够很好地提高超结器件的导电率。 
图2a-2b图示了为半导体芯片15的示例的超结晶体管的电极的布局。图2a图示了超结晶体管的示意俯视图，而图2b图示了超结晶体管的示意截面图，示出三个电极，即源电极(第一电极16)、漏电极(第二电极17)以及栅电极(第三电极18)。 
图3a-3b和4a-4b示意性地图示了制造图5a-5b中图示的半导体器件的方法的实施例。其中，超结晶体管被当作半导体芯片15的示例。 
首先，提供了引线框，其包括至少一个芯片岛11(或芯片座区域)和多个封装外引线12、14。半导体芯片15的背面电极(第二电极)使用不同的互连技术（例如软焊接或焊膏或扩散焊接或导电胶）而被附着在引线框载体的芯片岛11上，如图3a-3b所示。图3a图示了方法的步骤的示意俯视图。图3b图示了沿着线A-A的示意截面图。 
引线框例如能够由高导电和导热金属例如Cu、CuNi合金构成，在顶面涂有Ag或Ni或Ni/NiP或Ni/Pd/Au材料。引线框的背面可以被部分地暴露，作为第一冷却区域，如图3a-3b所示。 
可以优化接合材料30的厚度以便更好地将芯片耦合到引线框，以附加地改进导电行为和导热行为。半导体芯片15的顶面电极(第一电极或第三电极)包括限定的用于到引线框的外引线12、14的互连的金属区。在上表面处的金属区通过焊接工艺或粘合工艺而被用金属结构(夹片)连接到引线框。 
在将超结背面芯片结合到引线框之后，夹片金属结构将包括第一电极和第三电极(即源和栅电极)的芯片顶面互连到封装引线(即外引线)，如图4a-4b所示。从而形成了从芯片向封装体外部的电连接。夹片金属结构的接合能够经软焊接或扩散焊接或导电胶实现。为了更好地将芯片耦合到金属夹片以附加地改进导电行为和导热行为，优化接合材料31的厚度是重要的。 
在金属夹片互连之后的下一个步骤是优选地通过成型封装器件。模塑材料52是塑性壳体成分、非导电材料，其提供了封装体底面和芯片表面电极的绝缘。 
根据一个实施例(图5a-5b的顶部)，塑性壳体成分部分地覆盖源极接触的夹片的上面。但栅极夹片被用塑性壳体成分完全地覆盖。在夹片的平的上表面处的部分自由区域57提供了半导体器件的冷却链接区域。该布置允许来自芯片顶面的热耗散。此外，冷却***能够布置在夹片的顶部表面处的部分自由区域以提高超结器件的热耗散。 
引线12、14，并且特别地，芯片岛11用作器件的外部接触元件，其中，引线12、14和芯片岛11分别被耦合到半导体芯片15的第一电极、第二电极以及可选的第三电极。引线12、14的部分表面和芯片岛11的暴露表面可以被用作为外部接触表面，以将该器件电耦合到其他部件，例如，电路板（如PCB）。 
此外，虽然可能已经相对于几个实施方式中的仅一个公开了本实用新型的实施例的特定特征或方面，但此类特征或方面可以像可以是期望的那样与其他实施方式的一个或多个其他特征或方面组合，并且对于任何给定应用或特定应用来说是有利的。此外，在术语“包括”、“具有”、“有”或其其他变体被用在具体描述或权利要求的范围内，此类术语以与术语“含有”类似的方式旨在为包括。此外，应该理解的是，本实用新型的实施例可以用分立电路、部分集成电路或完全集成电路或编程装置实现。同样地，术语“示例性”仅仅意味着作为示例，而不是最好或最佳。还应当了解的是，在本文中所描绘的特征和/或元件被用相对于彼此的特定尺寸来图示以用于简单和易于理解的目，并且实际的尺寸可以大大地不同于在本文中所图示的尺寸。 
尽管已经在本文中对特定实施例进行了图示和描述，但是本领域的普通技术人员将了解的是，在不背离本实用新型的范围的情况下，各种可替换的和/或等效的实施方式可以取代所示出和描述的特定实施例。本申请是旨在涵盖在本文中所讨论的特定实施例的任何改变或变化。因此，意图是，本实用新型仅由权利要求及其等同物限制。 

Claims (17)

1.一种半导体器件，包括：
载体，其包括芯片岛和引线；
半导体芯片，其包括半导体芯片第一表面上的第一电极和半导体芯片的与第一表面相对的第二表面上的第二电极，第二电极电连接到芯片岛；以及
夹片，其包括第一接触区域和第二接触区域，所述第一接触区域被放置在所述引线上，所述第二接触区域被放置在所述半导体芯片的所述第一电极上，其中，所述载体的表面的一部分和所述夹片的表面的一部分未被封装材料覆盖，
其中，所述载体和/或所述夹片的厚度至少是所述半导体芯片的厚度的两倍。
2.根据权利要求1所述的半导体器件，其中，所述载体的所述表面的所述部分是第一冷却区，而所述夹片的所述表面的所述部分是第二冷却区。
3.根据权利要求1所述的半导体器件，其中，所述载体的所述表面的所述部分被电耦合至PCB。
4.根据权利要求1所述的半导体器件，其中，所述夹片的所述表面的所述部分被附着至热沉。
5.根据权利要求1所述的半导体器件，其中，所述载体和所述夹片的厚度都至少是所述半导体芯片的厚度的两倍。
6.根据权利要求1所述的半导体器件，其中，所述夹片的所述表面的所述部分的面积大于所述夹片与所述半导体芯片之间的所述接触区域的面积。
7.根据权利要求1所述的半导体器件，其中，所述载体的所述表面的所述部分是所述芯片岛的底部表面。
8.根据权利要求1所述的半导体器件，其中，所述半导体芯片还包括布置在所述半导体芯片的所述第一表面上的第三电极。
9.根据权利要求8所述的半导体器件，还包括将所述第三电极连接至附加的引线的附加的夹片。
10.根据权利要求8所述的半导体器件，其中，所述第一电极是源电极，而所述第三电极是栅电极。
11.根据权利要求9所述的半导体器件，其中，所述封装材料完全覆盖所述附加的夹片。
12.根据权利要求1-11任一项所述的半导体器件，其中，所述半导体芯片包括超结晶体管。
13.根据权利要求12所述的半导体器件，其中，所述超结晶体管包括补偿区，所述补偿区包括p区和n区。
14.根据权利要求13所述的半导体器件，其中，所述超结晶体管还包括在所述补偿区上的MOS晶体管单元。
15.根据权利要求14所述的半导体器件，其中，所述超结晶体管还包括衬底和在所述衬底与所述补偿区之间的缓冲层。
16.根据权利要求1所述的半导体器件，其中所述载体是金属引线框。
17.根据权利要求1所述的半导体器件，其中所述载体是印刷电路板基板的部分。
CN201320118047.9U 2013-03-15 2013-03-15 半导体器件 Expired - Lifetime CN203398106U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201320118047.9U CN203398106U (zh) 2013-03-15 2013-03-15 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201320118047.9U CN203398106U (zh) 2013-03-15 2013-03-15 半导体器件

Publications (1)

Publication Number Publication Date
CN203398106U true CN203398106U (zh) 2014-01-15

Family

ID=49909617

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201320118047.9U Expired - Lifetime CN203398106U (zh) 2013-03-15 2013-03-15 半导体器件

Country Status (1)

Country Link
CN (1) CN203398106U (zh)

Similar Documents

Publication Publication Date Title
US8987879B2 (en) Semiconductor device including a contact clip having protrusions and manufacturing thereof
JP5492367B2 (ja) 窒化ガリウム半導体デバイス用のパッケージ
US8410590B2 (en) Device including a power semiconductor chip electrically coupled to a leadframe via a metallic layer
US7508012B2 (en) Electronic component and method for its assembly
JP4195380B2 (ja) 冷却を改善した半導体デバイスのパッケージ
US7786558B2 (en) Semiconductor component and methods to produce a semiconductor component
US7659611B2 (en) Vertical power semiconductor component, semiconductor device and methods for the production thereof
JP6053752B2 (ja) カスタマイズされた占有面積を有する極薄パワートランジスタ及び同期バックコンバータ
US7221055B2 (en) System and method for die attach using a backside heat spreader
CN103178030A (zh) 包括安装在dcb衬底上的分立器件的模块及制造模块的方法
US9984897B2 (en) Method for manufacturing a chip arrangement including a ceramic layer
US8637379B2 (en) Device including a semiconductor chip and a carrier and fabrication method
JP2005506691A5 (zh)
US8354692B2 (en) Vertical semiconductor power switch, electronic component and methods of producing the same
CN102789966A (zh) 用于在基板上制造金属层的方法和器件
CN102130027B (zh) 半导体器件
CN101425494B (zh) 用于低寄生阻抗封装的顶部焊料加强的半导体器件及方法
CN203398106U (zh) 半导体器件
CN203398119U (zh) 半导体器件
WO2021215472A1 (ja) 半導体装置
TW582106B (en) Package and manufacturing method thereof
US10366946B2 (en) Connection member with bulk body and electrically and thermally conductive coating
CN207753000U (zh) 一种氮化镓器件
CN204792767U (zh) 二极管功率模块
JP4165952B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20140115