CN203193512U - 一种超低待机功耗电源的控制电路 - Google Patents

Abstract

一种超低待机功耗电源的控制电路，在AC-DC原边控制转换器结构基础上，省去了外部启动电路，增设睡眠判断模块，包括高压启动Jfet管、睡眠判断比较器和RS触发器，外部供电通过变压器的初级电感连接Jfet管的漏极，芯片供电连接Jfet管的源极，Jfet管的栅极连接启动和低压锁定保护电路输出信号，睡眠判断比较器的正向输入端连接设定电压，反向输入端连接误差放大器的输出信号，睡眠判断比较器的输出信号连接RS触发器的R端，低压锁定保护比较器的输出信号连接RS触发器的S端，RS触发器输出睡眠或启动控制信号控制芯片大部分电路以及***电路中开关管的使能，使芯片进入睡眠模式，降低***待机功耗。

Description

一种超低待机功耗电源的控制电路

技术领域

本实用新型涉及开关电源，尤其涉及一种超低待机功耗电源的控制电路，属于微电子技术领域。

背景技术

对于一个开关电源电路而言，不仅仅要求具有很高的转换效率，还要求待机功耗低。目前，在降低待机功耗方面，不论是脉冲频率调制方式（PFM）还是脉冲宽度调制方式（PWM）以及混合型控制方式，均是采取降低电源控制芯片频率和减小控制电路耗电方式来实现低待机功耗。就现有电源控制芯片降低待机功耗的方式来说，控制电路的耗电等已无多少降低空间，待机功耗无法再进一步的降低。

AC-DC原边控制（PSR）转换器，因其具有******元器件少、成本低、结构简单、待机功耗低等优点，已经成为未来AC-DC的发展趋势。AC-DC原边控制（PSR）转换器的基本拓扑结构如图1所示，***电路包括反激变换器、整流滤波、启动电路、开关管；内部控制电路包括供电端（VCC）启动和低压锁定保护（UVLO）电路、辅助绕组端反馈电压（FB）采样保持电路、误差放大器（EA）、PWM脉宽调制器、限流比较器、RS触发器、驱动器。其工作原理如图2，内部控制部分通过检测变压器辅助绕组Na端FB电压，经过内部采样保持电路、误差放大器和PWM脉宽调制器，产生一定占空比的信号来控制开关管的导通和关闭，使其次级绕组Ns输出端电压Vo恒压。传统AC-DC原边控制转换器的待机功耗已经无法再进一步降低。

发明内容

本实用新型目的是为了解决传统AC-DC电源***，由于芯片功耗P_ic和芯片***元器件功耗P_s导致***待机功耗较大的问题，提供了一种超低待机功耗电源的控制电路，工作时，将***输出端负载P_o转化为芯片内部误差放大器输出电压V_ea，然后V_ea与内部设定电压V3进行比较，当两者有交点时，电路发生翻转，输出逻辑控制信号T_{urn_on/off}，使芯片进入睡眠模式，关闭芯片内部大部分模块和开关管，去掉了输出端假负载上的功耗，同时又采用了高压启动，省掉了启动部分的功耗，从而大大降低了整机待机功耗。

本实用新型的上述目的通过以下技术方案实现：一种超低待机功耗电源的控制电路，基于AC-DC原边控制转换器拓扑结构，设有***电路及内部控制电路，其特征在于，改进了芯片供电端的启动方式，在***电路中省去了启动电路，在内部控制电路中增设睡眠判断模块，睡眠判断模块包括高压启动晶体管Jfet、睡眠判断比较器和RS触发器，其中：

高压启动晶体管Jfet设置于外部供电V_in与芯片供电VCC之间，外部供电V_in通过***电路中变压器的初级电感连接高压启动晶体管Jfet的漏极，芯片供电VCC连接高压启动晶体管Jfet的源极，高压启动晶体管Jfet的栅极连接内部控制电路中启动和低压锁定保护电路即启动和低压锁定保护比较器的输出信号uvlo，高压启动晶体管Jfet的初态为导通状态；

睡眠判断比较器的正向输入端连接设定电压V3，反向输入端连接内部控制电路中误差放大器EA的输出信号V_ea，其中，V3=V2-a·(V2-V1)，a为***输出满载功率的百分比，V1、V2分别是产生内部控制电路中输入至PWM脉宽调制器反向输入端的电压V_ex的两个基准电压；睡眠判断比较器的输出信号SD连接RS触发器的置“0”端即R端，低压锁定保护比较器的输出信号uvlo连接RS触发器的置“1”端即S端，RS触发器输出睡眠或启动控制信号T_{urn_on/off}控制内部控制电路中采样和保持电路、误差放大器、PWM脉宽调制器、限流比较器、驱动器的偏置电流或偏置电压使能端和***电路中开关管的栅极。

所述V3=V2-a·(V2-V1)中，取a=1%，V1=1V，V2=3V。

本实用新型的优点及显著效果：

（1）本实用新型采用高压启动方式，省去了***电路中的启动电阻，大大降低了启动部分的功耗。

（2）本实用新型将输出负载Po转化为芯片内部电压V_ea，V_ea与内部设定电压V3进行比较，输出逻辑控制信号，使芯片进入睡眠模式，降低***待机功耗。

（3）当输出负载大于一定值时，***自动重启。

附图说明

图1为现有AC-DC原边控制转换器的***框图；

图2为图1的电路图；

图3为图1中PWM脉宽调制器反向输入端电压V_ex的产生电路图；

图4为现有AC-DC原边控制转换器的***电路部分参数波形图；

图5为本实用新型AC-DC原边控制转换器的***框图；

图6为图5的电路图。

具体实施方式

图3为现有AC-DC原边控制芯片内部基准电压V_ex产生电路图，本发明仍然采用此电路。

如图5、图6，本实用新型基于现有的AC-DC原边控制转换器拓扑结构，增加了睡眠判断模块，去掉了外部启动电路（图2中的启动电阻R_S）。睡眠判断模块中包括高压启动Jfet管、睡眠判断比较器和RS触发器。外部输入电压V_in通过变压器的初级电感连接Jfet管的高压漏端Drain，Jfet的低压源端连接芯片供电端VCC，Jfet的栅极连接uvlo信号，Jfet的初态为导通状态。设定电压V3连接睡眠判断比较器的一端，误差放大器EA的输出V_ea连接睡眠判断比较器的另一端，睡眠判断比较器的输出信号SD连接RS触发器的R端，信号uvlo连接RS触发器的S端，RS触发器输出睡眠或启动控制信号T_{urn_on/off}控制内部控制电路中采样和保持电路、误差放大器、PWM脉宽调制器、限流比较器、驱动器的偏置电流或偏置电压使能端和***电路中开关管的栅极（图中省略未画出）。还可把开关管集成到芯片内。

本实用新型电路的工作原理如下：输入电压Vin通过变压器主绕组和Jfet管给VCC端电容C3充电，当VCC电压升高到内部设定电压V_h时，通过启动和低压锁定比较器控制信号uvlo发生翻转，关闭Jfet管，同时启动芯片，此时VCC端供电由辅助绕组产生。如果输出端负载减小到一定值或空载时，辅助绕组反馈电压FB会被抬高，经过芯片内部采样和保持电路与内部基准电压Vref2进行误差放大，误差放大器输出电压为V_ea，利用V_ea与内部设定电压V3进行比较判断，输出控制信号SD，SD与控制信号uvlo进行逻辑处理，输出控制信号T_{urn_on/off}。一旦输出负载低于某个值，导致V_ea与V3相交，控制信号SD翻转，且此时VCC电压工作正常高于V_l，uvlo信号不起作用，则控制信号T_{urn_on/off}关闭芯片内部大部分模块包括采样和保持电路、误差放大器、PWM脉宽调制器、限流比较器、驱动器和开关管，芯片进入睡眠模式。进入睡眠模式后，芯片VCC端的供电只有电容C3提供，而VCC端电流由正常工作电流I_CC1降低到睡眠模式电流I_CC2，当电容C3上的电压VCC降低到V_l时，通过启动和低压锁定比较器控制信号uvlo发生翻转，打开Jfet管，输入电压Vin又通过变压器主绕组和Jfet给VCC端电容C3充电，如此循环。则睡眠模式的时间由以下计算可得：

C₃·(VCC-V_l)=I_CC2·t

其中C3是电容，VCC是供电端电压，V_l是低压锁定门限电压，I_cc2是睡眠模式电流，t是睡眠时间

睡眠时间可控 $t=\frac{C_3\·(\mathrm{VCC}-V_l)}{I_{\mathrm{CC}2}}$

如图1传统***总待机功耗P_a=P_ic+P_s

其中P_s=P_st+P_l+P_other(P_st启动电路功耗，主要是启动电阻Rs上的功耗，P_l是假负载功耗，P_other是除启动和假负载以外的***功耗)

所以P_a=P_ic+P_st+P_l+P_other，其中P_st和P_l是最主要的两部分

而图6本实用新型电路进入睡眠模式后***总待机功耗变成P_b=P_other，比传统的待机功耗大大降低了。

本实用新型在传统的ACDC PSR结构基础上对***待机功耗作出了很大改进，增加了睡眠判断模块，采用高压启动，去掉了启动电阻和其上的功耗；增加了在空载或轻载时睡眠模式功能和自恢复功能，省去了输出端假负载上的功耗，从而实现了整机的超低待机功耗。

Claims (2)

1.一种超低待机功耗电源的控制电路，基于AC-DC 原边控制转换器拓扑结构，设有***电路及内部控制电路，其特征在于，改进了芯片供电端的启动方式，在***电路中省去了启动电路，在内部控制电路中增设睡眠判断模块，睡眠判断模块包括高压启动晶体管Jfet、睡眠判断比较器和RS触发器，其中：

高压启动晶体管Jfet设置于外部供电V_in与芯片供电VCC之间，外部供电V_in通过***电路中变压器的初级电感连接高压启动晶体管Jfet的漏极，芯片供电VCC连接高压启动晶体管Jfet的源极，高压启动晶体管Jfet的栅极连接内部控制电路中启动和低压锁定保护电路即启动和低压锁定保护比较器的输出信号uvlo，高压启动晶体管Jfet的初态为导通状态；

睡眠判断比较器的正向输入端连接设定电压V3，反向输入端连接内部控制电路中误差放大器EA的输出信号V_ea，其中，                                               

，为***输出满载功率的百分比， V1、V2分别是产生内部控制电路中输入至PWM脉宽调制器反向输入端的电压V_ex的两个基准电压；睡眠判断比较器的输出信号SD连接RS触发器的置“0”端即R端，低压锁定保护比较器的输出信号uvlo连接RS触发器的置“1”端即S端，RS触发器输出睡眠或启动控制信号T_{urn_on/off}控制内部控制电路中采样和保持电路、误差放大器、PWM脉宽调制器、限流比较器、驱动器的偏置电流或偏置电压使能端和***电路中开关管的栅极。

2.根据权利要求1所述的超低待机功耗电源的控制电路，其特征在于，

中，取

=1%，V1=1V，V2=3V。

Images