CN203057123U - 一种小数抽取电路及其所在的信号接收装置 - Google Patents

Abstract

本实用新型公开了一种小数抽取电路及其所在的信号接收装置，基于∑-Δ调制变换成形技术的小数抽取电路变换数据速率，实现数据重采样，实现不同码元速率的矢量调制信号的接收，提升接收机性能。本实用新型具体的工作码元速率范围为100Hz~100MHz，码元速率分辨率为0.1Hz，满足国际通信标准信号质量分析要求，满足通信设备、芯片、终端等研发、生产和维修时信号的质量分析、认证机构的数字调制信号认证、通信器件的测试要求，可以用于查找***、设备、芯片、器件等研发、生产中存在的问题。

Description

一种小数抽取电路及其所在的信号接收装置

技术领域

本实用新型涉及通信***的信号接收装置技术领域，尤其涉及一种小数抽取电路及其所在的信号接收装置。

背景技术

在多种调制格式、大范围的码元速率的接收机中，对于不同码元速率的调制信号接收需要可配置的、可编程的硬件设备。一般采用可变的高采样频率的A/D(analog to digital，模拟到数字)转换，使采样数据为码元速率乘上每个码元点数的整数倍。然后经过抽取滤波器，使速率降低为码元速率乘上每个码元点数，再经过FIR滤波成形，最后送给软件分析，算出接收的原始信息。该方法对硬件要求很高，要求高频率、高精度、大范围的时钟发生器，并且要有大范围抽取的滤波抽取器。目前实现高频率、高精度、大范围的时钟发生器可基于∑-Δ调制噪声成形技术的小数N频率合成器来实现，该方法技术要求很高，实现很困难；另一种方法是用DDS(Direct Digital Frequency Synthesis，直接数字频率合成)技术来实现，方法简单，但是DDS杂散很难消除。另外，采用可变的高采样频率的A/D转换，这样后续处理电路的时钟也需要同步改变，电路内部时延很难控制，因此，该方法主要运用在固定几种码元速率下的调制分析，在多种调制格式、大范围的码元速率的接收机中，采用上述方法的局限性非常明显。

实用新型内容

本实用新型要解决的技术问题是，提供一种小数抽取电路及其所在的信号接收装置，能够对接收到的多种调制格式下的不同码元速率的调制信号进行小数抽取。

本实用新型采用的技术方案是，所述小数抽取电路，包括：相互连接的∑-Δ调制变换电路和可变抽取电路。

进一步的，所述∑-Δ调制变换电路由m个一阶回路级联组成，m=1、2、3、4或5；

在第一阶回路中：小数抽取电路的预期抽取率的小数部分作为输入信号，与反馈回来经过信号延迟器处理后取反的输出信号经过累加器累加，然后经过积分器处理，积分器输出的信号与本阶回路的量化噪声信号经过累加器累加得到输出信号；

在第二~m阶回路中，上一阶回路中的输出信号取反后与上一阶回路中经过积分器处理后输出的信号经过累加器累加后得到的数据作为本阶回路的输入信号，本阶回路的输入信号与反馈回来经过信号延迟器处理后取反的本阶回路输出信号经过累加器累加，然后经过积分器处理，积分器输出的信号与本阶回路的量化噪声信号经过累加器累加，然后经过微分器处理得到本阶回路的输出信号；在任意一阶回路中，输出信号取反，与经过积分器处理后输出的信号经过累加器累加，对累加器处理后输出的数据取反即得到本阶回路的量化噪声信号；

小数抽取电路的预期抽取率的整数部分作为输入信号，与m个一阶回路的输出信号经过累加器累加取整即得到可变抽取电路的抽取率，输入可变抽取电路的抽取率控制端。

进一步的，可变抽取电路为：CIC(cascaded integrator comb，级联积分梳状)滤波器或者线性滤波器。

本实用新型还提供一种具有上述小数抽取电路的信号接收装置，包括依次连接的A/D变换电路、IQ分离电路、小数抽取电路、同步电路、FIR(Finite ImpulseResponse，有限长单位冲激响应)成形滤波电路。

进一步的，在同步电路与FIR成形滤波电路之间接入整数抽取电路。

进一步的，整数抽取电路包括：依次连接的CIC滤波器和半带滤波器。

进一步的，FIR成形滤波电路为：根升余弦滤波器、升余弦滤波器、高斯滤波器或者IS95滤波器。

采用上述技术方案，本实用新型至少具有下列优点：

本实用新型所述小数抽取电路及其所在的信号接收装置，信号接收装置采用固定采样的A/D变换，将矢量调制信号数字化，再经过基于∑-Δ调制变换成形技术的小数抽取电路变换数据速率，实现数据重采样，使得数据速率等于码元速率与码元点数的整数倍，再经过FIR成形滤波以消除码间干扰及由∑-Δ调制变换带来的数字化尾数调制干扰，最后进行矢量解调和数据恢复，最终得到出接收的原始信息。本实用新型利用∑-Δ调制变换成形技术实现采样率变换，实现不同码元速率的矢量调制信号的接收，提升接收机性能。本实用新型具体的工作码元速率范围为100Hz~100MHz，码元速率分辨率为0.1Hz，满足国际通信标准信号质量分析要求，满足通信设备、芯片、终端等研发、生产和维修时信号的质量分析、认证机构的数字调制信号认证、通信器件的测试要求，可以用于查找***、设备、芯片、器件等研发、生产中存在的问题。

附图说明

图1为本实用新型第一实施例的小数抽取电路组成框图；

图2为本实用新型第一实施例在离散时域中∑-Δ调制变换单元的具体电路模型示意图；

图3为本实用新型第二实施例的信号接收装置的具体组成示意图；

图4为本实用新型第二实施例的信号接收装置的具体组成示意图；

图5为本实用新型第二实施例优选的信号接收装置组成示意图；

图6为本实用新型应用实例的矢量信号分析装置组成示意图；

图7为本实用新型应用实例中在离散时域中∑-Δ调制变换单元的具体模型；

图8为本实用新型应用实例中对GSM调制格式下I路数据流或Q路数据流进行测量的眼图显示效果；

图9为本实用新型应用实例中对WCDMA调制格式下I路数据流或Q路数据流进行测量的矢量图显示效果；

图10为本实用新型应用实例中对GSM调制格式下I路数据流或Q路数据流进行测量的星座图显示效果。

具体实施方式

为更进一步阐述本实用新型为达成预定目的所采取的技术手段及功效，以下结合附图及较佳实施例，对本实用新型进行详细说明如后。

本实用新型第一实施例，一种小数抽取电路，如图1所示，包括：相互连接的∑-Δ调制变换电路和可变抽取电路。

具体的，∑-Δ调制变换电路由m个一阶回路级联组成，m=1、2、3、4或5；

在第一阶回路中：小数抽取电路的预期抽取率的小数部分作为输入信号，与反馈回来经过信号延迟器处理后取反的输出信号经过累加器累加，然后经过积分器处理，积分器输出的信号与本阶回路的量化噪声信号经过累加器累加得到输出信号；

在第二~m阶回路中，上一阶回路中的输出信号取反后与上一阶回路中经过积分器处理后输出的信号经过累加器累加后得到的数据作为本阶回路的输入信号，本阶回路的输入信号与反馈回来经过信号延迟器处理后取反的本阶回路输出信号经过累加器累加，然后经过积分器处理，积分器输出的信号与本阶回路的量化噪声信号经过累加器累加，然后经过微分器处理得到本阶回路的输出信号；在任意一阶回路中，输出信号取反，与经过积分器处理后输出的信号经过累加器累加，对累加器处理后输出的数据取反即得到本阶回路的量化噪声信号；

小数抽取电路的预期抽取率的整数部分作为输入信号，与m个一阶回路的输出信号经过累加器累加取整即得到可变抽取电路的抽取率。上述取整，可以由数据经过D触发器实现。

上述数据流处理过程中提到的取反，均可以由非门和加法器实现，具体的，数据按位通过非门，然后再通过加法器进行末位加1即可实现数据取反。

另一方面，∑-Δ调制变换电路中m个一阶回路构成的级联形式对应在离散时域中的具体模型如图2所示，输入预期抽取率的整数部分N和小数部分.F，每一阶回路中均会产生量化噪声。在离散时域中，Z是离散时域中的Laplace变量，1/(1-Z^-1)为积分器的传递函数，1-Z^-1为微分器的传递函数，积分器运用累加器完成，满量溢出作为其输出，该过程是一个取模运算，反馈量是一个单位时延Z^-1，i为变量，与m个一阶回路对应的离散时域表达式如下：

N₁(Z)=.F(Z)+(1-Z^-1)E_q1(Z)；

N₂(Z)=-E_q1(Z)+(1-Z^-1)E_q2(Z)；

……

N_m(Z)=-E_qm-1(Z)+(1-Z^-1)E_qm(Z)；

$N_{\mathrm{div}}\left(Z\right)=N\left(Z\right)+{\mathrm{\Σ}}_{i=1}^3\mathrm{\Σ}{(1-Z^{-1})}^{i-1}{N}_i\left(Z\right)=N.F\left(Z\right)+{(1-Z^{-1})}^m{E}_{\mathrm{qm}};$ 其中，N₁~N_m、以及N_div为中间变量，E_q1~E_qm为回路中进入的量化噪声，这些中间变量的初始值均为0，当有输入量(比如小数部分.F)后就会产生相应的数值；

则，每个A/D变换的时钟周期内的抽取率N_out为：N_out=[N_div(Z)]，此处[]为取整的含义。

进一步的，可变抽取电路为：CIC滤波器或者线性滤波器。

本实用新型第二实施例，一种具有上述小数抽取电路的信号接收装置，如图3所示，包括依次连接的A/D变换电路、IQ分离电路、小数抽取电路、同步电路、FIR成形滤波电路，其中，

矢量调制信号经过A/D变换电路形成数字信号，再经过IQ分离电路后得到I、Q两路数据流；

小数抽取电路对每路数据流进行小数抽取，经过小数抽取后输出的数据流通过同步电路进行载波同步和位同步，然后经过FIR成形滤波电路消除码间干扰以及数字化尾数调制干扰。

信号接收装置的具体组成示意图如图4所示，小数抽取电路，包括：相互连接的∑-Δ调制变换电路和可变抽取电路。

优选的，如图5所示，在同步电路与FIR成形滤波电路之间接入整数抽取电路。整数抽取电路按照对同步电路输出的数据流进行整数抽取，对数据流降速，从而减少接收机后续对信号进行矢量解调的运算量。

整数抽取电路包括：依次连接的CIC滤波器和半带滤波器。整数抽取电路也可以采用TI公司的型号为GC5016的芯片。

本实施例中，A/D变换电路可以采用LINEAR公司的型号为LTC2208的芯片，IQ分离电路可以采用XILINX公司的型号为Spartan-3AN FPGA Family DataSheet芯片实现，同步电路可以采用Intersil公司的型号为HSP50210的芯片，FIR成形滤波电路可以采用LOGIC公司的型号为LF3321的芯片。

由于A/D变换电路、IQ分离电路、同步电路、FIR成形滤波电路均为本领域的公知技术，也可采用上述公知芯片产品实现，本实用新型对这些电路并未做改进，故此处不详述。FIR成形滤波电路可以选用：根升余弦滤波器、升余弦滤波器、高斯滤波器、IS95滤波器等。

为了便于本领域一般技术人员理解与实施本实用新型，下面介绍一个将本实用新型的运用在矢量调制信号分析装置中的应用实例。

针对在多种标准、多种调制格式、大范围码元速率变化的接收机中，解决不同码元速率的调制信号的接收和信号质量分析问题。本应用实例的矢量调制信号分析装置也可参考图6，该装置包含8个电路：A/D变换电路、IQ分离电路、可变抽取电路(采用CIC滤波器)、整数抽取电路、FIR成形滤波电路、矢量解调电路、恢复数据流电路和∑-Δ调制变换电路，其中，∑-Δ调制变换模块的输出与作为可变抽取模块的CIC滤波器的抽取控制因子R的控制端相连，对CIC滤波器的抽取率进行控制。整数抽取电路由CIC滤波器和半带滤波器组成。

对接收机接收到的矢量调制信号，按如下步骤进行分析：

S1：通过A/D变换电路从矢量调制信号数字化，形成数据流S_data，并将数据流S_data送给IQ分离电路；

S2：数据流S_data经过IQ分离电路处理时，将矢量调制信号分离为I、Q两路，形成I路数据流I_data、Q路数据流Q_data，分离方法如下：

I_data=S_data×A×sin2πf_ct；

Q_data=S_data×A×cos2πf_ct；

其中，A为载波幅度，fc为载波频率，t为采样时间。

S3：IQ分离电路形成I路数据流I_data、Q路数据流Q_data，分两路处理，都进入可变抽取电路，进行数据采样率变换。假设采样频率为f_s，当前采样的矢量调制信号的码元速率为SR，采样时f_s为固定的，SR是可变的，根据Nyquist采样定理，只要f_s＞2×SR，可以不失真采集信号，但是此时f_s与SR之间没有倍数N的关系，即f_s≠N×SR，但是I路数据流I_data、Q路数据流Q_data经过可变抽取电路进行数据抽取后新产生的数据流的速率为SR的整数倍，设整数倍的数值为K；

同时，∑-Δ调制变换单元目的是控制可变抽取电路的抽取率以实现I路数据流I_data、Q路数据流Q_data重采样，以实现数据采样率变换；

在离散时域中∑-Δ调制变换单元的具体模型如图7所示，采用了m=3个稳定的一阶回路构成级连形式，输入预期抽取率的整数部分N和小数部分.F，预期的抽取率由A/D变换的时钟频率、矢量调制信号的调制格式即码元速率、以及接收机侧用户选择的码元点数决定，也就是说，一旦上述三个量确定了，则最终对该调制格式下的信号的预期抽取率也确定了。E_q1~E_q3是量化噪声。在离散时域中，Z是离散时域中的Laplace变量，1/(1-Z^-1)为积分器的传递函数，1-Z^-1为微分器的传递函数，积分器运用累加器完成，满量溢出作为其输出，该过程是一个取模运算，反馈量是输出信号经过信号延迟器处理后得到的具有一个A/D转换时钟周期延迟的输出信号，信号延迟器的传递函数为Z^-1，环路关系如下：

N₁(Z)=.F(Z)+(1-Z^-1)E_q1(Z)；

N₂(Z)=-E_q1(Z)+(1-Z^-1)E_q2(Z)；

N₃(Z)=-E_q2(Z)+(1-Z^-1)E_q3(Z)；

$N_{\mathrm{div}}\left(Z\right)=N\left(Z\right)+{\mathrm{\Σ}}_{i=1}^3\mathrm{\Σ}{(1-Z^{-1})}^{i-1}{N}_i\left(Z\right)=N.F\left(Z\right)+{(1-Z^{-1})}^3{E}_{q3};$

则，每个A/D变换的时钟周期内的抽取率N_out为：N_out=[N_div(Z)]，此处[]为取整的含义。

这样I路数据流I_data、Q路数据流Q_data经过可变抽取电路后新产生数据流的速率f_snew1=N_out×SR，形成新的I路数据流I_new1 data、Q路数据流Q_new1 data；

S4：I路数据流I_new1 data、Q路数据流Q_new 1data经过同步电路，完成载波同步、位同步，消除载波频率误差和相位误差，获取最佳采样数据，形成最佳采样数据I路数据流I_new2data、Q路数据流Q_new2data；

S5：整数抽取电路再按照抽取率K对同步电路输出的最佳采样数据I路数据流I_new2data、Q路数据流Qn_ew2data进行数据抽取，对数据流降速以降低后续解调运算量。

S6：整数抽取电路输出的数据流再经过FIR成形滤波电路，消除码间干扰和∑-Δ调制变换带来的数字化尾数调制，FIR成形滤波器一般选择根升余弦滤波器、升余弦滤波器、高斯滤波器、IS95滤波器等。优选的组合方案是，对于WCDMA调制格式的矢量调制信号，采用根升余弦滤波器；对于GSM调制格式的矢量调制信号，采用高斯滤波器；对于CDMA2000调制格式的矢量调制信号，采用IS95滤波器。

另外，FIR成形滤波器也可以自己设计，设计主要考虑带内频响、带内纹波、带外抑制等因素，保证信号的分析质量，同时消除∑-Δ调制变换带来的数字化尾数调制干扰。

S7：在矢量解调电路中，对GSM调制格式下、中心频率为1.5GHz、码元速率为270.8333KHz的I路数据流或Q路数据流进行测量的眼图显示效果如图8所示，对WCDMA调制格式下、中心频率为1.5GHz、码元速率为4.096MHz的I路数据流或Q路数据流进行测量的矢量图显示效果如图9所示，对GSM调制格式下、中心频率为1.5GHz、码元速率为270.8333KHz的I路数据流或Q路数据流进行测量的星座图显示效果如图10所示。

S8：在恢复数据流电路中，对I路数据流、Q路数据流进行符号判决，形成测量信号原始数据流，便于用户了解原始数据情况，便于分析问题。

根据目前主流的国际通信标准要求，本应用实例的矢量调制信号分析装置工作码元速率范围为100Hz~100MHz，码元速率分辨率为0.1Hz，满足国际通信标准信号质量分析要求，满足通信设备、芯片、终端等研发、生产和维修时信号的质量分析、认证机构的数字调制信号认证、通信器件的测试要求，可以用于查找***、设备、芯片、器件等研发、生产中存在的问题。

本实用新型所述小数抽取电路及其所在的信号接收装置，信号接收装置采用固定采样的A/D变换，将矢量调制信号数字化，再经过基于∑-Δ调制变换成形技术的小数抽取电路变换数据速率，实现数据重采样，使得数据速率等于码元速率与码元点数的整数倍，再经过FIR成形滤波以消除码间干扰及由∑-Δ调制变换带来的数字化尾数调制干扰，后续进行矢量解调和数据恢复，最终得到出接收的原始信息。本实用新型利用∑-Δ调制变换成形技术实现采样率变换，实现不同码元速率的矢量调制信号的接收，提升接收机性能。

通过具体实施方式的说明，应当可对本实用新型为达成预定目的所采取的技术手段及功效得以更加深入且具体的了解，然而所附图示仅是提供参考与说明之用，并非用来对本实用新型加以限制。

Claims (7)

1.一种小数抽取电路，其特征在于，包括：相互连接的∑-Δ调制变换电路和可变抽取电路。

2.根据权利要求1所述的矢量信号分析装置，其特征在于，所述∑-Δ调制变换电路由m个一阶回路级联组成，m=1、2、3、4或5；

在第一阶回路中：所述小数抽取电路的预期抽取率的小数部分作为输入信号，与反馈回来经过信号延迟器处理后取反的输出信号经过累加器累加，然后经过积分器处理，积分器输出的信号与本阶回路的量化噪声信号经过累加器累加得到输出信号；

在第二~m阶回路中，上一阶回路中的输出信号取反后与上一阶回路中经过积分器处理后输出的信号经过累加器累加后得到的数据作为本阶回路的输入信号，本阶回路的输入信号与反馈回来经过信号延迟器处理后取反的本阶回路输出信号经过累加器累加，然后经过积分器处理，积分器输出的信号与本阶回路的量化噪声信号经过累加器累加，然后经过微分器处理得到本阶回路的输出信号；在任意一阶回路中，输出信号取反，与经过积分器处理后输出的信号经过累加器累加，对累加器处理后输出的数据取反即得到本阶回路的量化噪声信号；

所述小数抽取电路的预期抽取率的整数部分作为输入信号，与m个一阶回路的输出信号经过累加器累加取整即得到可变抽取电路的抽取率，输入可变抽取电路的抽取率控制端。

3.根据权利要求1-2中任一项所述的矢量信号分析装置，其特征在于，所述可变抽取电路为级联积分梳状CIC滤波器或者线性滤波器。

4.一种具有权利要求1所述的小数抽取电路的信号接收装置，其特征在于，包括依次连接的模数A/D变换电路、IQ分离电路、小数抽取电路、同步电路、有限长单位冲激响应FIR成形滤波电路。

5.根据权利要求4所述的信号接收装置，其特征在于，在所述同步电路与所述FIR成形滤波电路之间接入整数抽取电路。

6.根据权利要求5所述的信号接收装置，其特征在于，所述整数抽取电路包括：依次连接的CIC滤波器和半带滤波器。

7.根据权利要求4-6中任一项所述的信号接收装置，其特征在于，所述FIR成形滤波电路为：根升余弦滤波器、升余弦滤波器、高斯滤波器或者IS95滤波器。

Images