CN203038259U - 数据采集装置及在线仿真调试*** - Google Patents

数据采集装置及在线仿真调试*** Download PDF

Info

Publication number
CN203038259U
CN203038259U CN 201220432694 CN201220432694U CN203038259U CN 203038259 U CN203038259 U CN 203038259U CN 201220432694 CN201220432694 CN 201220432694 CN 201220432694 U CN201220432694 U CN 201220432694U CN 203038259 U CN203038259 U CN 203038259U
Authority
CN
China
Prior art keywords
circuit
port
data
clock
input end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN 201220432694
Other languages
English (en)
Inventor
荣海涛
王建华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Integrated Circuit Design Beijing Co Ltd
Original Assignee
Renesas Integrated Circuit Design Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Integrated Circuit Design Beijing Co Ltd filed Critical Renesas Integrated Circuit Design Beijing Co Ltd
Priority to CN 201220432694 priority Critical patent/CN203038259U/zh
Application granted granted Critical
Publication of CN203038259U publication Critical patent/CN203038259U/zh
Anticipated expiration legal-status Critical
Withdrawn - After Issue legal-status Critical Current

Links

Images

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本实用新型涉及数据采集装置及在线仿真调试***,该装置包括:采集控制电路,用于根据在先设置的端口数据采集参数来控制采集电路对数据的采集;采集电路,用于在所述采集控制电路控制下采集相应时间段的数据;并将采集到的数据传输至微处理单元内部随机存储器中;其中,所述采集电路包括用于选择采样端口的端口选择电路、用于选择触发端口时钟和采样时钟的时钟选择电路和用于存储微处理单元端口数据并传送至微处理单元内部随机存储器中的数据采集及传输电路。

Description

数据采集装置及在线仿真调试***
技术领域
本实用新型涉及微处理单元或嵌入式***仿真调试领域,特别涉及低成本简单的在线仿真调试中实现微处理单元端口的一段连续时间监控的在线仿真调试***,以及为实现监控所用到的数据采集装置。
背景技术
在现有技术中,FPGA中的逻辑分析电路可以实现对端口数据一段时间的采集。如图1所示,为现有技术中的数据采集装置的结构框图之一。该数据采集装置的逻辑分析电路是由状态机电路、计数电路、多路选择电路、寄存器和存储电路组成,如图2所示,为现有技术中的数据采集装置中的逻辑分析电路的结构框图之二。FPGA中的逻辑分析电路主要应用在对用户的数字逻辑电路(包括端口)进行分析的领域内。该电路的规模比较大,并不适合低成本的单片机领域应用。
在线仿真调试:对微处理单元或嵌入式***的一种调试方法,微处理单元或嵌入式***设计者通过线仿真器将程序下载到***运行后,可以对程序进行逐步跟踪并察看数据的变化。
在线仿真调试***是用于调试微处理单元电路软硬件的调试***,微处理单元端口调试通常是在微处理单元电路的软硬件调试过程中的一个重要的调试,当今微处理单元端口实现不但有简单的输入输出功能,而且包含支持各种通信的协议的端口如I2C、CAN接口等。现有的在线仿真***只能监控到微处理单元端口的一个特定时刻(如断点时刻,程序结束时刻)的值。如图3所示,为现有技术中微处理单元在线仿真调试***结构示意图,如图4所示,为现有技术中的微处理单元在线仿真调试***实施例图。此***包括三个部分:调试主机、在线仿真器和被调试微处理单元。调试主机上装有调试软件,用于控制和观察调试结果;在线仿真器用于连接调试主机和被调试微处理单元的硬件;被调试的微处理单元通常包含调试接口电路用于支持在线调试。
端口一个特定时刻的值可以满足调试简单的输入输出端口的要求,但是对于支持各种通信的协议的端口却远远不够。因为要知道端口时序是否满足协议必须要知道端口在一段时间内的值。
对于需要知道一段时间内的值的端口调试,现有的技术方案是采用示波器/逻辑分析仪等测试设备,将测试设备的探针连接到被测微处理单元的端口上,通过测试设备观察端口一段时间的值。这种情况下需要额外测试设备,增加调试成本和复杂度;另外,测试设备的使用受被测试微处理单元电路***复杂度的影响。如果被测试微处理单元电路***比较复杂,会出现无法将测试设备探针无法连接测试的芯片端口上的情况,使调试无法进行;还有,测试设备本身会对电路有一定的影响,例如测试探针本身有电容效应,会对微处理单元端口的时序有影响。
实用新型内容
本实用新型的目的是针对上述问题,在微处理单元芯片内部加入专门针对产品开发调试的端口数据采集电路,从而实现数据采集从单一时间点的一个数据变为一段时间内的连续数据流;结合相应的工具软件,可模拟端口的数据波形观测,一定程度上代替示波器功能。
为实现上述目的,本实用新型提供了一种数据采集装置,该装置包括:
采集控制电路,包括触发控制电路和数据采集时间控制电路;用于根据设置的数据采集参数来控制采集电路对数据的采集;
采集电路,包括端口选择电路、时钟选择电路和数据采集及传输电路;用于在采集控制电路控制下采集选择出的时钟频率的对应端口相应时间段的数据,并将采集到的数据传输至微处理单元内部随机存储器中;其中,所述数据采集及传输电路包括寄存器、门控电路和先进先出存储器;所述寄存器的第一输入端与所述端口选择电路的输出端相连,所述寄存器的第二输入端与所述时钟选择电路的输出端相连,所述寄存器的输出端与所述先进先出存储器的第一输入端相连;所述门控电路的第一输入端与所述数据采集时间控制电路输出端相连,所述门控电路的第二输入端与所述时钟选择电路输出端相连,所述门控电路输出端与所述先进先出存储器的第二输入端相连;所述先进先出存储器的输出端把采集到的数据读入至微处理单元内部随机存储器中。
可选的,在本实用新型一实施例中,所述时钟选择电路包括端口时钟选择电路和采样时钟选择电路;
其中,所述端口时钟选择电路用于选择端口时钟,选择的端口时钟同时输入至触发控制电路来用于触发事件,所述端口时钟选择电路的输入为外部时钟信号;
所述采样时钟选择电路的第一输入端与所述端口时钟选择电路的输出端相连;所述采样时钟选择电路的第二输入端输入***时钟信号,所述采样时钟选择电路的输出端分别与所述寄存器的第二输入端和所述门控电路的第二输入端相连接。
可选的,在本实用新型一实施例中,该装置设置于微处理单元芯片内部。
可选的,在本实用新型一实施例中,所述触发控制电路输入的端口监控使能信号有效并出现触发条件时,输出采集开始信号有效;否则,采集开始也无效。
可选的,在本实用新型一实施例中,所述数据采集时间控制电路输入的开始信号有效时,电路开始进行计数并输出采样有效信号;当计数值达到采样时间设定时,停止计数并设定采样有效信号无效和计数清零。
为实现上述目的,本实用新型还提供了一种在线仿真调试***,包括:
具有在线仿真调试***的主机端,用于设置端口数据采集参数,显示出采集到的一段时间的微处理单元端口数据,并对仿真结果进行分析;
具有数据采集装置的微处理单元,用于根据所述端口数据采集参数对指定监控端口的数据按照指定监控事件的触发通过数据采集装置进行指定监控时间段的数据采集,并将采集数据送至微处理单元内部随机存储器中;
在线仿真器,连接主机端和微处理单元,用于将主机端设置的端口数据采集参数通过微处理单元内部的在线调试接口电路传送到数据采集装置中,并且将随机存储器内存储的微处理单元端口一段时间的监控数据传输至主机端上进行显示;其中,所述数据采集装置包括:
采集控制电路,包括触发控制电路和数据采集时间控制电路;用于根据设置的数据采集参数来控制采集电路对数据的采集;
采集电路,包括端口选择电路、时钟选择电路和数据采集及传输电路;用于在采集控制电路控制下采集选择出的时钟频率的对应端口相应时间段的数据,并将采集到的数据传输至微处理单元内部随机存储器中;其中,所述数据采集及传输电路包括寄存器、门控电路和先进先出存储器;所述寄存器的第一输入端与所述端口选择电路的输出端相连,所述寄存器的第二输入端与所述时钟选择电路的输出端相连,所述寄存器的输出端与所述先进先出存储器的第一输入端相连;所述门控电路的第一输入端与所述数据采集时间控制电路输出端相连,所述门控电路的第二输入端与所述时钟选择电路输出端相连,所述门控电路输出端与所述先进先出存储器的第二输入端相连;所述先进先出存储器的输出端把采集到的数据读入至微处理单元内部随机存储器中。
可选的,在本实用新型一实施例中,所述时钟选择电路包括端口时钟选择电路和采样时钟选择电路;
其中,所述端口时钟选择电路用于选择端口时钟,选择的端口时钟同时输入至触发控制电路来用于触发事件,所述端口时钟选择电路的输入为外部时钟信号;
所述采样时钟选择电路的第一输入端与所述端口时钟选择电路的输出端相连;所述采样时钟选择电路的第二输入端输入***时钟信号,所述采样时钟选择电路的输出端分别与所述寄存器的第二输入端和所述门控电路的第二输入端相连接。
可选的,在本实用新型一实施例中,所述端口数据采集参数包括监控的端口、监控时钟、监控事件和监控时间。
为实现上述目的,本实用新型还提供了另一种数据采集装置,该装置包括:
采集控制电路,包括触发控制电路和数据采集时间控制电路;用于根据设置的数据采集参数来控制采集电路对数据的采集;
采集电路,包括端口选择电路、时钟选择电路和数据采集及传输电路;用于在采集控制电路控制下采集选择出的时钟频率的对应端口相应时间段的数据,并将采集到的数据传输至微处理单元内部随机存储器中;其中,所述时钟选择电路包括端口时钟选择电路和采样时钟选择电路;所述端口时钟选择电路用于选择端口时钟,选择的端口时钟同时输入至触发控制电路来用于触发事件,所述端口时钟选择电路的输入为外部时钟信号;所述采样时钟选择电路的第一输入端与所述端口时钟选择电路的输出端相连;所述采样时钟选择电路的第二输入端输入***时钟信号;所述采样时钟选择电路的输出端与所述数据采集及传输电路相连接。
可选的,在本实用新型一实施例中,该装置设置于微处理单元芯片内部。
可选的,在本实用新型一实施例中,所述触发控制电路输入的端口监控使能信号有效并出现触发条件时,输出采集开始信号有效;否则,采集开始也无效。
可选的,在本实用新型一实施例中,所述数据采集时间控制电路输入的开始信号有效时,电路开始进行计数并输出采样有效信号;当计数值达到采样时间设定时,停止计数并设定采样有效信号无效和计数清零。
为实现上述目的,本实用新型还提供了另一种在线仿真调试***,包括:
具有在线仿真调试***的主机端,用于设置端口数据采集参数,显示出采集到的一段时间的微处理单元端口数据,并对仿真结果进行分析;
具有数据采集装置的微处理单元,用于根据所述端口数据采集参数对指定监控端口的数据按照指定监控事件的触发通过数据采集装置进行指定监控时间段的数据采集,并将采集数据送至微处理单元内部随机存储器中;
在线仿真器,连接主机端和微处理单元,用于将主机端设置的端口数据采集参数通过微处理单元内部的在线调试接口电路传送到数据采集装置中,并且将随机存储器内存储的微处理单元端口一段时间的监控数据传输至主机端上进行显示;其中,所述数据采集装置包括:
采集控制电路,包括触发控制电路和数据采集时间控制电路;用于根据设置的数据采集参数来控制采集电路对数据的采集;
采集电路,包括端口选择电路、时钟选择电路和数据采集及传输电路;用于在采集控制电路控制下采集选择出的时钟频率的对应端口相应时间段的数据,并将采集到的数据传输至微处理单元内部随机存储器中;其中,所述时钟选择电路包括端口时钟选择电路和采样时钟选择电路;所述端口时钟选择电路用于选择端口时钟,选择的端口时钟同时输入至触发控制电路来用于触发事件,所述端口时钟选择电路的输入为外部时钟信号;所述采样时钟选择电路的第一输入端与所述端口时钟选择电路的输出端相连;所述采样时钟选择电路的第二输入端输入***时钟信号。
可选的,在本实用新型一实施例中,所述端口数据采集参数包括监控的端口、监控时钟、监控事件和监控时间。
上述技术方案具有如下有益效果:
本申请提出的数据采集装置主要应用领域是单片机***的在线仿真调试,该数据采集装置克服了现有技术中监控电路规模大,控制电路复杂难于应用于一些低成本的单片机芯片的逻辑分析的不足,解决了低成本的片内逻辑分析的应用。本技术方案在采集时钟、控制电路及数据通路的设计上不但考虑功能上的实现,更考虑了适合低成本单片机应用所必需的低成本(即电路规模小)。
另外,将本申请提出的数据采集装置应用于在线仿真调试方面,考虑了单片机编译,上位机的软件。同时为节省电路开销,将***设置成可以配置。扩展了传统的微处理单元在线仿真***在端口调试上的功能,实现了对端口在一段时间的数值监控。不需要额外的测试设备,低成本且操作简单;这样会大大方便应用开发者的调试,同时,由于加入的数据采集装置回路规模很小,并不会给芯片面积带来明显增加;端口监控在芯片内部完成与电路***无关,这样可以实现无损端口调试(即不影响时序),且不受电路***复杂度的影响。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术中的数据采集装置的结构框图之一;
图2为现有技术中的数据采集装置中的逻辑分析电路的结构框图之二;
图3为现有技术中的微处理单元在线仿真调试***结构示意图;
图4为现有技术中的微处理单元在线仿真调试***实施例图;
图5为本实用新型提出的微处理单元在线仿真调试***结构示意图;
图6为本实用新型提出的微处理单元在线仿真调试***实施例图;
图7为本实用新型提出的微处理单元在线仿真调试方法流程图;
图8为本实用新型提出的设置有数据采集装置的微处理单元结构图;
图9为本实用新型提出的数据采集装置电路结构图之一;
图10为本实用新型提出的数据采集装置电路结构图之二;
图11为本实用新型提出的数据采集装置电路结构图之三。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
为解决现有技术中微处理单元在线调试的弊端,对原有在线仿真***进行改进,在微处理单元芯片内部加入专门针对产品开发调试的端口数据采集装置,从而实现数据采集从单一时间点的一发数据变为一段时间内的连续数据流;结合相应的工具软件,可模拟端口的数据波形观测,一定程度上代替示波器功能;这样会大大方便应用开发者的调试,同时,由于加入的回路规模很小,并不会给芯片面积带来明显增加。如图5所示,为本实用新型提出的微处理单元在线仿真调试***结构示意图。微处理单元(MCU)在线仿真调试***包括具有在线仿真调试***的主机端、具有数据采集装置的微处理单元和在线仿真器。其中,具有在线仿真调试***的主机端设置端口数据采集,显示出采集到的一段连续时间的微处理单元端口数据,用于对仿真结果进行分析;具有数据采集装置的微处理单元根据设置的端口数据采集对指定监控端口的数据按照指定监控事件的触发进行指定监控时间段的数据采集,并将存储数据送至微处理单元内部随机存储器中。在线仿真器根据主机端的操控通过微处理单元内部的在线调试接口电路获取的随机存储器内的数据实现对微处理单元端口进行一段连续时间的监控,以实现微处理单元端口调试。如图6所示,为本实用新型提出的微处理单元在线仿真调试***实施例图。主机端是一种能够按照程序运行,自动、高速处理海量数据的装置。可以为台式电脑或笔记本电脑等等。
在使用中需要在在线仿真调试***的主机端设置的如下参数:监控的端口、监控时钟、监控事件(如上升沿)和监控时间。
这些参数通过在线仿真器和芯片内部的在线调试接口电路传送到芯片内部的数据采集装置中。
数据采集装置会根据以上参数在仿真调试中对指定监控端口的数据,按照指定监控事件的触发,进行指定监控时间段的数据采集,并将采集数据送到微处理单元内部RAM中。
RAM中的端口数据通过在线仿真器和芯片内部的在线调试接口电路被主机端读取并结合相应的工具软件显示。
如图7所示,为本实用新型提出的微处理单元在线仿真调试方法流程图。在线仿真调试方法包括:
步骤101:设置端口数据采集参数;
步骤102:根据所述端口数据采集参数对指定监控端口的数据按照指定监控事件的触发通过数据采集装置进行指定监控时间段的数据采集,并将采集数据送至微处理单元内部随机存储器中;
步骤103:将主机端设置的端口数据采集参数通过微处理单元内部的在线调试接口电路传送到数据采集装置中,并且将随机存储器内存储的微处理单元端口一段连续时间的监控数据传输至主机端上进行显示。
如图8所示,为本实用新型提出的设置有数据采集装置的微处理单元结构图,在微处理单元在线仿真调试***及方法中,微处理单元内部设置有数据采集装置。该数据采集装置包括采集电路和采集控制电路,采集控制电路根据在先设置的参数来控制采集电路对数据的采集;采集电路在所述采集控制电路控制下采集相应时间段的数据;并将采集到的数据传输至微处理单元内部随机存储器中。
如图9所示,为本实用新型提出的数据采集装置电路结构图之一。数据采集装置包括采集电路和采集控制电路,采集控制电路根据在先设置的参数来控制采集电路对数据的采集;采集电路在所述采集控制电路控制下采集相应时间段的数据;并将采集到的数据传输至微处理单元内部随机存储器中。
采集电路包括端口选择电路、时钟选择电路和数据采集及传输电路。其中,端口选择电路:选择采样的端口;时钟选择电路:选择触发端口时钟和采样时钟;数据采集及传输电路:采集端口数据并传送到内部随机存取存储器(RAM)中。
数据采集及传输电路包括寄存器、门控电路和先进先出存储器;其中,寄存器的第一输入端与端口选择电路的输出端相连,寄存器的第二输入端与时钟选择电路的输出端相连,寄存器的输出端与先进先出存储器的第一输入端相连;门控电路的第一输入端与数据采集时间控制电路输出端相连,门控电路的第二输入端与时钟选择电路输出端相连,门控电路输出端与先进先出存储器的第二输入端相连;先进先出存储器的输出端把采集到的数据读入至微处理单元内部随机存储器中。寄存器的第一输入端输入的是数据,第二输入端输入的是时钟信号。门控电路的第一输入端输入的是使能信号,第二输入端输入的是时钟信号。先进先出存储器的第一输入端输入的是数据,第二输入端输入的是时钟信号。
采集控制电路包括触发控制电路和数据采集时间控制电路,触发控制电路输入的端口监控使能信号有效并出现触发条件时,输出采集开始信号有效;否则,采集开始也无效;触发沿与端口时钟有关系。
数据采集时间控制电路输入的开始信号有效时,电路开始进行计数并输出采样有效信号;当计数值达到采样时间设定时,停止计数并设定采样有效信号无效和计数清零。
如图10所示,为本实用新型提出的数据采集装置电路结构图之二。数据采集装置包括采集电路和采集控制电路,采集控制电路根据在先设置的参数来控制采集电路对数据的采集;采集电路在所述采集控制电路控制下采集相应时间段的数据;并将采集到的数据传输至微处理单元内部随机存储器中。
采集电路包括端口选择电路、时钟选择电路和数据采集及传输电路。其中,端口选择电路:选择采样的端口;时钟选择电路:选择触发端口时钟和采样时钟;数据采集及传输电路:采集端口数据并传送到内部随机存取存储器(RAM)中。
时钟选择电路包括端口时钟选择电路和采样时钟选择电路。其中,端口时钟选择电路用于选择端口时钟,选择的端口时钟同时输入至触发控制电路的端口监控使能有效使得触发事件,端口时钟选择电路的输入为外部时钟信号。
采样时钟选择电路用于选择采样时钟,采样时钟选择电路的第一输入端与端口时钟选择电路的输出端相连,采样时钟选择电路的第二输入端输入***时钟信号,采样时钟选择电路的输出端与数据采集及传输电路相连接。
采集控制电路包括触发控制电路和数据采集时间控制电路,触发控制电路输入的端口监控使能信号有效并出现触发条件时,输出采集开始信号有效;否则,采集开始也无效。其中,端口时钟选择电路的输出端与触发控制电路的一输入端相连,让选择出的端口时钟输入至触发控制电路中,触发沿与端口时钟有关系。
数据采集时间控制电路输入的开始信号有效时,电路开始进行计数并输出采样有效信号;当计数值达到采样时间设定时,停止计数并设定采样有效信号无效和计数清零。
如图11所示,为本实用新型提出的数据采集装置电路结构图之三。该装置包括:采集控制电路和采集电路。采集控制电路包括触发控制电路和数据采集时间控制电路;用于根据设置的数据采集参数来控制采集电路对数据的采集;触发控制电路输入的端口监控使能信号有效并出现触发条件时,输出采集开始信号有效;否则,采集开始也无效。其中,端口时钟选择电路的输出端与触发控制电路的一输入端相连,让选择出的端口时钟输入至触发控制电路中,触发沿与端口时钟有关系。数据采集时间控制电路输入的开始信号有效时,电路开始进行计数并输出采样有效信号;当计数值达到采样时间设定时,停止计数并设定采样有效信号无效和计数清零。
采集电路包括端口选择电路、时钟选择电路和数据采集及传输电路;用于在采集控制电路控制下采集选择出的时钟频率的对应端口相应时间段的数据,并将采集到的数据传输至微处理单元内部随机存储器中;其中,所述数据采集及传输电路包括寄存器、门控电路和先进先出存储器;所述寄存器的第一输入端与所述端口选择电路的输出端相连,所述寄存器的第二输入端与所述时钟选择电路的输出端相连,所述寄存器的输出端与所述先进先出存储器的第一输入端相连;所述门控电路的第一输入端与所述数据采集时间控制电路输出端相连,所述门控电路的第二输入端与所述时钟选择电路输出端相连,所述门控电路输出端与所述先进先出存储器的第二输入端相连;所述先进先出存储器的输出端把采集到的数据读入至微处理单元内部随机存储器中。
时钟选择电路包括端口时钟选择电路和采样时钟选择电路;其中,所述端口时钟选择电路用于选择端口时钟,选择的端口时钟同时输入至触发控制电路来用于触发事件,所述端口时钟选择电路的输入为外部时钟信号;所述采样时钟选择电路的第一输入端与所述端口时钟选择电路的输出端相连;所述采样时钟选择电路的第二输入端输入***时钟信号,所述采样时钟选择电路的输出端分别与所述寄存器的第二输入端和所述门控电路的第二输入端相连接。
在硬件实现方面,端口选择电路优选多路选择器来选择哪个端口进行数据采集。同理,时钟选择电路中的端口时钟选择电路优选多路选择器来选择出端口时钟。时钟选择电路中的采样时钟选择电路选双路选择器来选择进行数据采集的时钟,其中,双路选择器中的一路输入选择出来的端口时钟,另一路输入***时钟。数据采集及传输电路中的寄存器优选为D触发器,门控电路的硬件实现包括锁存器和与门,先进先出存储器硬件优先选择包括D触发器和先进先出存储器控制器。
采集控制电路包括触发控制电路和数据采集时间控制电路。其中,触发控制电路:用于选择采集电路中指定的时钟端口的触发沿,并在端口监控使能信号有效并出现触发条件时输出采集开始信号有效;当端口监控使能信号无效时,采集开始也无效;数据采集时间控制电路:用于控制采集时间,当开始信号有效时,电路开始进行计数并输出采样有效信号;当计数值达到采样时间设定时停止计数并设定采样有效信号无效和计数清零。
在硬件实现方面,触发控制电路可选择D触发器,也可选择异或门;数据采集时间控制电路硬件优先选择状态机计数器。
主机端设置数据采集参数:监控的端口A,该端口为I2C总线的数据端口;监控的时钟B,即为I2C总线的时钟端口;监控事件,下面案例中触发事件的时钟为时钟上升沿,不限于此;以及监控时间,在案例中监控时间设定为10个时钟周期,不限于此。
主机端设置的数据采集参数通过在线仿真器和微处理单元的在线调试接口电路传送到微处理单元的端口数据采集装置。
I2C总线有数据传输至相应的端口选择电路和端口时钟选择电路,端口选择电路选择出端口A传输的数据作为数据采集的对象,端口时钟选择电路选出时钟B,时钟B出现时钟的上升沿时,触发控制电路接收到时钟B上升沿后发出采集开始标志至数据采集时间控制电路,数据采集时间控制电路开始计数并发出采集有效标志,采集有效标志使能数据采集及传输电路中的门控电路,门控电路使能后,先进先出存储器开始存储寄存器所采集的端口A的数值,并将数据传输至微处理单元内部的随机存取存储器(RAM)中。
采集控制电路中的数据采集时间控制电路计数值为10个时钟周期时,采集有效标志无效,数据采集及传输电路的门控时钟关闭,先进先出存储器开始存储器停止存储寄存器的数据,并继续将剩余的先进先出存储器内的数据传输至随机存取存储器(RAM)中。
当主机端发出读取端口监控数据时,数据会通过在线仿真器和微处理单元的在线调试接口电路传输至主机端上,主机端显示采集到的一段连续时间的数据供调试分析使用。
以上所述的具体实施方式,对本实用新型的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本实用新型的具体实施方式而已,并不用于限定本实用新型的保护范围,凡在本实用新型的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。

Claims (8)

1.一种数据采集装置,其特征在于,该装置包括: 
采集控制电路,包括触发控制电路和数据采集时间控制电路;用于根据设置的数据采集参数来控制采集电路对数据的采集; 
采集电路,包括端口选择电路、时钟选择电路和数据采集及传输电路;用于在采集控制电路控制下采集选择出的时钟频率的对应端口相应时间段的数据,并将采集到的数据传输至微处理单元内部随机存储器中;其中,所述数据采集及传输电路包括寄存器、门控电路和先进先出存储器;所述寄存器的第一输入端与所述端口选择电路的输出端相连,所述寄存器的第二输入端与所述时钟选择电路的输出端相连,所述寄存器的输出端与所述先进先出存储器的第一输入端相连;所述门控电路的第一输入端与所述数据采集时间控制电路输出端相连,所述门控电路的第二输入端与所述时钟选择电路输出端相连,所述门控电路输出端与所述先进先出存储器的第二输入端相连;所述先进先出存储器的输出端把采集到的数据读入至微处理单元内部随机存储器中。 
2.根据权利要求1所述的装置,其特征在于,所述时钟选择电路包括端口时钟选择电路和采样时钟选择电路; 
其中,所述端口时钟选择电路用于选择端口时钟,选择的端口时钟同时输入至触发控制电路来用于触发事件,所述端口时钟选择电路的输入为外部时钟信号; 
所述采样时钟选择电路的第一输入端与所述端口时钟选择电路的输出端相连;所述采样时钟选择电路的第二输入端输入***时钟信号,所述采样时钟选择电路的输出端分别与所述寄存器的第二输入端和所述门控电路的第二输入端相连接。 
3.根据权利要求1或2所述的装置,其特征在于,该装置设置于微处理单元芯片内部。 
4.一种在线仿真调试***,其特征在于,包括: 
具有在线仿真调试***的主机端,用于设置端口数据采集参数,显示出采集到的一段时间的微处理单元端口数据,并对仿真结果进行分析; 
具有数据采集装置的微处理单元,用于根据所述端口数据采集参数对指定监控端口的数据按照指定监控事件的触发通过数据采集装置进行指定监控时间段的数据采集,并将采集数据送至微处理单元内部随机存储器中; 
在线仿真器,连接主机端和微处理单元,用于将主机端设置的端口数据采集参数通过 微处理单元内部的在线调试接口电路传送到数据采集装置中,并且将随机存储器内存储的微处理单元端口一段时间的监控数据传输至主机端上进行显示;其中,所述数据采集装置包括: 
采集控制电路,包括触发控制电路和数据采集时间控制电路;用于根据设置的数据采集参数来控制采集电路对数据的采集; 
采集电路,包括端口选择电路、时钟选择电路和数据采集及传输电路;用于在采集控制电路控制下采集选择出的时钟频率的对应端口相应时间段的数据,并将采集到的数据传输至微处理单元内部随机存储器中;其中,所述数据采集及传输电路包括寄存器、门控电路和先进先出存储器;所述寄存器的第一输入端与所述端口选择电路的输出端相连,所述寄存器的第二输入端与所述时钟选择电路的输出端相连,所述寄存器的输出端与所述先进先出存储器的第一输入端相连;所述门控电路的第一输入端与所述数据采集时间控制电路输出端相连,所述门控电路的第二输入端与所述时钟选择电路输出端相连,所述门控电路输出端与所述先进先出存储器的第二输入端相连;所述先进先出存储器的输出端把采集到的数据读入至微处理单元内部随机存储器中。 
5.根据权利要求4所述的***,其特征在于,所述时钟选择电路包括端口时钟选择电路和采样时钟选择电路; 
其中,所述端口时钟选择电路用于选择端口时钟,选择的端口时钟同时输入至触发控制电路来用于触发事件,所述端口时钟选择电路的输入为外部时钟信号; 
所述采样时钟选择电路的第一输入端与所述端口时钟选择电路的输出端相连;所述采样时钟选择电路的第二输入端输入***时钟信号,所述采样时钟选择电路的输出端分别与所述寄存器的第二输入端和所述门控电路的第二输入端相连接。 
6.一种数据采集装置,其特征在于,该装置包括: 
采集控制电路,包括触发控制电路和数据采集时间控制电路;用于根据设置的数据采集参数来控制采集电路对数据的采集; 
采集电路,包括端口选择电路、时钟选择电路和数据采集及传输电路;用于在采集控制电路控制下采集选择出的时钟频率的对应端口相应时间段的数据,并将采集到的数据传输至微处理单元内部随机存储器中;其中,所述时钟选择电路包括端口时钟选择电路和采样时钟选择电路;所述端口时钟选择电路用于选择端口时钟,选择的端口时钟同时输入至触发控制电路来用于触发事件,所述端口时钟选择电路的输入为外部时钟信号;所述采样时钟选择电路的第一输入端与所述端口时钟选择电路的输出端相连;所述采样时钟选择电 路的第二输入端输入***时钟信号;所述采样时钟选择电路的输出端与所述数据采集及传输电路相连接。 
7.根据权利要求6所述的装置,其特征在于,该装置设置于微处理单元芯片内部。 
8.一种在线仿真调试***,其特征在于,包括: 
具有在线仿真调试***的主机端,用于设置端口数据采集参数,显示出采集到的一段时间的微处理单元端口数据,并对仿真结果进行分析; 
具有数据采集装置的微处理单元,用于根据所述端口数据采集参数对指定监控端口的数据按照指定监控事件的触发通过数据采集装置进行指定监控时间段的数据采集,并将采集数据送至微处理单元内部随机存储器中; 
在线仿真器,连接主机端和微处理单元,用于将主机端设置的端口数据采集参数通过微处理单元内部的在线调试接口电路传送到数据采集装置中,并且将随机存储器内存储的微处理单元端口一段时间的监控数据传输至主机端上进行显示;其中,所述数据采集装置包括: 
采集控制电路,包括触发控制电路和数据采集时间控制电路;用于根据设置的数据采集参数来控制采集电路对数据的采集; 
采集电路,包括端口选择电路、时钟选择电路和数据采集及传输电路;用于在采集控制电路控制下采集选择出的时钟频率的对应端口相应时间段的数据,并将采集到的数据传输至微处理单元内部随机存储器中;其中,所述时钟选择电路包括端口时钟选择电路和采样时钟选择电路;所述端口时钟选择电路用于选择端口时钟,选择的端口时钟同时输入至触发控制电路来用于触发事件,所述端口时钟选择电路的输入为外部时钟信号;所述采样时钟选择电路的第一输入端与所述端口时钟选择电路的输出端相连;所述采样时钟选择电路的第二输入端输入***时钟信号。 
CN 201220432694 2012-08-28 2012-08-28 数据采集装置及在线仿真调试*** Withdrawn - After Issue CN203038259U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201220432694 CN203038259U (zh) 2012-08-28 2012-08-28 数据采集装置及在线仿真调试***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201220432694 CN203038259U (zh) 2012-08-28 2012-08-28 数据采集装置及在线仿真调试***

Publications (1)

Publication Number Publication Date
CN203038259U true CN203038259U (zh) 2013-07-03

Family

ID=48690362

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201220432694 Withdrawn - After Issue CN203038259U (zh) 2012-08-28 2012-08-28 数据采集装置及在线仿真调试***

Country Status (1)

Country Link
CN (1) CN203038259U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103631689A (zh) * 2012-08-28 2014-03-12 瑞萨集成电路设计(北京)有限公司 数据采集装置、在线仿真调试***及方法
CN107368415A (zh) * 2017-07-20 2017-11-21 成都雅骏新能源汽车科技股份有限公司 一种实时数据流调试软件组件及其调试方法
CN108646072A (zh) * 2018-05-16 2018-10-12 电子科技大学 一种基于汉明距的触发产生装置
US10431382B2 (en) 2015-08-31 2019-10-01 Apple Inc. Printed circuit board assembly having a damping layer

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103631689A (zh) * 2012-08-28 2014-03-12 瑞萨集成电路设计(北京)有限公司 数据采集装置、在线仿真调试***及方法
CN103631689B (zh) * 2012-08-28 2016-12-21 瑞萨集成电路设计(北京)有限公司 数据采集装置、在线仿真调试***及方法
US10431382B2 (en) 2015-08-31 2019-10-01 Apple Inc. Printed circuit board assembly having a damping layer
CN107368415A (zh) * 2017-07-20 2017-11-21 成都雅骏新能源汽车科技股份有限公司 一种实时数据流调试软件组件及其调试方法
CN108646072A (zh) * 2018-05-16 2018-10-12 电子科技大学 一种基于汉明距的触发产生装置
CN108646072B (zh) * 2018-05-16 2019-12-27 电子科技大学 一种基于汉明距的触发产生装置

Similar Documents

Publication Publication Date Title
CN103995764B (zh) 一种具有串行总线协议连续触发功能的逻辑分析仪
CN102541707B (zh) 复用jtag接口的fpga片内逻辑分析仪***和方法
US8214694B1 (en) Lightweight probe and data collection within an integrated circuit
CN203038259U (zh) 数据采集装置及在线仿真调试***
CN102360329B (zh) 总线监控与调试控制装置及进行总线监控与总线调试的方法
CN103376400B (zh) 芯片测试方法及芯片
CN103631689B (zh) 数据采集装置、在线仿真调试***及方法
CN201886122U (zh) 一种基于pxi总线的数字测试模块
CN103616825B (zh) 一种低成本半实物自适应时钟虚拟微电网实验平台
CN203117756U (zh) 一种飞机机载实时故障诊断单元
CN102438010B (zh) 用于流送数据剖析的方法和装置
CN105787164A (zh) 一种用于可编程逻辑器件的调试方法及***
CN103955419A (zh) 具有串行总线协议在线实时检测分析功能的逻辑分析仪
CN107505883A (zh) 一种基于微控制器的高可靠双冗余集成控制模块
CN103092119B (zh) 一种基于fpga的总线状态监视方法
CN103049361A (zh) 具有嵌入式逻辑分析功能的fpga及逻辑分析***
CN105334451A (zh) 边界扫描测试***
CN103257606B (zh) 一种usb接口高速实时采样逻辑分析仪
CN105093001A (zh) 一种高速pll和时钟芯片特性自动分析测试***
CN207037640U (zh) 仿真验证测试分析***
CN103226328B (zh) 采集次数控制模式下的多线程数据采集***同步控制方法
CN101329650A (zh) 智能卡仿真器
CN204856469U (zh) 通用信号采集激励器
CN108712165A (zh) 一种用于异步交互接口监测的管脚复用电路
CN103472387A (zh) 一种适用于反熔丝型fpga的通用在线测试***及测试方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned

Granted publication date: 20130703

Effective date of abandoning: 20161221