CN202565241U - 开关电路 - Google Patents

Abstract

本文涉及开关电路。本文所探讨的一个方面为针对包括先断后通延迟以及渐进接通的开关电路的装置。在一个示例中，开关电路可包括：开关晶体管，具有控制节点并耦合至第一节点和第二节点；延迟电路，配置成接收控制信息并在延迟间隔之后提供该控制信息；和渐进接通电路，配置成从该延迟电路接收经延迟的控制信息，并响应于该经延迟的控制信息在斜坡间隔内将该晶体管从关断状态转换为接通状态。

Description

开关电路

技术领域

本文涉及电子电路，更具体地说，涉及电子开关电路。 

背景技术

在电子器件中使用晶体管开关以允许并协助这些器件执行多种功能，例如在USB开关中的数据线之间切换的功能。开关可设计成处理多种不同的切换状况，其中一些为理想状况而一些为非理想状况。随着开关和器件被设计成处理更多情况，制造开关和器件的成本对于产品(例如，低成本电子器件)的市场和销售能力来说，会成为一种拖累。 

实用新型内容

本文所探讨的一个方面为针对包括先断后通延迟以及渐进接通的开关电路的装置。在一个示例中，一种开关电路，其限定接通状态和关断状态，该开关电路当处于该接通状态时将第一节点与第二节点耦合，当处于该关断状态时将该第一节点与该第二节点隔绝，该开关电路可包括：开关晶体管，具有控制节点并耦合至第一节点和第二节点；延迟电路，配置成接收控制信息并在延迟间隔之后提供该控制信息；和渐进接通电路，配置成从该延迟电路接收经延迟的控制信息，并响应于该经延迟的控制信息在斜坡间隔内将该晶体管从关断状态转换为接通状态。 

此概述的目的在于提供本专利申请的主题的概览，而非提供对本实用新型的排他性或穷尽性阐释。包括有详细说明以提供与本专利申请有关的更多信息。 

附图说明

附图不一定按比例绘制，且不同附图中的类似部件可用相同的数字指代。 具有不同字母后缀的相同数字可表示类似部件的不同示例。总的来说，附图是通过举例(而非限制)的方式来说明本文中所探讨的诸实施例。 

图1是一包括先断后通(BBM)延迟和渐进接通(GTO)电路的示例开关电路的框图。 

图2示出了BBM延迟电路的一个示例。 

图3示出了一包括示例GTO电路的示例开关电路。 

图4示出了一包括渐进接通(GTO)电路的高速通用串行总线(USB)开关电路的示例。 

具体实施方式

发明人已经认识到的，除其他情况之外，一种利用先断后通(BBM)电路与渐进接通(GTO)电路之结合来控制开关的开关电路，例如能够处理多种开关情况(既有理想情况也有非理想情况)的通用串行总线(USB)开关电路。BBM电路和GTO电路的结合可响应于开关的开关命令变化而延迟开关功能的启用。BBM电路可在接收到开关命令变化与开关实际状态变化之间提供一预定延迟。GTO电路可在开关的状态变化期间，逐步耦合或断开开关的开关端子。BBM电路和GTO电路可减少对于开关应用设计的限制，从而使得具备BBM和GTO性能的开关电路可处理非理想的(诸如当在数据线之间切换时的高频干扰以及异常连接/断开之类的)开关事件。在特定示例中，在开关(例如，无源开关)的工作中引入延迟，可减轻器件中的非理想开关结果(例如，短路输出和高频干扰)。在开关的工作中结合先断后通延迟和渐进接通这二者，可进一步降低对由其他器件处理这些不理想事件的依赖度。在本文中，无源开关包括下述的开关：在接通状态中，不对所接收的信号进行处理但是可经由低阻抗路径将所接收的信号从一个节点传递到一个或更多个其他节点；并且在关断状态下，能够将该节点与所述一个或更多个其他节点隔绝。 

先断后通(BBM)性能可包括一条开关路径被禁用和另一条开关路径被使能之间的延迟时间。这种延迟能够确保在连接其他开关路径前适当断开第一开 关路径。 

渐进接通(GTO)性能可包括从启动一条新开关路径到这条新开关路径被完全使能期间的时间间隔，例如，开关路径从高阻断开状态转换为低阻连接状态的时间间隔。在特定示例中，GTO可降低开关路径被使能时的高频干扰(快速开启边沿速率)。在特定示例中，GTO可允许在若干纳秒的时段内建立起差分路径共模电压。 

图1示出了一个开关电路100，该开关电路100包括晶体管102、BBM延迟电路120和GTO电路101。开关晶体管102可包括控制节点(例如栅极)以及第一和第二开关节点(A，B)。在第一状态(即接通状态)下，通过在第一开关节点(A)和第二开关节点(B)之间形成低阻路径，开关晶体管102能够将第一开关节点(A)与第二开关节点(B)耦合。在第二状态(即关断状态)下，开关晶体管102能够将第一开关节点(A)与第二开关节点(B)隔绝，且反之亦然。开关晶体管102的状态可利用在开关晶体管102的栅极节点处接收的控制信息(EN)加以控制。在所示出的该示例中，在栅极处接收的包括高逻辑电压电平的控制信息(EN)可将开关晶体管102设置为接通状态，而在栅极处接收的包括低逻辑电压电平的控制信息(EN)可将开关晶体管102设置为关断状态。 

在特定示例中，BBM延迟电路120可在开关电路100的使能输入端115处接收控制信息(EN)。在接收到控制信息(EN)后，BBM延迟电路120可经一延迟间隔输出控制信息(EN)。 

在特定示例中，可利用振荡器(例如，时钟)和数字计数器来实现BBM延迟电路120。在使能一条新的开关路径之后，可复位针对此路径的计数器并由振荡器递增此计数器。当计数器达到一预定值时，可启用开关晶体管102的开关功能。BBM延迟电路120的延迟使得连接到第一或第二开关节点(A，B)的其他电路能够在第一和第二开关节点(A，B)经由开关晶体管102所提供的低阻路径耦合在一起之前即行断开。这种延迟可降低电路经由第一和第二节点(A，B)而意外耦合在一起的概率。附图2示出了BBM延迟电路的一个示例。 

再参考图1的示例，开关电路100可包括用于将开关晶体管102从关断状态逐步切换至接通状态的GTO电路101。此功能可降低与将两个节点耦合在一起相关的高频瞬态噪声。将开关晶体管102从关断状态逐步切换至接通状态，还可限制任何信号瞬态的带宽，以便能够更好地对这种瞬态进行过滤。在一些示例中，GTO电路101可由BBM延迟电路120实现，也可独立于BBM延迟电路来实现。可利用与开关晶体管102的控制节点耦合的电阻-电容(RC)网络来实现GTO电路101。在一个示例中，可利用与MOS开关的栅极耦合的RC网络来实现GTO电路101。在特定示例中，RC网络的电容116可由开关晶体管102的电容来提供，因此无需独立电容器或电容元件。在一个示例中，一旦接收到使能开关路径的控制信息(EN)，或者说，经BBM延迟间隔之后，电压可施加到开关晶体管102的控制节点。GTO电路的RC网络可通过RC网络的电阻器112和电容器116的充电延迟，逐步向控制节点施加电压。在特定示例中，随着控制节点处的电压上升，开关电路100的开关节点(A，B)间的阻抗可随之降低，举例来说，阻抗可在由RC网络的电阻和电容所确定的时间间隔内按照斜坡方式降低。在一个示例中，RC电路的电阻可为大约50千欧。在一个示例中，GTO电路101可包括一个电阻值约为5千欧到约50千欧的的电阻器112。在此示例中，寄生电容116可使得开关晶体管102在数纳秒的间隔内逐步接通。可以理解，可用其他电阻器或电阻值来实现所需BBM延迟，而不偏离当前主题之范围。 

图2示出了先断后通(BBM)延迟电路220的一个示例。在特定示例中，BBM延迟电路220可包括逻辑元件222和多个延迟元件221。在一个示例中，这多个延迟元件221可包括触发器，例如级联的D-触发器223-227。级联的触发器223-227可由在BBM延迟电路220的时钟输入端228处接收的时钟信号(CLK)来驱动。在一个示例中，BBM延迟电路220可包括用于提供时钟信号(CLK)的时钟。在特定示例中，BBM延迟电路220可在第二输入端233处接收控制信息。在特定示例中，控制信息可包括配置成使能开关晶体管的使能信号(EN)。在特定示例中，这个使能信号(EN)可使能延迟元件223-227。在 图2的示例中，使能信号(EN)可耦合至D触发器223-227各自的复位输入端(R)。在一个示例中，一旦使能信号(EN)转换，D触发器223-227可被清零并被使能为接收时钟信号(CLK)。在时钟信号(CLK)的每个脉冲，级联的D触发器(223-227)的输出可被依次设置。当最后一个D触发器227的输出被设置时，可在BBM延迟电路220的输出端229处提供使能信号(EN)转换。在一个示例中，BBM延迟电路220可包括附加逻辑元件(例如，反相器230)，以便在BBM延迟电路220的部件处提供所需逻辑电平或者在BBM延迟电路220的一个或多个输出端229、231处提供所需逻辑电平。可以理解，可用其他类型或数量的延迟元件来限定所需延迟间隔，而不偏离当前主题。 

在特定示例中，BBM延迟电路220可包括用于在BBM延迟电路220的第二输出端231处提供时钟禁用信号(CLK_DIS)的附加逻辑232。时钟禁用信号(CLK_DIS)可用于在由BBM延迟电路220提供的延迟间隔结束时禁用时钟。禁用时钟可节省电力，因为若非被禁用，时钟会在延迟间隔之外提供时钟信号。就移动电子设备的整个工作充电寿命而言，这种电力节省意义显著。 

图3示出了包括GTO电路301的开关电路300。开关电路300可包括开关晶体管302、阱偏压电子器件310和包括电阻元件312的控制节点电子器件311，电阻元件312选择性地耦合在控制电压(VDD)和开关晶体管302的控制节点之间。在特定示例中，开关晶体管302可配置成：经由低阻路径将第一开关节点(A)与第二开关节点(B)耦合为接通状态；以及，经由高阻路径将第一开关节点(A)与第二开关节点(B)隔绝，反之亦然。在图3所示示例中，开关晶体管302的状态可响应于在输入端313处接收的经延迟的控制信息(BBM_EN)。当经延迟的控制信息(BBM_EN)包括一低逻辑电平时，开关晶体管302的控制节点或栅极可被拉低，且开关晶体管302的阱被拉至接地，从而将第一节点(A)与第二开关节点(B)隔绝，反之亦然。在特定示例中，当经延迟的控制信息(BBM_EN)从低逻辑电平转换到高逻辑电平时，开关晶体管302的控制节点的逻辑电平可经由低通滤波器(例如，由控制节点电子器件311的电阻元件312和开关晶体管302的结构电容形成的电阻-电容(RC) 网络)从低电压电平斜坡上升至高电压电平。在一些示例中，控制节点电子器件311可包括一不构成开关晶体管302一部分的电容元件，用于形成GTO电路低通滤波器的一部分。在特定示例中，阱偏压电子器件310可将开关晶体管302的阱偏压在接通状态，从而使得开关晶体管302的体二极管效应基本上不影响第一和第二开关节点(A，B)之间传递的信号的保真度。 

在特定示例中，当经延迟的控制信息(BBM_EN)从高逻辑电平转换到低逻辑电平时，利用将开关晶体管302的栅极耦合接地的PMOS控制开关314，开关晶体管302的控制节点的逻辑电平可从高电压电平切换到较低电压电平。在特定示例中，通过在开关晶体管302的栅极与地之间添加第二电阻元件，能够以更为和缓的方式实现开关晶体管302栅极从高电压电平向较低电压电平的斜坡下降。可以理解，可以采用诸如PMOS开关晶体管之类的附加部件，而不偏离当前主题的范围。 

图4示出了高速(HS)通用串行总线(USB)开关电路400的一个示例，该HS USB开关电路400包括渐进接通(GTO)电路401，并配置成接收来自BBM延迟电路(未在图4中示出，图2中的BBM延迟电路220为其一个示例)的经延迟的控制信号。HS USB开关电路400可包括形成GTO电路401一部分的开关晶体管402。开关晶体管402可耦合至第一节点(A)和第二节点(B)。 

HS USB开关电路400还可包括配置成将第一供电轨404耦合至第一供电电压VDD(或开关节点A或B处提供的电压)的过压电路403。第一供电轨404可为HS USB开关电路400的至少一部分供电，并按照HS USB开关电路400的特定工作模式驱动开关晶体管402。在特定示例中，HS USB开关电路400可包括配置成与第二供电电压(例如，电荷泵电压(VCP))耦合，以便驱动开关晶体管402的控制节点。HS USB开关电路400可包括二极管(例如，齐纳二极管406)，该二极管用于在第二供电电压(VCP)关闭时将第一供电轨404耦合至第二供电轨405，以及在第二供电电压(VCP)开启时将第一供电轨404与第二供电轨405隔绝，其中第二供电轨404较之第一供电轨405处于更高的电压电平。在特定示例中，HS USB开关电路400还可包括用于向开关晶体管 402提供适当的逻辑电平控制信号的电平移位电路407。在一些示例中，HS USB开关电路400可包括附加逻辑器件408以便为HS UBS开关电路的各种部件提供适当的逻辑电平信号或者对HS UBS开关电路400的各种信号进行缓冲。 

在特定示例中，开关晶体管402可配置成：经由低阻路径，将第一开关节点(A)与第二开关节点(B)耦合为接通状态；以及通过高阻路径，将第一开关节点(A)与第二开关节点(B)隔绝，而反之亦然。在图4所示示例中，开关晶体管402的状态可响应于在输入端413处接收的经延迟的控制信息(BBM_EN)。当经延迟的控制信息(BBM_EN)包括低逻辑电平时，开关晶体管402的控制节点或栅极可被拉低，且开关晶体管402的阱可经由阱偏压电子器件410被拉至接地，从而将第一开关节点(A)和第二开关节点(B)隔绝，反之亦然。在特定示例中，当经延迟的控制信息(BBM_EN)从低逻辑电平转换到高逻辑电平时，开关晶体管402的控制节点的逻辑电平可经由低通滤波器(例如，由控制节点电子器件411的电阻元件412和开关晶体管302的结构电容形成的电阻-电容(RC)网络)从低电压电平斜坡上升到高电压电平。在一些示例中，控制节点电子器件411可包括一不构成开关晶体管402一部分的电容元件，用于形成GTO电路低通滤波器的一部分。在特定示例中，阱偏压电子器件410可将开关晶体管402的阱偏压在接通状态，从而使得开关晶体管402的体二极管效应基本上不影响第一和第二开关节点(A，B)之间传递的信号的保真度。 

在特定示例中，一个或多个第一和第二开关端子可耦合到USB端口(例如，移动电子设备的USB端口)的端子上。 

附加说明 

在示例1中，开关电路可限定接通状态和关断状态。当处于该接通状态时，该开关电路可将第一节点与第二节点耦合，而当处于该关断状态时，该开关电路可将该第一节点与该第二节点隔绝。该开关电路包括：开关晶体管，具有控制节点并耦合至该第一节点和该第二节点；延迟电路，配置成接收控制信息并在延迟间隔之后提供该控制信息；和渐进接通电路，配置成从该延迟电路接收 该经延迟的控制信息，并响应于该经延迟的控制信息在斜坡间隔内将该晶体管从该关断状态转换为该接通状态。 

在示例2中，示例1的延迟电路可选地包括：具有预定阈值计数值的计数器；和配置成向该计数器提供时钟信息的振荡器，所述时钟信息配置成顺序递增该计数器的计数值。 

在示例3中，示例1-2中任一个或更多个的延迟电路可选地包括多个级联的延迟元件。 

在示例4中，示例1-3中任一个或更多个的多个级联的延迟元件中的一个或更多个可选地包括触发器。 

在示例5中，示例1-4中任一个或更多个的延迟电路可选地包括用于在所述延迟间隔期间驱动所述多个级联的延迟元件的时钟。 

在示例6中，示例1-5中任一个或更多个的延迟电路可选地配置成在所述延迟间隔之后禁用该时钟。 

在示例7中，示例1-6中任一个或更多个的渐进接通电路可选地包括耦合至所述开关晶体管的所述控制节点上的电阻元件，并且示例1-6中任一个或更多个的所述电阻元件和所述开关晶体管的电容可选地被配置成在所述斜坡间隔内降低在所述第一节点和所述第二节点之间的所述开关晶体管的阻抗，并且 

示例1-6中任一个或更多个的斜坡间隔大体上由所述电阻元件的阻值和所述开关电容的电容值确定。 

在示例8中，示例1-7中任一个或更多个的开关晶体管、延迟电路和渐进接通电路可可选地包括在集成电路中。 

在示例9中，示例1-8中任一个或更多个的开关电路可选地包括：耦合至所述第一节点和/或所述第二节点的通用串行总线(USB)端子。 

在示例10中，示例1-9中任一个或更多个的开关电路可选地包括：配置成在所述接通状态和/或所述关断状态期间向所述开关晶体管的所述控制节点提供控制电压的电荷泵。 

在示例11中，示例1-10中任一个或更多个的开关电路可选地包括高电压 变换器，该高电压变换器配置成在该电压变换器的供给电压高于所述电荷泵的电压的情况下提供所述控制电压。 

在示例12中，示例1-11中任一个或更多个的电压变换器的供给电压可选地包括以下电压中的至少一个：所述第一节点处的电压、所述第二节点处的电压、或供电电压。 

在示例13中，一种方法可包括：在延迟电路处接收控制信息；在延迟间隔之后于该延迟电路的输出端处提供所述控制信息，其中所述延迟间隔始于一旦于该延迟电路处接收到该控制信息；在开关电路的渐进接通电路处接收该经延迟的控制信息；和响应于该经延迟的控制信息，使开关晶体管的控制电压在斜坡间隔内斜坡变化，以逐步降低在该开关电路的第一节点和第二节点之间的该开关晶体管的阻抗。 

在示例14中，根据示例1-13中任一个或更多个的控制电压斜坡变化可选地包括：通过耦合到所述开关晶体管的控制节点上的电阻元件对所述开关晶体管的电容进行充电。 

在示例15中，根据示例1-14中任一个或更多个的提供所述控制信息可选地包括：利用多个级联的延迟元件对所述控制信息进行延迟。 

在示例16中，根据示例1-15中任一个或更多个的对所述控制信息进行延迟可选地包括：利用时钟的输出通过所述多个延迟元件来传递所述控制信息。 

在示例17中，根据示例1-16中任一个或更多个的提供所述控制信息可选地包括：在所述延迟间隔之后禁用所述时钟以节省电力。 

示例18可包括示例1-18中任一个或更多个的任何部分或任何部分之结合，或可选地与示例1-18中任一个或更多个的任何部分或任何部分之结合相结合，以涵盖可包括以下装置或以下非临时性机器可读媒质的主题：用于执行示例1-18之任一项或更多项功能的装置，或者当被机器运行时能使该机器执行示例1-18之任一项或更多项功能的非临时性可读计算机媒质。 

上述详细说明书参照了附图，附图也是所述详细说明书的一部分。附图以图解的方式显示了可应用本实用新型的具体实施例。这些实施例在本实用新型 中被称作“示例”。本实用新型所涉及的所有出版物、专利及专利文件全部作为本实用新型的参考内容，尽管它们是分别加以参考的。如果本实用新型与参考文件之间存在用途差异，则将参考文件的用途视作本实用新型的用途的补充，若两者之间存在不可调和的差异，则以本实用新型的用途为准。 

在本实用新型中，与专利文件通常使用的一样，术语“一”或“某一”表示包括一个或多个，但其他情况或在使用“至少一个”或“一个或多个”时应除外。在本实用新型中，除非另外指明，否则使用术语“或”指无排他性的或者，使得“A或B”包括：“A但不是B”、“B但不是A”以及“A和B”。在所附权利要求中，术语“包含”和“在其中”等同于各个术语“包括”和“其中”的通俗英语。同样，在下面的权利要求中，术语“包含”和“包括”是开放性的，即，***、装置、物品或步骤包括除了权利要求中这种术语之后所列出的那些元件以外的部件的，依然视为落在该条权利要求的范围之内。而且，在下面的权利要求中，术语“第一”、“第二”和“第三”等仅仅用作标签，并非对对象有数量要求。本发明所述的方法示例可至少部分地由机器或电脑执行。 

上述说明的作用在于解说而非限制。例如上述示例(或示例的一个或多个方面)可结合使用。可以在理解上述说明书的基础上，利用现有技术的某种常规技术来执行其他实施例。遵照37C.F.R.§1.72(b)的规定提供摘要，允许读者快速确定本技术公开的性质。提交本摘要时要理解的是该摘要不用于解释或限制权利要求的范围或意义。同样，在上面的具体实施方式中，各种特征可归类成将本公开合理化。这不应理解成未要求的公开特征对任何权利要求必不可少。相反，本实用新型的主题可在于的特征少于特定公开的实施例的所有特征。因此，下面的权利要求据此并入具体实施方式中，每个权利要求均作为一个单独的实施例。应参看所附的权利要求，以及这些权利要求所享有的等同物的所有范围，来确定本实用新型的范围。 

Claims (12)

1.一种开关电路，其特征在于，其限定接通状态和关断状态，该开关电路当处于该接通状态时将第一节点与第二节点耦合，当处于该关断状态时将该第一节点与该第二节点隔绝，该开关电路包括：

开关晶体管，具有控制节点并耦合至该第一节点和该第二节点；

延迟电路，配置成接收控制信息并在延迟间隔之后提供该控制信息；和

渐进接通电路，配置成从该延迟电路接收该经延迟的控制信息，并响应于该经延迟的控制信息在斜坡间隔内将该晶体管从该关断状态转换为该接通状态。

2.根据权利要求1所述的开关电路，其特征在于，所述延迟电路包括：

具有预定阈值计数值的计数器；和

配置成向该计数器提供时钟信息的振荡器，所述时钟信息配置成顺序递增该计数器的计数值。

3.根据权利要求1所述的开关电路，其特征在于，所述延迟电路包括多个级联的延迟元件。

4.根据权利要求3所述的开关电路，其特征在于，所述多个级联的延迟元件中的一个或更多个包括触发器。

5.根据权利要求3所述的开关电路，其特征在于，所述延迟电路包括用于在所述延迟间隔期间驱动所述多个级联的延迟元件的时钟。

6.根据权利要求5所述的开关电路，其特征在于，所述延迟电路配置成在所述延迟间隔之后禁用该时钟。

7.根据权利要求1所述的开关电路，其特征在于，所述渐进接通电路包括耦合至所述开关晶体管的所述控制节点上的电阻元件；

其中所述电阻元件和所述开关晶体管的电容被配置成在所述斜坡间隔内降低在所述第一节点和所述第二节点之间的所述开关晶体管的阻抗；

其中所述斜坡间隔大体上由所述电阻元件的阻值和所述开关电容的电容值 确定。

8.根据权利要求1-7中任一项所述的开关电路，其特征在于，所述开关晶体管、所述延迟电路和所述渐进接通电路可包括在集成电路中。

9.根据权利要求1-7中任一项所述的开关电路，其特征在于，包括：耦合至所述第一节点和/或所述第二节点的通用串行总线端子。

10.根据权利要求1-7中任一项所述的开关电路，其特征在于，包括：配置成在所述接通状态和/或所述关断状态期间向所述开关晶体管的所述控制节点提供控制电压的电荷泵。

11.根据权利要求10所述的开关电路，其特征在于，包括高电压变换器，该高电压变换器配置成在该电压变换器的供给电压高于所述电荷泵的电压的情况下提供所述控制电压。

12.根据权利要求11所述的开关电路，其特征在于，所述电压变换器的供给电压包括以下电压中的至少一个：所述第一节点处的电压、所述第二节点处的电压、或供电电压。 

Images