CN202487564U - 3d导线架结构 - Google Patents

3d导线架结构 Download PDF

Info

Publication number
CN202487564U
CN202487564U CN 201220009510 CN201220009510U CN202487564U CN 202487564 U CN202487564 U CN 202487564U CN 201220009510 CN201220009510 CN 201220009510 CN 201220009510 U CN201220009510 U CN 201220009510U CN 202487564 U CN202487564 U CN 202487564U
Authority
CN
China
Prior art keywords
pin
frame structure
wafer
conducting wire
wire frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201220009510
Other languages
English (en)
Inventor
叶灿鍊
吴万华
庞思全
洪明鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIGURD CO Ltd
SIGURD MICROELECTRONICS CORP
Original Assignee
SIGURD CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIGURD CO Ltd filed Critical SIGURD CO Ltd
Priority to CN 201220009510 priority Critical patent/CN202487564U/zh
Application granted granted Critical
Publication of CN202487564U publication Critical patent/CN202487564U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本创作提供一种3D导线架结构，至少包括：一晶片座及多个立体引脚，晶片座对应设置一晶片，且晶片上具有多个导电接点，多个立体引脚以包围晶片，每一立体引脚上表面的一端薄化以形成内引脚，每一立体引脚下表面的另一端薄化以形成外引脚，多个导线分别对应电性连接内引脚及导电接点，本创作所提出立体引脚的技术手段可直接控制预定的导线及表面粘着技术接点面积尺寸，立体引脚不须再经过弯折，以简化公知制程上的实施方式，随着立体引脚的形状可使厚度增加，更可解决散热不佳的问题。

Description

3D导线架结构
技术领域
本创作有关一种基本电气元件，特别是有关一种半导体或其他固体装置的零部件引脚。
背景技术
过去以来，半导体封装技术为了在绝缘基材上搭载半导体晶片，对将此半导体晶片形成于基板表面上的引脚与导电接点进行打线接合的技术受到广泛采用，但随着电子产业的蓬勃发展，电子产品已进入多功能、高性能及轻巧化的研发方向，封装技术为了满足半导体晶片高积集度以及微型化的封装要求，过去的线路布局方式其实并不敷使用。
公知技艺的实施方式，可参阅图1A及图1B，以说明公知封装装置侧视图及公知封装装置侧视结构图，如图1A所示，公知打线接合的封装装置10通常具有设有晶片座12，晶片座12上设有一晶片14，利用一粘胶16将晶片14装设在晶片座12上，晶片14上设有多个导电接点18，多个引脚20包围晶片14，多个导线22分别对应电性连接导电接点18及连接引脚20，再以封装材料24包覆晶片座12、晶片14、粘胶16、导电接点18、引脚20及导线22；如图1B所示，可直接看出由于封装装置10布线的导线22为一平面的单纯布线技术，于施作过程当中难以控制显露于封装装置10外部的金属面积，这将会受限于封装装置10底部面积，因此导致可布的电路空间变得十分有限，且金属材质的引脚20与可塑性材料的封装材料24结合度不佳，容易造成引脚20脱落，且引脚20又须经过弯折才能与电路板产生接触，增加制程上的复杂度，引脚20的厚度太薄，因此散热面积过小，也无法达到散热的效果。
随着半导体制程技术的日益进步，集成电路的密度也随之增加，故如何使封装后的晶片结构具有电性稳定、执行速度快、散热良好及小封装体积，即为本实用新型的欲研究改善的方向所在。
有鉴于此，本创作针对上述的问题，提出一种3D导线架结构，以解决上述公知技艺所产生的可布的电路空间有限、导线材质与可塑性材料的结合度不佳以及公知制程实施方式繁杂的缺失。
发明内容
本创作的主要目的，在于提供一种3D导线架结构，利用较厚的金属料片作为立体引脚的实施材料，使立体引脚部分厚度薄化以形成一外引脚及内引脚，可方便直接控制预定的导线及表面粘着技术接点面积尺寸。
本创作的又一目的，在于提供一种3D导线架结构，将立体引脚封装在封装材料内部，可直接解决过去公知技艺金属材质的引脚与可塑性材料的封装材料结合度不佳容易造成脱落的问题产生，由于立体引脚封装在封装材料内部，利用显露在外的外引脚即可与电路板接合，因此立体引脚不须再经过弯折，可简化公知制程上的实施方式，因此本创作具有制程优化上的优势。
本创作的再一目的，在于提供一种3D导线架结构，由于立体引脚的形状相较于公知技艺的平面布线技术厚度增加，因此散热面积过也随之增加，以达到高度散热的效果，因此可解决公知封装装置散热不佳的问题。
根据本创作所提供的一种3D导线架结构，至少包括：一晶片座，晶片座对应设置一晶片，且晶片上具有多个导电接点，以包围晶片，每一立体引脚上表面的一端薄化以形成一内引脚，每一立体引脚下表面的另一端薄化以形成一外引脚，多个导线分别对应电性连接内引脚及导电接点，最后再以封装材料，以包覆晶片座、晶片及立体引脚并外露外引脚。
一种3D导线架结构，包括：一晶片座，该晶片座对应设置一晶片，且该晶片上具有多个导电接点；多个立体引脚，包围该晶片，每一该立体引脚上表面的一端薄化以形成一内引脚，每一该立体引脚下表面的另一端薄化以形成一外引脚；多个导线，每一该导线分别对应电性连接该内引脚及该导电接点；以及一封装材料，以包覆该晶片座、该晶片及该立体引脚并外露该外引脚。
该外引脚为平面式金属导线或外接式引脚。
每一该外引脚利用一外部引线以分别对应电性连接一外部电性接点。
该封装材料为绝缘性树脂。
该外引脚由表面粗化、半蚀刻或冲压方式加工使增加该外引脚与该封装材料之间的接合强度。
该导线材质为铜合金材或铁镍合金。
该立体引脚以冲压、蚀刻、庖除或裁切的方式以形成该内引脚及该外引脚。
该立体引脚材质为铜合金材或铁镍合金。
更包括至少一金属镀层，以覆盖该基板的下表面。
该金属镀层材质为镀银或镀金。
该晶片利用一底胶安装该晶片于该基板上。
本创作所提出立体引脚的技术手段可直接控制预定的导线及表面粘着技术接点面积尺寸，立体引脚不须再经过弯折，以简化公知制程上的实施方式，随着立体引脚的形状可使厚度增加，更可解决散热不佳的问题。
底下由具体实施例配合所附的图式详加说明，当更容易了解本创作的目的、技术内容、特点及其所达成的功效。
附图说明
图1A为公知封装装置侧视图。
图1B为公知封装装置侧视结构图。
图2为3D导线架结构图。
图3为本创作的上视图。
图4为沿图3的A-A’线段的剖视图。
图5A为立体引脚原始料片侧面图。
图5B为形成外引脚侧面图。
图5C为形成内引脚侧面图。
图6为沿图2的A-A’线段的剖视图。
附图标记说明
10-公知打线接合的封装装置；12-晶片座；14-晶片；16-粘胶；18-导电接点；20-引脚；22-导线；24-封装材料；26-3D导线架结构；28-晶片座；30-晶片；32-导电接点；34-立体引脚；28-晶片座；36-封装材料；38-外引脚；40-内部引线；42-外部电性接点；44-底胶；46-上表面；48-下表面；50-内引脚；52-导线；54-下表面；56-金属镀层。
具体实施方式
本创作为一种3D导线架结构，在于利用封装结构的设计，将立体引脚的两端部份薄化，使立体引脚具有立体结构型态，一端作为晶片电路传接，另一端则作为表面装置技术接合使用。
本创作的实施方式，首先参阅图2、图3及图4，以说明本创作的3D导线架结构图、上视图及沿图3的A-A’线段的剖视图，如图2所示，本创作提供一种3D导线架结构26，至少包括：一晶片座28，其上可设有至少一晶片30，每一晶片30上具有多个导电接点32，多个立体引脚34包围晶片座28，接着如图3及图4所示，本创作的实施方式可由立体引脚34埋设于封装材料36内，立体引脚34所具有的外引脚38则会露出在外，以达到表面粘着技术的接合，如图3所示，本创作的外引脚38也可分别对应电性连接一内部引线40，再以内部引线40以分别对应电性连接一外部电性接点42，如图4所示，本创作可直接利用一底胶44以安装晶片30于晶片座28之上。
参阅图5A、图5B及图5C，以说明本创作的立体引脚原始料片侧面图、形成外引脚侧面图及形成内引脚侧面图，并参阅图2，如图所示，本创作利用较厚的金属料片作为立体引脚34的实施材料，立体引脚34于上表面46的一端可以用冲压、蚀刻、庖除或裁切的方式使立体引脚34部分厚度薄化以形成一外引脚38，同样地于每一立体引脚34于下表面48可以用冲压、蚀刻、庖除或裁切的方式使立体引脚34部分厚度薄化以形成内引脚50，因此本创作可方便控制显露在外的外引脚38面积，以达到预定的导线及表面粘着技术(Surface-mount technology，SMT)接点面积尺寸，最后，如图2所示，利用多个铜合金材或铁镍合金材质的导线52以分别对应电性连接导电接点32及内引脚50。
参阅图6，以说明沿图2的A-A’线段的剖视图，本创作的立体引脚剖视图，并同时参考图2，如图所示，每一立体引脚34的外引脚38可以是平面式金属导线或外接式引脚，每一立体引脚34于封装材料36的下表面54对外露出外引脚38，其中外引脚38可再由表面粗化、半蚀刻或冲压方式的加工程序使外引脚38增加与封装材料36之间的接合强度，最后，外引脚38可再利用至少一层镀银或镀金材质的金属镀层56，以防止产生氧化，再以绝缘性树脂的封装材料36包覆晶片座28、晶片30及立体引脚34并对外露出外引脚38，由于封装材料36可以包覆外引脚38以外的所有部份，因此立体引脚34与封装材料36的结合力效果佳，可避免立体引脚34的脱落。
以上对本实用新型的描述是说明性的，而非限制性的，本专业技术人员理解，在权利要求限定的精神与范围内可对其进行许多修改、变化或等效，但是它们都将落入本实用新型的保护范围内。

Claims (10)

1.一种3D导线架结构，其特征在于，包括：
一晶片座，该晶片座对应设置一晶片，且该晶片上具有多个导电接点；
多个立体引脚，包围该晶片，每一该立体引脚上表面的一端薄化以形成一内引脚，每一该立体引脚下表面的另一端薄化以形成一外引脚；
多个导线，每一该导线分别对应电性连接该内引脚及该导电接点；以及
一封装材料，以包覆该晶片座、该晶片及该立体引脚并外露该外引脚。
2.如权利要求1所述的3D导线架结构，其特征在于，该立体引脚外露该外引脚，该外引脚为平面式金属导线或外接式引脚。
3.如权利要求2所述的3D导线架结构，其特征在于，每一该外引脚利用一外部引线以分别对应电性连接一外部电性接点。
4.如权利要求1所述的3D导线架结构，其特征在于，该封装材料为绝缘性树脂。
5.如权利要求1所述的3D导线架结构，其特征在于，该外引脚由表面粗化、半蚀刻或冲压方式加工使增加该外引脚与该封装材料之间的接合强度。
6.如权利要求1所述的3D导线架结构，其特征在于，该导线材质为铜合金材或铁镍合金。
7.如权利要求1所述的3D导线架结构，其特征在于，该立体引脚以冲压、蚀刻、庖除或裁切的方式以形成该内引脚及该外引脚。
8.如权利要求1所述的3D导线架结构，其特征在于，该立体引脚材质为铜合金材或铁镍合金。
9.如权利要求1所述的3D导线架结构，其特征在于，更包括至少一金属镀层，以覆盖该基板的下表面。
10.如权利要求9所述的3D导线架结构，其特征在于，该金属镀层材质为镀银或镀金。
CN 201220009510 2012-01-10 2012-01-10 3d导线架结构 Expired - Fee Related CN202487564U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201220009510 CN202487564U (zh) 2012-01-10 2012-01-10 3d导线架结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201220009510 CN202487564U (zh) 2012-01-10 2012-01-10 3d导线架结构

Publications (1)

Publication Number Publication Date
CN202487564U true CN202487564U (zh) 2012-10-10

Family

ID=46961964

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201220009510 Expired - Fee Related CN202487564U (zh) 2012-01-10 2012-01-10 3d导线架结构

Country Status (1)

Country Link
CN (1) CN202487564U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110087851A (zh) * 2016-12-22 2019-08-02 日立汽车***株式会社 电子控制装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110087851A (zh) * 2016-12-22 2019-08-02 日立汽车***株式会社 电子控制装置
CN110087851B (zh) * 2016-12-22 2024-04-12 日立安斯泰莫株式会社 电子控制装置

Similar Documents

Publication Publication Date Title
CN103972198B (zh) 半导体装置及半导体装置的制造方法
CN103855542B (zh) 电缆连接器及电缆组件以及电缆组件的制造方法
KR100950511B1 (ko) 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
CN108352355A (zh) 具有预模制双引线框的半导体***
CN102714201B (zh) 半导体封装和方法
CN101877339B (zh) 导线架、封装体及其制造方法
US9640506B2 (en) Method for manufacturing electronic devices
CN211150513U (zh) 封装体
CN105632949B (zh) 基板适配器生产方法、基板适配器和半导体元件接触方法
CN105280601A (zh) 封装结构及封装基板结构
CN207845151U (zh) 包含压力传感器电路的封装体和压力传感器封装体
CN104576564A (zh) 晶圆级芯片尺寸封装结构及其制作工艺
CN105280580A (zh) 引线封装体和电子部件的三维堆叠
CN105814682A (zh) 半导体装置
CN105990268A (zh) 电子封装结构及其制法
CN103426869B (zh) 层叠封装件及其制造方法
CN105006454A (zh) 扁平无引脚封装及其制造方法
CN103337486B (zh) 半导体封装构造及其制造方法
CN202487564U (zh) 3d导线架结构
CN207766638U (zh) 多层基板、电子设备
CN101131978A (zh) 集成电路封装构造及其使用的多层导线架
CN102222627A (zh) 具有晶圆尺寸贴片的封装方法
CN106298739B (zh) 一种功率器件及制备方法
JP2013219213A (ja) 積層型半導体装置及びその製造方法
CN206293435U (zh) 半导体器件与半导体封装件

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121010

Termination date: 20160110