CN201965746U

CN201965746U - 基于fpga的遥控编码电路

Info

Publication number: CN201965746U
Application number: CN2010206670288U
Authority: CN
Inventors: 王小华; 殷严刚; 苏检德
Original assignee: Guangxi Normal University
Current assignee: Guangxi Normal University
Priority date: 2010-12-17
Filing date: 2010-12-17
Publication date: 2011-09-07
Anticipated expiration: 2020-12-17

Abstract

本实用新型公开一种基于FPGA的遥控编码电路，包括由多个按键组合而成的编码输入电路、存储器、RC振荡电路、分频电路、同步电路、控制电路、取样电路、地址并串转换电路、编码脉冲发生器和输出控制电路；其中RC振荡电路的输出端分别连接分频电路、同步电路、控制电路和存储器；编码输入电路经过存储器与地址并串转换电路的输入端相连；同步电路和控制电路的输出端均与输出控制电路的输入端连接；分频电路的分频输出端中的一路直接与地址并串转换电路相连，另一路则经取样电路与地址并串转换电路连接；分频电路的2个不同的串行输出端分别连接在编码脉冲发生器2个相应的输入端上；地址并串转换电路的输出端与编码脉冲发生器的输入端相连。本编码电路能够使遥控命令能够有效可靠的传送，避免空中捕捉和扫描跟踪，减少各用户之间的码间冲突。

Description

基于FPGA的遥控编码电路

技术领域

本实用新型属于遥控技术领域，具有涉及一种基于FPGA的遥控编码电路。

背景技术

对于遥控***来说，其中的核心器件就是编码输入电路和解码电路。编码输入电路的输出用于产生不同的编码脉冲信号，编码脉冲信号用来代表不同的遥控指令，无论有多少种指令内容，都从一个端口发送出去，也就是说遥控指令的编码信号是串行的。现今大多数遥控器都是采用固定的编码信号输出，固定编码信号是基于单向传输的安全***，只能提供有限的保护。因为这种***的保密性是靠提高代码的长度来实现的，而代码的长度是有限的，因而只能得到有限的代码组合，用空中捕捉和扫描跟踪的办法就很容易得到代码，这样就被非法用户擅自使用。从而带来了安全隐患。这个隐患起源于***“地址编解码”端口的设定，故一旦掌握这个编码便可轻易被“空中编码侦测器”或“编码扫描器”所识别，而被别人盗用。“空中编码侦测器”内含一个高频接收机、一个记录分析仪或微电脑，使用时操作者只需要将高频接收机调制适合的频道，一旦有信号出现，便瞬间取得合法用户的“身份识别码”。而“编码扫描器”是一种主动出击型设备，使用时，设备内含有的微机或时序电路控制下的编码器会自动将全部的编码依次编出，并通过无线电发射出去，一直到原接收器响应为止。由于固定编码输入电路的地址设定数目有限，故扫描器在极短时间里就可破解，这个破解时间一般不会超过2小时。

发明内容

本实用新型所要解决的技术问题是提供一种基于FPGA的遥控编码电路，该编码输入电路能够使遥控命令能够有效可靠的传送，避免空中捕捉和扫描跟踪，减少各用户之间的码间冲突。

为解决上述问题，本实用新型所设计的一种基于FPGA的遥控编码电路，包括由多个按键组合而成的编码输入电路、存储器、RC振荡电路、分频电路、同步电路、控制电路、取样电路、地址并串转换电路、编码脉冲发生器和输出控制电路；其中RC振荡电路的输出端分别连接分频电路、同步电路、控制电路和存储器；编码输入电路经过存储器与地址并串转换电路的输入端相连；同步电路和控制电路的输出端均与输出控制电路的输入端连接；分频电路的分频输出端中的一路直接与地址并串转换电路相连，另一路则经取样电路与地址并串转换电路连接；分频电路的2个不同的串行输出端分别连接在编码脉冲发生器2个相应的输入端上；地址并串转换电路的输出端与编码脉冲发生器的输入端相连。

上述方案所述存储器内置有译码电路。

上述方案所述分频电路为2个D触发器构成的四分频电路。

上述方案所述取样电路由n级D触发器所构成的移位寄存器，其中n为分频电路输入至取样电路的输入信号的位数。

上述方案所述取样电路的移存脉冲频率等于取样电路的取样脉冲频率的n倍，其中n为分频电路输入至取样电路的输入信号的位数。

上述方案所述分频电路输入至取样电路的输入信号的位数n的取值范围最好介于3～6之间，最好为4。

与现有技术相比，本实用新型具有如下特点：

1、编码电路采用脉宽调制(PWM)技术进行编码，排除了不同遥控用户之间使用该编码输入电路而产生的相互干扰，而且在无线传输方式下，编码信号能实现可靠传输和接收，使得该编码输入电路具有高可靠性；

2、拥有20位(20个地址)内码，可预烧100万组(220)内码组合，降低了重码率。同时减少了各用户之间的码间冲突，避免了空中捕捉和扫描跟踪而被非法用户擅自使用的可能性，具有极强的保密性、智能性、低功耗、低成本等特点；

3、编码电路只有9个管脚，即4个按键输入端、电压(Vcc)、地(Vss)，RC振荡器两个输入端(OSC1与OSC2)、以及一个输出端TXD，因而比同类编码电路管脚数目少；

4、不需要专用解码电路，只需用软件程序解码，将解码程序直接嵌入单片机内，只要相互学习，对码后就可以立即使用，这样大大方便了生产和使用，从而降低成本；

5、只要改变编码输入电路的4个按键的输入(一般情况下全零信号输入不作为遥控指令)，就能使编码输出15路不同的信号，而不是单一的一路信号，这样编码输入电路就具备有15种不同的控制功能。这种编码输入电路可广泛的应用于家庭汽车安全***、车库控制、遥控作战机器人、遥控装甲车和无人驾驶战斗机中。

附图说明

图1为本实用新型一种基于FPGA的遥控编码电路的电路原理图。

具体实施方式

图1为本实用新型一种基于FPGA的遥控编码电路，包括由多个按键组合而成的编码输入电路、存储器、RC振荡电路、分频电路、同步电路、控制电路、取样电路、地址并串转换电路、编码脉冲发生器和输出控制电路；其中RC振荡电路的输出端分别连接分频电路、同步电路、控制电路和存储器；编码输入电路经过存储器与地址并串转换电路的相连；同步电路和控制电路的输出端均与输出控制电路的输入端连接；分频电路的分频输出端中的一路直接与地址并串转换电路相连，另一路则经取样电路与地址并串转换电路连接；分频电路的2个不同的串行输出端分别连接在编码脉冲发生器2个相应的输入端上；地址并串转换电路的输出端与编码脉冲发生器的输入端相连。

RC振荡电路作为整个电路的时钟信号，同步电路作为遥控编码电路的识别标志。为了使信号避免相互干扰和码间冲突，故地址并串转换电路的输出端d是在输出端c加上一个非门得到，这样地址并串转换电路就得到了两个输出。当输出为c时，用这个输出与分频电路的输出Z1110相与；当输出为d时，用这个输出与分频电路的输出Z1000相与，两个相与后的输出经过一个或门，或门的输出就得到了f，产生的f通过输出控制电路得到编码信号TXD避免了相互串扰、降低了重码率。每一个地址位的0、1分别是由串行的“1000”与“1110”表示。RC振荡电路外接一个振荡电阻，TXD端为编码信号的输出端(正常时为低电平)，k4、k3、k2、k1为编码电路的四个按键输入端，输出的编码信号是由同步码、地址码和数据码组成一个完整的帧信号，该编码电路只要改变组合按键k4、k3、k2、k1(一般情况下全零信号输入不作为遥控指令)的输入，就能使编码输出15路不同的信号。

编码输入电路用于产生不同的编码脉冲信号来代表不同的遥控指令，每一种编码输入电路都有一种特定的编码格式。我们把传送1位二进制数0、1的时间作为一个时间单位T，编码信号的频率为f＝1/T，每一帧由同步码、地址码和数据码组成，同步码用在一帧的开始，宽度为8T，是一帧的识别标志；地址码20位(A0～A19)，宽度为20T，用于区分不同遥控发射器发出的串行编码信号，20位地址码可以组合成2²⁰＝1048576个不同的地址，也就可以区分1048576个不同的遥控发射器，极大的降低了不同遥控发射器发出的串行编码信号相互串扰的可能；数据码4位(D0～D3)，宽度为4T，用于产生不同的遥控指令；总共一帧占据的时间是32T。本实用新型采用的是PWM(脉冲宽度调制)技术。即对应于每一种状态，编码输入电路内部能够生成一种特殊的编码，这种编码也是由“1”和“0”组成，但并不是简单的用高电平代表“1”，用低电平代表“0”，而是用高电平与低电平宽度比例的不同来区分“1”和“0”，也就是所谓的占空比。为了提高此编码输入电路传输串行信号的可靠性、安全性及串行信号的干扰，故此编码输入电路采用一个周期的占空比为1/4(1000)的脉冲表示0，占空比为3/4(1110)的脉冲表示1，同步信号用一个占空比为1/32的脉冲表示，图中的4h＝T，把图中时间长度为h的高低电平分别作为二进制的1和0，那么同步信号表示为串行的1个1加上连续串行的31个0，地址或数据位的0与1分别用串行的1000和串行的1110来表示。

RC振荡电路为编码输入电路提供全局时钟。它由CMOS非门和RC元件构成，CMOS门电路输入阻抗很高，故无须用大容量的电容器，就能获得较大的时间常数，尤其适用于频率稳定度和准确性要求不太严格的低频时钟振荡电路。RC振荡电路的振荡频率取决于RC的值，近似估算值为T＝2.2RC。当“En＝0”时，输出端clk固定为“0”；不产生振荡；当“En＝1”时，可通过RC充放电，在输出端clk产生振荡。此RC振荡电路的输出端clk作为整个电路的时钟输入端。

本实用新型的存储器内置有译码电路。译码是编码的逆过程，将输入的每个二进制代码所表示的信息翻译成对应输出的高、低电平信号的过程称为译码，实现译码功能的电路称为译码电路。本实用新型所设计的为4-16线译码电路，它由编码输入电路的四个按键k1、k2、k3、k4组成译码电路的地址，16个输出端为Y0、Y1……Y15，其中Y1、Y2……Y15分别接一个非门作为存储器的字线。由编码输入电路的按键k1、k2、k3、k4作为存储器的地址信号，先由地址信号构成4-16线译码电路，4-16线译码电路的输出Y1、Y2……Y15作为存储器的字线。存储器ROM中地址译码电路的作用是正确的读出单元阵列的信息。存储器的4个数据输出分别作为4个D触发器的输入，每个D触发器的时钟为clk，这4个D触发器主要起缓冲作用，4个D触发器数据输出分别作为地址并串转换电路的D[4]、D[3]、D[2]、D[1]的输入信号。该存储器的功能只要改变4-16线译码电路的输入地址就可以输出15种数据位信号。

本实用新型分频电路具有两个功能：其一为单纯的分频电路，目的是将高频的时钟信号降低频率；其二用来产生串行的1000与1110，1000与1110分别代表地址位与数据位的“0”和“1”，同时作为整个电路的一个控制信号。能够实现上述2个目的分频电路主要采用2个D触发器构成一个基本的四分频电路；该四分频电路的输出端a的作用主要是作为取样电路与地址并串转换电路的时钟信号。此时a的频率为整个编码输入电路全局时钟信号c1k频率的1/4倍。另外一个模块用来产生串行的1000与1110，1000与1110分别代表地址位与数据位的“0”和“1”。同时作为整个电路的一个控制信号。在本实用新型优选实施例中，所述分频电路主要由2个D触发器、2个非门、2个或门和3个与门所组成。

在编码输入电路中，帧同步(在每帧的特定位置都发送出同步信号)是数字同步复接设备中的重要部分。同步电路的作用是产生具有某种特征的同步信号，在译码电路中，同步电路的作用是将同步信号鉴别出来。同步信号一般是用不同形状的脉冲来代表的。对同步脉冲有以下的要求：同步脉冲要比指令脉冲的抗干扰能力强，这样可以提高遥控设备的抗干扰能力；同步脉冲应具有不同于指令脉冲的特征，以便译码电路能将它鉴别出来；同步脉冲的产生电路及鉴别电路应尽量简单可靠。同步电路的速度是指同步时钟的速度，同步时钟越快，电路处理数据的时间间隔越短，电路在单位时间处理的数据量就越大。所以该同步电路由五个D触发器与一些门电路组成，只有一个时钟输入信号clk，一个输出信号e，当输入信号clk的上升沿到来时，各个D触发器才同时发生变化。只有当时钟信号clk连续输入32个时钟后，e才输出同步信号10000000000000000000000000000000。

本实用新型的控制电路由7个D触发器与一些门电路组成。时钟信号由RC振荡电路的输出clk提供，两个输出信号分别作为输出控制电路的两个输入信号。

取样电路是作为控制地址并串转换电路的并行写入脉冲信号。并行取样脉冲和地址并串转换电路之间存在一定的关系，此关系由分频电路输入至取样电路的输入信号的位数决定。若输入信号的位数为n位，则由n级D触发器所构成的移位寄存器，其中n为分频电路输入至取样电路的输入信号的位数。取样电路的移存脉冲频率等于取样电路的取样脉冲频率的n倍，其中n为分频电路输入至取样电路的输入信号的位数。上述分频电路输入至取样电路的输入信号的位数n的取值范围最好介于3～6之间，在本实用新型优选实施例中，其n的取值则为4。即取样电路的移存脉冲频率f_cp为f_cp＝nf_sa，f_sa为并行取样脉冲频率，并行取样脉冲的宽度应大于移存脉冲的宽度。取样电路的时钟信号为分频电路的输出a，输出信号b作为地址并串转换电路的并行取样信号。

能够将并行数字信号转换为串行数字信号的电路称为地址并串转换电路。所谓并行信号就是n条信号线在传输时必须是各位同时传送。而串行信号是从低位到高位或者从高位到低位按顺序逐位传输的。此地址并串转换电路采用31个D触发器与一些门电路构成。时钟信号由分频电路的输出a提供，a的频率为输入时钟信号clk频率的1/4倍；并行取样信号由取样电路提供，取样电路输出4个1与124个0，并行取样信号的频率为时钟信号clk频率的1/128倍。地址并串转换电路首先由24个D触发器构成地址并串转换电路，其中地址码是固定的20个地址，四个数据位由存储器的输出D[4]、D[3]、D[2]、D[1]提供，它们分别作为此地址并串转换电路的并行输入端。地址并串转换电路的输出存在一个时钟的延时，而一个时钟的延时为时钟信号clk频率的1/4倍。故地址并串转换电路只有当输入100个时钟信号后才有输出。由于整个电路是在输入128个时钟信号后才有输出，故在地址并串转换电路的输出端增加7个D触发器，作为该电路的延时信号。由于地址并串转换电路的时钟信号为a，那么这7个D触发器相当于延时了28个输入时钟信号clk。地址并串转换电路的输出端c与d分别作为编码脉冲发生器的输入端。

Claims

1.基于FPGA的遥控编码电路，其特征在于：包括由多个按键组合而成的编码输入电路、存储器、RC振荡电路、分频电路、同步电路、控制电路、取样电路、地址并串转换电路、编码脉冲发生器和输出控制电路；其中RC振荡电路的输出端分别连接分频电路、同步电路、控制电路和存储器；编码输入电路经过存储器与地址并串转换电路的输入端相连；同步电路和控制电路的输出端均与输出控制电路的输入端连接；分频电路的分频输出端中的一路直接与地址并串转换电路相连，另一路则经取样电路与地址并串转换电路连接；分频电路的2个不同的串行输出端分别连接在编码脉冲发生器2个相应的输入端上；地址并串转换电路的输出端与编码脉冲发生器的输入端相连。

2.根据权利要求1所述基于FPGA的遥控编码电路，其特征在于：所述存储器内置有译码电路。

3.根据权利要求1所述基于FPGA的遥控编码电路，其特征在于：所述分频电路为2个D触发器构成的四分频电路。

4.根据权利要求1所述基于FPGA的遥控编码电路，其特征在于：所述取样电路为由n级D触发器所构成的移位寄存器，其中n为分频电路输入至取样电路的输入信号的位数。

5.根据权利要求4所述基于FPGA的遥控编码电路，其特征在于：所述取样电路的移存脉冲频率等于取样电路的取样脉冲频率的n倍，其中n为分频电路输入至取样电路的输入信号的位数。

6.根据权利要求4或5所述基于FPGA的遥控编码电路，其特征在于：所述分频电路输入至取样电路的输入信号的位数n为4。