CN201957055U - 基于sdio接口的多媒体信息协处理设备 - Google Patents

Abstract

本实用新型公开了基于SDIO接口的多媒体信息协处理设备，设备包括外部接口模块、主控模块、多媒体信息协处理器、闪存介质，所述主控模块分别与外部接口模块、闪存介质和多媒体信息协处理器相连，多媒体信息协处理器还与闪存介质相连。多媒体协处理设备通过外部模块接口与带有SDIO接口的主机进行数据传输，传输的数据根据主控模块对接收命令进行解析以确定是否经由多媒体信息协处理器处理。本实用新型借助嵌入式设备常有的SDIO接口，以高速的硬件架构为基础弥补以通用处理器为基础的主机多媒体信号处理能力的不足，以低成本实现设备快速而有效的升级。

Description

基于SDIO接口的多媒体信息协处理设备

技术领域

本实用新型涉及多媒体信息协处理设备，具体涉及基于SDIO接口且适用于多媒体信息处理领域的设备。

背景技术

目前消费电子技术突飞猛进，新产品层出不穷，与此同时由日本松下、东芝及美国SanDisk公司于1999年8月共同开发研制的SD卡(本文泛指接口符合SD规范的各种规格的卡，包括MMC卡、MiniSD卡和Micro SD卡)以其体积小、存取速度快、存储容量大等特点，广泛应用于手机、数码相机、随身听、PDA、电子书、机顶盒、平板电脑等产品。根据SD卡的用途，可以将SD卡分为SD存储卡、SDIO卡(Secure Digital Input and Output Card安全数字输入输出卡)和SD Combo卡三种。其中SD存储卡只用于数据的存储，这也是SD卡最常用的功能；SDIO卡用于特殊功能的实现，比如通过SD接口实现WIFI无线上网功能、GPS功能、摄像功能等；SD Combo卡同时实现了SD存储功能和SDIO功能，既可以进行数据存储，又可以实现特殊功能。

以图像、声音、动画、视频为处理对象的多媒体技术开启了消费电子应用的新纪元，随着互联网、移动互联网和多媒体技术的高速发展，以多媒体信息处理为主的应用对数据带宽、数据压缩性能和存储容量的要求不断提高。以互联网中的视频信息为例子，根据思科公司最近出版的***，到2012年，IP流量将超过半个皆字节(ZB)的数据，其中视频占所有消费应用流量的近90％，单是互联网视频预计每月就产生10艾字节(EB)的数据。这种背景下，嵌入式设备作为计算终端，在多媒体信息处理能力和存储容量两方面的提升显得异常迫切。新的音视频编解码标准在不断的实用新型，比如新实用新型的VP8视频编解码算法，在基于客观峰值信噪比情况下，同一视频源，目前广泛应用的H.264编解码算法要两倍的数据量才能提供与VP8算法相同质量的视频。嵌入式设备存储容量的提升可以通过更换新的大容量存储卡来实现，但是更高效更复杂的音视频编解码实现对于主机性能的要求越来越高，通过在原有硬件设备基础上升级多媒体信息处理软件往往达不到多媒体信息实时处理的要求，因此目前终端设备多媒体信息处理能力的提升往往通过更换嵌入式主机来实现，这种升级方法的缺点就是成本高、周期长。

实用新型内容

本实用新型的目的在于克服现有技术存在的上述问题，提供基于SDIO接口的多媒体信息协处理设备，具体技术方案如下。

一种基于SDIO接口的多媒体信息协处理设备，包括：用于连接具有符合SD规范和SDIO规范接口的主机的外部接口模块，实现对主机发送过来的数据进行存储或/和处理的主控模块，执行多媒体信息处理算法、以硬件架构实现多媒体信息的编码和解码功能的多媒体信息协处理器，用于存储主机发送的数据的闪存介质，所述主控模块分别与外部接口模块、闪存介质和多媒体信息协处理器相连，多媒体信息协处理器还与闪存介质相连。

上述的基于SDIO接口的多媒体信息协处理设备，所述外部接口模块与主控模块之间通过32位的数据总线和40位的命令总线相连，主控模块与闪存介质之间通过32位的数据总线和32位的地址总线相连，主控模块与多媒体信息协处理器之间通过32位的数据总线和40位的命令总线相连，多媒体信息协处理器与闪存介质之间通过32位的数据总线和32位的地址总线相连。

上述的基于SDIO接口的多媒体信息协处理设备，所述外部接口模块的接口包括M MC接口、MiniSD接口和Micro SD接口。

上述的基于SDIO接口的多媒体信息协处理设备，所述的主控模块包含以下寄存器：

状态寄存器：用于指示状态信息；

命令寄存器：用于产生命令；

控制寄存器：用于置位/复位控制信号；

ID寄存器：用于存储所述设备的生产商和编号信息。

上述的基于SDIO接口的多媒体信息协处理设备，所述主控模块负责接收、解析、执行和回复主机的命令具体为：

命令接收：正常上电后，主控模块处于空闲状态，就开始接收主机命令；

命令解析：对接收到的主机的命令进行解析，主要用来实现四种类型的数据操作，分别为主机直接把数据写入闪存介质、主机发送的数据先进行多媒体信息的编码或解码处理再写入闪存介质、主机直接读取闪存介质存储的数据、闪存介质存储的数据先进行编码或解码处理再被读入主机；

命令执行：根据解析到的命令，检查相关状态寄存器的值，将控制信号写入控制寄存器，进行置位/复位读有效信号、写有效信号、多媒体信息协处理器片选信号，生成闪存介质的读/写地址等对应操作；

命令回复：命令解析、执行后对主机执行应答，通过查询寄存器的值，生成回复命令数据包回复主机。

上述的基于SDIO接口的多媒体信息协处理设备，主控模块内部的FIFO存储器包括接收FIFO和发送FIFO，主控模块中的接收FIFO用于缓存从主机接收的数据，发送FIFO用于缓存向主机发送的数据，当接收FIFO为满时，禁止接收主机发送的数据；当发送FIFO为空时，禁止向主机发送数据。

上述的基于SDIO接口的多媒体信息协处理设备，所述主控模块为ARM微处理器、可编程逻辑器件FPGA/CPLD或单片机。

上述的基于SDIO接口的多媒体信息协处理设备，所述多媒体信息协处理器的编解码算法标准包括JPEG、MPEG、H.261、H.264、MP3、VP8、RMVB、FLV算法中的一种或多种。

上述的基于SDIO接口的多媒体信息协处理设备，所述的多媒体信息协处理器采用可编程逻辑器件FPGA/CPLD或DSP微处理器，通过编程实现JPEG、MPEG、H.261、H.264、MP3、VP8、RMVB、FLV多媒体信息编解码算法，每种编解码算法对应一个功能模块，多媒体信息协处理器选择实现上述标准算法中的一种或多种，各个功能模块的置位、复位由主控模块中的控制寄存器来控制。

所述的基于SDIO接口的多媒体信息协处理设备应用于嵌入式设备中，包括各种嵌入式终端，特别是手机、数码相机、随身听、PDA、电子书、机顶盒、平板电脑，当嵌入式终端因新的多媒体应用需要升级到新的编解码算法时，可以方便的通过SDIO接口，借助本实用新型设备实现快速升级。

本实用新型鉴于嵌入式终端设备多媒体信息处理能力弱并且多媒体应用发展迅速的要求，借助SDIO的诸多优点，提供了一种低成本、高效能的多媒体信息协处理设备及其通信方法。同现有技术相比较，本实用新型具有如下优点和有益效果：

①兼容性：旧的主机***只要含有SDIO接口，即可实现主机与本设备之间的数据通信，不需要更换旧有主机***即可升级到新的主机***，旧有主机的其它应用都可以保留，因此新主机***与旧主机***兼容性很高；

②可靠性：SDIO接口走线距离短，通信过程中具有回复确认、CRC校验特性，可确保传输命令、数据的可靠性；

③高速性：目前SDIO接口传输速率可稳定的达到10M/s的速度，满足大部分多媒体信息编解码速率的要求；

④低成本：随着集成电路芯片的快速发展，各种芯片的单价也在不断降低，因此本实用新型的单位成本相对一台新的主机低廉很多，用此设备升级主机可有效降低用户成本；

⑤高性能：本实用新型的多媒体信息协处理器是由高速的硬件架构为基础实现编解码算法的，相对通用处理器上实现多媒体信息处理，本实用新型具有很高的性能。

附图说明

图1是本实用新型与主机所组成的***框图。

图2是本实用新型的初始化阶段流程图。

图3是本实用新型的数据传输阶段流程图。

具体实施方式

以下结合附图和实例对本实用新型作进一步的说明，但本实用新型要求保护的范围并不局限于实例表述的范围。

本实用新型所述的基于SDIO接口的多媒体信息协处理设备(以下简称设备)，包括四个模块：外部接口模块、主控模块、多媒体信息协处理器、闪存介质，参考图1为本实用新型的***框图。

(1)外部接口模块111，该接口用于连接具有符合SD规范接口的主机12，实现接收主机12数据或向主机12发送数据。

(2)主控模块112，本实用新型采用altera公司出产的Cyclone II系类FPGA中的EP2C35F6C6芯片编程实现，设备11与主机12进行通信过程中，负责接收、解析、执行和回复主机12的命令，实现主机12对设备11的数据存储或/和数据处理功能，接收和发送数据过程中可用模块内部FIFO缓存数据流。

(3)多媒体信息协处理器113，本实用新型采用altera公司出产的Cyclone II系类FPGA中的EP2C35F6C6芯片编程实现，当被主控模块112置位时，用于执行相应的多媒体信息处理算法，由高速的硬件架构实现多媒体数据流的编码、解码功能。

(4)闪存介质114，采用NAND Flash闪存芯片实现，作为设备11的存储介质，负责数据存储。

(5)主机12，带有SDIO接口的嵌入式终端设备，可对SDIO卡进行读写操作。

本实用新型所述的基于SDIO接口的多媒体信息协处理设备工作过程可分为初始化阶段和数据传输阶段。两个阶段的流程图分别由图2、图3所示。

如图2所示为设备的初始化阶段流程图，包括以下步骤：

(1)上电21，即给设备通电启动，相应的指示灯亮起。

(2)空闲状态22，上电过程后，如果供电正常，设备进入空闲状态。

(3)初始化命令23，空闲阶段设备通过命令管脚接收到主机发送过来的初始化命令，主控模块解析出来后，命令寄存器产生相应的应答信号通过命令管脚回复主机。

(4)准备状态24，正确回复主机初始化命令后，设备进入准备状态。

(5)读ID命令25，准备状态设备接收到主机发送来的读ID命令，设备读取自身的ID寄存器值，由命令寄存器生成包含ID信息的命令包，回复命令给主机。

(6)就绪状态26，正确回复主机读ID命令后，设备则进入就绪状态，主机进行数据传输。

如图3所示为设备数据传输阶段的流程图，此阶段设备主要进行两种类型的数据操作，一种是接收主机数据，另一种是发送数据给主机，具体包括以下步骤：

(1)就绪状态31，此阶段即为初始化阶段的末状态，也是数据传输阶段的最初状态。

(2)接收数据状态32，当设备接到主机发过来的接收数据命令时，设备进入接收数据状态，主控模块还必需对接收的命令进行解析，置位/复位控制寄存器相关编解码算法的控制位，用于确定是否调用多媒体信息协处理器，调用哪种编解码算法，进行编码运算还是解码运算。

(3)接收FIFO是否为满33，设备在接收主机发送来的数据之前，要先检查接收FIFO是否为满。如果接收FIFO已满，则设备不接收主机的数据，否则FIFO将溢出，产生接收数据的丢失。如果接收FIFO不为满，则设备可以接收来自主机的数据。

(4)接收FIFO接收主机数据34，设备将主机发送来的数据缓存在接收FIFO中，如此可以有效地去除数据流传输的抖动，起到平滑作用。

(5)接收FIFO数据是否经多媒体信息协处理器处理35，此判定阶段根据设备接收数据状态32对控制寄存器的操作，确定接收FIFO中的数据是否经由多媒体信息协处理器处理。

(6)多媒体信息协处理器处理FIFO数据36，此状态下，多媒体信息协处理器调用一种相应的算法模块，对接收FIFO中的数据进行编码或解码处理。总共的编解码算法模块包括JPEG、MPEG、H.261、H.264、MP3、VP8、RMVB、FLV。

(7)数据写入闪存介质37，不管接收FIFO中的数据是否经由多媒体信息协处理器处理，数据最终都将写入闪存介质中进行存储。

(8)发送数据状态38，当设备接到主机发过来的发送数据命令时，设备进入发送数据状态，此外设备主控模块还必需对接收的命令进行解析，置位/复位控制寄存器相关编解码算法的控制位，用以确定是否调用多媒体信息协处理器，调用哪种编解码算法，进行编码运算还是解码运算。

(9)闪存数据是否经多媒体信息协处理器处理39，此判定阶段根据设备发送数据状态38对控制寄存器的操作，确定闪存中的数据是否经由多媒体信息协处理器处理。

(10)多媒体信息协处理器处理闪存数据310，此状态下，多媒体信息协处理器调用一种相应的算法模块，对闪存中的数据进行编码或解码处理。总共的编解码算法模块包括JPEG、MPEG、H.261、H.264、MP3、VP8、RMVB、FLV。

(11)数据读入发送FIFO 311，不管闪存中的数据是否经由多媒体信息协处理器处理，数据最终都将被读入发送FIFO中。

(12)发送FIFO是否为空312，设备在发送数据给主机之前，要先检查发送FIFO是否为空。如果发送FIFO为空，表示还没有数据准备被发送，设备返回发送数据状态38。如果发送FIFO不为空，则设备可以发送FIFO中的数据给主机。

(13)发送FIFO数据给主机313，设备将待发送给主机的数据缓存在发送FIFO中，如此可以有效地去除数据流传输的抖动，起到平滑作用。

(14)返回就绪状态312，在完成一次数据流的接收或发送过程后，设备的状态都将返回到就绪状态，等待下一次的数据接收或发送过程。

Claims (4)

1.一种基于SDIO接口的多媒体信息协处理设备，其特征在于包括：

用于连接具有符合SD规范和SDIO规范接口的主机的外部接口模块(111)，实现对主机(12)发送过来的数据进行存储或/和处理的主控模块(112)，执行多媒体信息处理算法、以硬件架构实现多媒体信息的编码和解码功能的多媒体信息协处理器(113)，用于存储主机(12)发送的数据的闪存介质(114)，所述主控模块(112)分别与外部接口模块(111)、闪存介质(114)和多媒体信息协处理器(113)相连，多媒体信息协处理器(113)还与闪存介质(114)相连。

2.根据权利要求1所述的基于SDIO接口的多媒体信息协处理设备，其特征在于所述外部接口模块(111)与主控模块(112)之间通过32位的数据总线和40位的命令总线相连，主控模块(112)与闪存介质(114)之间通过32位的数据总线和32位的地址总线相连，主控模块(112)与多媒体信息协处理器(113)之间通过32位的数据总线和40位的命令总线相连，多媒体信息协处理器(113)与闪存介质(114)之间通过32位的数据总线和32位的地址总线相连。

3.根据权利要求1所述的基于SDIO接口的多媒体信息协处理设备，其特征在于所述外部接口模块(111)的接口包括MMC接口、Mini SD接口和Micro SD接口。

4.根据权利要求1～3任一项所述的基于SDIO接口的多媒体信息协处理设备，其特征在于所述的主控模块(112)包含以下寄存器：

状态寄存器：用于指示状态信息；

命令寄存器：用于产生命令；

控制寄存器：用于置位/复位控制信号；

ID寄存器：用于存储所述设备的生产商和编号信息。

Images