KR100589227B1 - 메모리 인터페이스 공유 기능을 구비한 장치 및 그 공유방법 - Google Patents

메모리 인터페이스 공유 기능을 구비한 장치 및 그 공유방법 Download PDF

Info

Publication number
KR100589227B1
KR100589227B1 KR1020050042809A KR20050042809A KR100589227B1 KR 100589227 B1 KR100589227 B1 KR 100589227B1 KR 1020050042809 A KR1020050042809 A KR 1020050042809A KR 20050042809 A KR20050042809 A KR 20050042809A KR 100589227 B1 KR100589227 B1 KR 100589227B1
Authority
KR
South Korea
Prior art keywords
memory
interface
pins
path
memory interface
Prior art date
Application number
KR1020050042809A
Other languages
English (en)
Inventor
정종식
Original Assignee
엠텍비젼 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠텍비젼 주식회사 filed Critical 엠텍비젼 주식회사
Priority to KR1020050042809A priority Critical patent/KR100589227B1/ko
Priority to PCT/KR2006/000808 priority patent/WO2006126777A1/en
Priority to US11/911,017 priority patent/US7827337B2/en
Application granted granted Critical
Publication of KR100589227B1 publication Critical patent/KR100589227B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Storage Device Security (AREA)
  • Stored Programmes (AREA)

Abstract

본 발명은 메모리 인터페이스 공유 기능을 구비한 장치 및 그 공유 방법에 관한 것이다. 본 발명의 바람직한 일 실시예에 따르면, 디지털 처리 장치에 포함되는 부가 제어부는 메모리에 결합되도록 하기 위한 메모리 인터페이스를 구성하는 핀들 중 일부를 복수의 메모리들이 공유하도록 제어할 수 있다. 본 발명에 의해, 메모리 인터페이스에 포함되는 핀들의 수량이 최소화됨으로써 부가 제어부의 크기 감소, 제조 원가의 절감 및 처리 효율 증가가 가능하다.
메모리부, 공유, 버스 컨트롤러, 전원, 인터페이스

Description

메모리 인터페이스 공유 기능을 구비한 장치 및 그 공유 방법{Apparatus capable of multi-interfacing memories and interfacing method of the same}
도 1은 종래의 복수의 메모리가 이용되는 장치의 구성을 나타낸 도면.
도 2는 종래의 부가 제어부의 개략적인 블록 구성도.
도 3은 본 발명의 바람직한 일 실시예에 따른 복수의 메모리와 결합되는 장치의 구성을 개략적으로 나타낸 도면.
도 4는 본 발명의 바람직한 일 실시예에 따른 부가 제어부의 개략적인 블록 구성도.
도 5는 본 발명의 바람직한 일 실시예에 따른 메모리 인터페이스의 핀 용도(핀 먹싱 테이블)를 예시한 도면.
<도면의 주요부분에 대한 부호의 설명>
120 : 부가 제어부
210 : 프로세싱부
220 : 버스 컨트롤러
230 : 제1 메모리 컨트롤러
240 : 제2 메모리 컨트롤러
본 발명은 메모리 인터페이스에 관한 것으로, 특히 내장된 복수의 메모리 인터페이스에 관한 것이다.
일반적으로 전기/전자 장치는 전기/전자 부품들의 조합에 의해 미리 설정된 기능을 수행하는 장치이다. 가장 보편적으로 이용되는 전기/전자 장치 중 하나인 이동 통신 단말기는 본질적으로 이동중인 사용자가 원격지의 수신자와 전화 통화를 가능하도록 구현된 장치이다. 그러나, 과학 기술의 발전으로 인해, 최근의 이동 통신 단말기는 전화 통화 기능, 단문 메시지 송수신 기능, 주소록 관리 기능 등의 본질적 기능 외에 카메라 기능, 멀티미디어 데이터 재생 기능 등의 부가적 기능을 더 구비하고 있다.
이와 같이, 복합 기능(즉, 주 기능 및 부가 기능)이 수행되는 장치들은 복수의 제어부들을 포함하여 구성된다. 즉, 구비된 부가 기능을 제어하고 수행하는 하나 이상의 부가 제어부(Application Processor)와 당해 장치의 전반적인 동작과 부가 제어부를 제어하는 메인 제어부(Main Processor)가 포함될 수 있다. 예를 들어, 영상 신호를 처리하는 이동 통신 단말기의 경우 메인 제어부는 통신 기능 및 이동 통신 단말기의 전체적인 동작을 제어하는 기능을 수행하고, 부가 제어부는 메인 제 어부의 제어하에 영상 신호의 처리 기능을 수행한다.
상술한 바와 같이 이동 통신 단말기 이외에도 복수의 제어부로 구성되어 복합 기능의 수행이 가능한 휴대형 단말기는 개인 휴대 단말기(PDA : Personal Digital Assistant), 휴대형 멀티미디어 단말기(PMP : Portable Multimedia Player) 등과 같이 다양할 수 있다. 여기서, 휴대형 단말기란 게임, 이동 통신 등의 기능을 수행하기 위하여 작은 크기로 형성되어 사용자의 휴대를 용이하게 한 전자 장치를 의미한다.
또한, 전기/전자 장치가 복합 기능을 수행하기 위해서는 기능 수행시 필요한 데이터 및 정보를 저장하기 위한 하나 이상의 저장 장치가 요구된다. 저장 장치로는 낸드 플래시 메모리(NAND Flash Memory)와 SD(Secure Digital) 카드가 주로 이용된다. 낸드 플래시 메모리는 이동 통신 단말기의 폰 보드(Phone board)에 직접 연결되어 사용자에 의한 착탈이 불가능한 메모리이다. 이와 달리, SD 카드는 소켓(Socket)이 폰 보드에 구비되어 있어 사용자에 의한 착탈이 가능한 메모리이다.
복수의 제어부 및 복수의 메모리로 구성되는 장치의 내부 시스템이 도 1 및 도 2에 도시되어 있다.
도 1은 종래의 복수의 메모리가 이용되는 장치의 구성을 나타낸 도면이고, 도 2는 종래의 부가 제어부의 개략적인 블록 구성도이다.
도 1에 도시된 바와 같이, 복합 기능을 수행하기 위한 장치는 메인 제어부(110)와 부가 제어부(120)가 임의의 데이터 및/또는 정보를 송수신하기 위한 버스(BUS)를 통해 결합되며, 부가 제어부(120)는 하나 이상의 메모리와 각각 결합된다. 버스(BUS)란 장치 내의 각 제어부, 메모리 등간에 정보를 송수신하기 위해 사용되는 공용 목적의 전기적 통로를 의미한다.
부가 제어부(120)는 SD 카드(130) 및 낸드 플래시 메모리(140)와 결합될 수 있으며, 각 메모리들(130, 140)과 결합되기 위한 인터페이스를 구비한다. 즉, 부가 제어부(120)는 구비된 복수의 메모리 인터페이스를 필요에 따라 동작시켜 임의의 메모리에 멀티미디어 데이터를 저장하거나 저장된 데이터를 독출하여 재생하는 등의 동작을 수행한다.
도 2를 참조하면, 부가 제어부(120)는 프로세싱부(210), 버스 컨트롤러(220), 제1 메모리 컨트롤러(230) 및 제2 메모리 컨트롤러(240)를 포함한다.
프로세싱부(210)는 부가 제어부(120)가 수행하도록 미리 설정된 기능(예를 들어, MPEG4, 3D 그래픽스, 카메라 기능 등)을 수행한다. 또한 프로세싱부(210)는 메인 제어부(110)로부터 수신되는 명령(이는 어느 인터페이스를 이용할 것인지에 대한 정보를 포함함)을 해석하여 버스 컨트롤러에 전달함으로써 버스 컨트롤러(220)를 제어한다. 프로세싱부(210)는 32비트 프로세서일 수 있다.
버스 컨트롤러(220)는 프로세싱부(210)의 제어에 의해 제1 또는 제2 메모리 컨트롤러(230, 240)가 동작되도록 내부 버스 제어를 수행한다.
제1 메모리 컨트롤러(230)는 제1 메모리 인터페이스를 통해 SD 카드(130)와의 데이터 및/또는 정보 송수신 기능을 수행한다. 부가 제어부가 구비하는 SD 카드(130)와 결합되도록 하기 위한 제1 메모리 인터페이스는 일반적으로 9핀 인터페이스로 형성된다. 9핀 인터페이스는 4개의 데이터 신호용 핀(즉, SD DAT0, SD DAT1, SD DAT2, SD DAT3)과 5개의 제어 신호용 핀(즉, 클럭(CLK) 신호, 커맨드(Command) 신호, 카드 검출(Card Detect) 신호, 전원 제어(Power Control) 신호, 쓰기 방지(Write Protect) 신호)로 구성된다.
제2 메모리 컨트롤러(240)는 제2 메모리 인터페이스를 통해 낸드 플래시 메모리(140)와의 데이터 및/또는 정보 송수신 기능을 수행한다. 부가 제어부가 구비하는 낸드 플래시 메모리(140)와 결합되도록 하기 위한 제2 메모리 인터페이스는 일반적으로 14핀 인터페이스로 형성된다. 14핀 인터페이스는 8개의 데이터 신호용 핀(즉, NF Data0, NF Data1, NF Data2, NF Data3, NF Data4, NF Data5, NF Data6, NF Data7)과 6개의 제어 신호용 핀(즉, 칩 셀렉트(CS : Chip Select) 신호, 명령 래치(CLE : Command Latch Enable) 신호, 어드레스 래치 인에이블(ALE : Address Latch Enable) 신호, 독출 인에이블(REN : Read Enable) 신호, 쓰기 인에이블(WEN : Write Enable) 신호, 쓰기 방지(WP : Write Protection) 신호)로 구성된다.
따라서, 종래의 장치는 결합될 수 있는 모든 메모리 인터페이스를 구비하여야 하므로 도 1 및 도 2에 예시된 경우 23개의 핀(즉, SD 카드(130)용 9개 핀 및 낸드 플래시 메모리(140)용 14개 핀)이 구비되어야 한다.
그러나, 대부분의 장치에서 부가 제어부(120)는 동시에 복수의 메모리에 억세스하지 않으며, 하나의 메모리에만 또는 교번하여 억세스한다. 또한, 메인 제어부(110)에서 SD 카드(130) 또는 낸드 플래시 메모리(140)를 억세스하려고 할지라도 동시에 2개의 메모리에 억세스하는 경우는 발생하지 않는다. 이러한 점들을 고려할 때, 부가 제어부(120)가 2개의 메모리 인터페이스를 별도로 구비할 필요성이 없으 며, 오히려 자원의 낭비가 되는 것이다.
또한, 이로 인하여 부가 제어부(120)의 물리적인 크기가 증가되고 결과적으로 가격 상승의 요인이 되는 문제점도 있었다.
따라서, 상술한 문제점들을 해결하기 위한 본 발명의 목적은 복수의 메모리와 결합되도록 하기 위한 메모리 인터페이스 구조를 최대한 간단하게 할 수 있는 메모리 인터페이스 공유 기능을 구비한 장치 및 그 공유 방법을 제공하는 것이다.
본 발명의 다른 목적은 메모리 인터페이스에 포함되는 핀(pin)들의 수량을 최소화함으로써 부가 제어부의 효율을 증가시키고, 또한 부가 제어부 구동을 위한 동작 전류를 감소시킬 수 있는 메모리 인터페이스 공유 기능을 구비한 장치 및 그 공유 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 복수의 메모리에 통합적으로 결합될 수 있는 메모리 인터페이스 구조를 간단화함으로써 부가 제어부의 가격을 낮출 수 있는 메모리 인터페이스 공유 기능을 구비한 장치 및 그 공유 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 항상 사용되지는 않는 기능을 위해 핀을 만들어 외부로 뽑아야 하는 문제점을 해결하고, 메모리 인터페이스 공유를 통해 사용하고자 하는 인터페이스의 경로(Path)만을 열어주어 이에 맞는 로직만을 동작시킴으로써 보다 효율적인 동작이 가능한 메모리 인터페이스 공유 기능을 구비한 장치 및 그 공유 방법을 제공하는 것이다.
본 발명의 이외의 목적들은 하기의 실시예에 대한 설명을 통해 쉽게 이해될 수 있을 것이다.
상기 목적들을 달성하기 위하여, 본 발명의 일 측면에 따르면 복수의 메모리와 결합될 수 있는 부가 프로세서를 구비한 디지털 처리 장치가 제공된다.
본 발명의 바람직한 일 실시예에 따르면, 메인 프로세서, 상기 메인 프로세서의 제어에 의해 미리 설정된 부가 기능을 수행하는 부가 프로세서 및 상기 부가 프로세서에 결합되는 복수의 메모리를 포함하는 디지털 처리 장치의 상기 부가 프로세서에 있어서, 상기 부가 기능을 수행하는 프로세싱부; 상기 프로세싱부의 제어에 의해, 공유 메모리 인터페이스를 통해 결합된 제1 메모리 또는 제2 메모리 중 어느 하나와의 정보 송수신 경로를 설정하는 경로 제어부; 제1 메모리 인터페이스 및 상기 경로 제어부를 통해 상기 제1 메모리와 정보를 송수신하는 제1 메모리 컨트롤러; 및 제2 메모리 인터페이스 및 상기 경로 제어부를 통해 상기 제2 메모리와 정보를 송수신하는 제2 메모리 컨트롤러를 포함하는 부가 프로세서가 제공된다.
상기 부가 프로세서는 상기 프로세싱부의 제어에 의해 버스 컨트롤을 수행하는 버스 컨트롤러를 더 포함할 수 있다. 이때, 상기 경로 제어부는 상기 버스 컨트롤러로부터 수신되는 경로 제어 신호에 의해 상기 정보 송수신 경로를 설정할 수 있다.
상기 제1 메모리와의 인터페이스를 위한 핀의 수가 n(자연수)개이고, 상기 제2 메모리와의 인터페이스를 위한 핀의 수가 m(상기 n보다 큰 자연수)개인 경우, 상기 공유 메모리 인터페이스는 하나 내지 n-1개 중 어느 하나인 k(자연수)개의 핀들을 포함할 수 있고, 상기 제1 메모리 인터페이스는 n-k개의 핀들을 포함할 수 있고, 상기 제2 메모리 인터페이스는 m-k개의 핀들을 포함할 수 있다.
상기 제1 메모리 인터페이스 및 상기 제2 메모리 인터페이스는 클럭(CLK) 신호, 칩 셀렉트(CS) 신호 중 적어도 어느 하나를 전송하기 위한 하나 이상의 핀을 포함할 수 있다.
상기 제1 메모리는 내장 메모리, 이동식 메모리 중 어느 하나이고, 상기 제2 메모리는 내장 메모리, 이동식 메모리 중 다른 하나일 수 있다. 상기 이동식 메모리는 SD(Secure Digital) 카드, CF(Compact Flash) 메모리 카드, XD(eXtreme Digital Picture Card), MS(Memory Stick), MMC(Multi-Media Card) 등 중 적어도 어느 하나일 수 있다.
상기 목적들을 달성하기 위하여, 본 발명의 다른 측면에 따르면 부가 제어부를 구비한 디지털 처리 장치에서 수행되는 메모리 인터페이스 공유 방법 및/또는 그 방법을 수행하기 위한 프로그램이 기록된 기록매체가 제공된다.
본 발명의 바람직한 일 실시예에 따르면, 메인 프로세서, 상기 메인 프로세서의 제어에 의해 미리 설정된 부가 기능을 수행하는 부가 프로세서 및 상기 부가 프로세서에 결합되는 복수의 메모리를 포함하는 디지털 처리 장치의 상기 부가 프로세서에 의해 수행되는 메모리 인터페이스 공유 방법에 있어서, 상기 메인 프로세 서로부터 임의의 메모리 억세스를 위한 요청을 수신하는 단계; 상기 요청에 상응하는 메모리로 억세스되도록 하기 위한 경로를 설정하는 단계; 및 상기 메인 프로세서로부터 수신되는 데이터를 상기 설정된 경로를 통해 상응하는 메모리로 전달하는 단계를 포함하되, 상기 경로는 상기 요청에 상응하는 메모리에 독립적으로 연결되는 개별 메모리 인터페이스 및 복수의 메모리에 공유되는 공유 메모리 인터페이스를 통해 설정되는 메모리 인터페이스 공유 방법이 제공된다.
상기 부가 프로세서에 결합된 제1 메모리와의 인터페이스를 위한 핀의 수가 n(자연수)개이고, 상기 부가 프로세서에 결합된 제2 메모리와의 인터페이스를 위한 핀의 수가 m(상기 n보다 큰 자연수)개인 경우, 상기 공유 메모리 인터페이스는 하나 내지 n-1개 중 어느 하나인 k(자연수)개의 핀들을 포함할 수 있고, 상기 제1 메모리 인터페이스는 n-k개의 핀들을 포함할 수 있으며, 상기 제2 메모리 인터페이스는 m-k개의 핀들을 포함할 수 있다.
상기 개별 메모리 인터페이스는 클럭(CLK) 신호, 칩 셀렉트(CS) 신호 중 적어도 어느 하나를 전송하기 위한 하나 이상의 핀을 포함할 수 있다.
상기 제1 메모리는 내장 메모리, 이동식 메모리 중 어느 하나이고, 상기 제2 메모리는 내장 메모리, 이동식 메모리 중 다른 하나일 수 있다.
본 발명의 바람직한 다른 실시예에 따르면, 메모리 인터페이스 공유 방법을 수행하기 위해 디지털 처리 장치에 의해 실행될 수 있는 명령어들의 프로그램이 유형적으로 구현되어 있으며, 상기 디지털 처리 장치에 의해 판독될 수 있는 프로그램을 기록한 기록매체에 있어서, 부가 프로세서가 메인 프로세서로부터 임의의 메 모리 억세스를 위한 요청을 수신하는 단계; 상기 요청에 상응하는 메모리로 억세스되도록 하기 위한 경로를 설정하는 단계-여기서, 상기 경로는 상기 요청에 상응하는 메모리에 독립적으로 연결되는 개별 메모리 인터페이스 및 복수의 메모리에 공유되는 공유 메모리 인터페이스를 통해 설정됨-; 및 상기 메인 프로세서로부터 수신되는 데이터를 상기 설정된 경로를 통해 상응하는 메모리로 전달하는 단계를 실행하되, 상기 디지털 처리 장치는 상기 메인 프로세서, 상기 메인 프로세서의 제어에 의해 미리 설정된 부가 기능을 수행하는 상기 부가 프로세서 및 상기 부가 프로세서에 결합되는 복수의 메모리를 포함하는 것을 특징으로 하는 프로그램을 기록한 기록매체가 제공된다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다.
본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면 번호에 상관없이 동일한 수단에 대해서는 동일한 참조 번호를 사용하기로 한다. 또한, 하기의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 동일 또는 유사한 개체를 구분하기 위한 식별 수단에 불과하며, 이는 권리범위를 제한하기 위한 것이 아니다.
또한, 본 발명은 복합 기능을 수행할 수 있는 디지털 처리 장치(예를 들어, 카메라 기능이 내장된 이동 통신 단말기 등)이면 아무런 제한없이 동일/유사하게 적용될 수 있음은 자명하다.
또한, 본 발명에 따른 메모리 인터페이스 공유 기능을 구비한 장치에 내장 또는 결합될 수 있는 메모리로는 내장 메모리와 이동식 메모리 등이 있다. 내장 메모리는 낸드 플래시 메모리와 같이 장치 내부에 구비되어 사용자에 의한 착탈이 용이하지 않은 메모리를 의미한다. 이동식 메모리는 장치에 구비된 소켓(Socket)을 통해 착탈이 용이한 메모리를 의미하며, SD 카드, CF(Compact Flash) 메모리 카드, XD(eXtreme Digital Picture Card), MS(Memory Stick), MMC(Multi-Media Card) 등이 이에 포함될 수 있다.
다만, 이하에서는 설명 및 이해의 편의를 도모하기 위해 부가 제어부에 2개의 메모리가 결합되고, 결합된 내장 메모리는 낸드 플래시 메모리이고, 결합된 이동식 메모리는 SD 카드인 경우를 가정하여 설명한다.
도 3은 본 발명의 바람직한 일 실시예에 따른 복수의 메모리와 결합되는 장치의 구성을 개략적으로 나타낸 도면이고, 도 4는 본 발명의 바람직한 일 실시예에 따른 부가 제어부의 개략적인 블록 구성도이며, 도 5는 본 발명의 바람직한 일 실시예에 따른 메모리 인터페이스의 핀 용도(핀 먹싱 테이블)를 예시한 도면이다.
도 3을 참조하면, 복합 기능을 수행하기 위한 본 발명에 따른 장치는 메인 제어부(110)와 부가 제어부(120)가 임의의 데이터 및/또는 정보를 송수신하기 위한 버스(BUS)를 통해 결합되며, 부가 제어부(120)는 하나 이상의 메모리와 결합된다. 버스(BUS)란 장치 내의 각 제어부, 메모리 등간에 정보를 송수신하기 위해 사용되는 공용 목적의 전기적 통로를 의미한다.
부가 제어부(120)는 도시된 바와 같이 SD 카드(130) 및 낸드 플래시 메모리(140)와 결합될 수 있으며, 각 메모리들(130, 140)과 결합되기 위한 메모리 인터페이스를 구비한다. 즉, 부가 제어부(120)는 구비된 복수의 메모리 인터페이스를 필요에 따라 동작시켜 임의의 메모리에 멀티미디어 데이터를 저장하거나 저장된 데이터를 독출하여 재생하는 등의 동작을 수행한다. 부가 제어부(120)에서 구비하는 메모리 인터페이스는 이동식 메모리(예를 들어, SD 카드(130))와 독립적인 신호 송수신을 위한 제1 메모리 인터페이스, 내장 메모리(예를 들어, 낸드 플래시 메모리(140))와 독립적인 신호 송수신을 위한 제2 메모리 인터페이스, 이동식 메모리 또는 내장 메모리와 신호 송수신을 위해 선택적 공유되는 공유 메모리 인터페이스로 구성된다.
도 4를 참조하면, 본 발명에 따른 부가 제어부(120)는 프로세싱부(210), 버스 컨트롤러(220), 제1 메모리 컨트롤러(230), 제2 메모리 컨트롤러(240) 및 경로 제어부(410)를 포함한다. 도 4에는 도시되지 않았으나 메모리 인터페이스가 더 포함된다.
프로세싱부(210)는 부가 제어부(120)가 수행하도록 미리 설정된 기능(예를 들어, MPEG4, 3D 그래픽스, 카메라 기능 등)을 수행한다. 또한 프로세싱부(210)는 메인 제어부(110)로부터 수신되는 명령(이는 어느 인터페이스를 이용할 것인지에 대한 정보를 포함함)을 해석하여 버스 컨트롤러에 전달함으로써 버스 컨트롤러(220)를 제어한다. 프로세싱부(210)는 버스 컨트롤러(220)가 임의의 메모리와의 경로를 설정하도록 하기 위한 경로 제어 신호를 생성하여 버스 컨트롤러로 전송할 수 있다. 프로세싱부(210)는 32비트 프로세서일 수 있다.
버스 컨트롤러(220)는 프로세싱부(210)의 제어에 의해 제1 또는 제2 메모리 컨트롤러(230, 240)가 동작되도록 내부 버스 제어를 수행한다. 또한, 버스 컨트롤러(220)는 프로세싱부(210)의 제어에 의해 공유 메모리 인터페이스가 요청된 메모리에 결합되도록 경로 제어부(410)를 제어한다. 버스 컨트롤러(220)는 프로세싱부(210)로부터 경로 제어 신호가 수신되면 이에 상응하도록 제1 또는 제2 메모리 컨트롤러(230, 240)를 활성화하고, 경로 제어 신호를 경로 제어부(410)로 전송함으로써 공유 메모리 인터페이스를 통해 상응하는 메모리와 정보 송수신이 가능하도록 한다. 경로 제어 신호는 프로세싱부(210)로부터 전달되는 정보(즉, 메인 제어부(110)로부터 수신된 명령을 해석한 정보)를 이용하여 버스 컨트롤러(220)가 생성할 수 있다. 제1 및 제2 메모리 컨트롤러(230, 240)는 디폴트(default)로 활성화되어 있을 수 있다.
제1 메모리 컨트롤러(230)는 제1 메모리 인터페이스를 통해 SD 카드(130)로 제어 신호를 전송한다. 제1 메모리 인터페이스를 통해 SD 카드(130)로 전달되는 신호는 다른 신호들과 먹싱(muxing)되지 않는 신호(즉, 독립적인 핀이 요구되는 신호)로 제한할 수 있다. 예를 들어, SD 카드(130)로 전송되는 신호(즉, 데이터 신호, 클럭(CLK) 신호, 커맨드(Command) 신호, 카드 검출(Card Detect) 신호, 전원 제어(Power Control) 신호, 쓰기 방지(Write Protect) 신호) 중 먹싱되지 않는 신호는 클럭 신호뿐이므로, 클럭 신호만이 제1 메모리 인터페이스를 통해 전송되도록 설정할 수 있다. 따라서, 제1 메모리 인터페이스는 클럭 신호 전송을 위한 최소 하 나의 핀으로 구성될 수 있다. 또한, 예를 들어 당해 외장형 메모리가 CF(Compact Flash) 메모리 카드인 경우 제1 메모리 인터페이스는 먹싱되지 않는 신호인 칩 셀렉트(CS) 신호 및 클럭(CLK) 신호를 위한 최소 2개의 핀을 포함할 수 있다. 또한, 예를 들어, 당해 외장형 메모리가 XD(eXtreme Digital Picture Card), MMC(Multi-Media Card) 등인 경우 제1 메모리 인터페이스는 먹싱되지 않는 신호인 클럭 신호를 위한 최소 1개의 핀을 포함할 수 있다.
제2 메모리 컨트롤러(240)는 제2 메모리 인터페이스를 통해 낸드 플래시 메모리(140)로 제어 신호를 전송한다. 제2 메모리 인터페이스를 통해 낸드 플래시 메모리(140)로 전달되는 신호 역시 다른 신호들과 먹싱(muxing)되지 않는 신호로 제한할 수 있다. 예를 들어, 낸드 플래시 메모리(140)로 전송되는 신호(즉, 데이터 신호, 칩 셀렉트(CS) 신호, 명령 래치(CLE) 신호, 어드레스 래치 인에이블(ALE) 신호, 독출 인에이블(REN) 신호, 쓰기 인에이블(WEN) 신호, 쓰기 방지(WP) 신호) 중 먹싱되지 않는(핀을 공유할 수 없는) 신호는 칩 셀렉트(CS) 신호뿐이다. 그러나, SD 카드(130)와의 인터페이스를 위해 필요한 핀 수가 9개로 낸드 플래시 메모리(140)의 핀 수(14개)보다 적기 때문에 결과적으로 먹싱되지 않는 신호들이 추가적으로 존재한다. 예를 들어, 추가적으로 먹싱되지 않는 신호들은 명령 래치(CLE) 신호, 어드레스 래치 인에이블(ALE) 신호, 독출 인에이블(REN) 신호, 쓰기 인에이블(WEN) 신호 및 쓰기 방지(WP) 신호일 수 있다. 상술한 먹싱되지 않는 신호들이 제2 메모리 인터페이스를 통해 낸드 플래시 메모리(140)로 전송되도록 설정될 수 있다. 따라서, 제2 메모리 인터페이스는 상술한 신호들 각각을 전송하기 위한 6개의 핀들 로 구성될 수 있다. 물론, 다른 메모리가 더 많은 핀들을 필요로 하는 경우 제2 메모리 인터페이스에 포함되는 핀 수는 최소 1개(즉, 칩 셀렉트 신호를 위한 핀)일 수 있다.
경로 제어부(410)는 버스 컨트롤러(220)의 제어에 의해 어떤 메모리가 이용되는지에 따라 데이터 플로우를 제어한다. 경로 제어부(410)는 공유 메모리 인터페이스를 제어하여 제1 또는 제2 메모리 컨트롤러(230, 240)와 SD 카드(130) 또는 낸드 플래시 메모리(140)간에 정보 송수신이 가능하도록 한다. 예를 들어, 경로 제어부(410)는 버스 컨트롤러(220)로부터 수신되는 경로 제어 신호에 의해 제1 또는 제2 메모리 컨트롤러(240)로부터 제공되는 신호 중 어느 하나만을 선택하여 공유 메모리 인터페이스를 통해 출력할 수 있다. 공유 메모리 인터페이스는 각 메모리(130, 140)와 송수신되는 신호들 중 먹싱(muxing)될 수 있는 신호들을 위한 핀들을 포함하여 구성된다.
상술한 바와 같이, 본 발명에 따른 부가 제어부는 복수의 메모리와 결합될지라도 각각 몇 개의 신호를 제외하고 나머지는 공유 메모리 인터페이스를 통해 송수신할 수 있다. 공유 메모리 인터페이스, 즉 핀을 공유한다는 의미는 회로적으로 공유된 핀들이 각 메모리(130, 140)에 공통적으로 연결된다는 의미이다. 본 발명에 따른 메모리 인터페이스의 핀 용도(핀 먹싱 테이블)가 도 5에 예시되어 있다. 도 5에 예시된 바와 같이 공유 메모리 인터페이스를 구비함으로써 부가 제어부(120)가 구비하여야 하는 핀의 수를 15개로 감소시킬 수 있다. 종래기술에서는 각 메모리별로 독립된 인터페이스 구조를 가지므로 총 23개의 핀들이 필요했음은 앞서 설명한 바와 같다.
도 4를 참조하여 메인 제어부(110)가 SD 카드(130)에 억세스하여 데이터를 기록(write)하거나 독출(read)하는 과정을 간략히 설명하면 다음과 같다. 메인 제어부(110)가 낸드 플래시 메모리(140)에 억세스하여 데이터를 기록(write)하거나 독출(read)하는 과정 역시 유사하므로 이에 대한 설명은 생략한다.
메인 제어부(110)는 SD 카드(130)에 임의의 데이터를 기록하기 위해 명령(command)와 기록할 데이터를 부가 제어부(120)로 전송한다. 부가 제어부(120)는 명령에 포함된 인터페이스 선택 정보를 참조하여 제1 메모리 컨트롤러(230)를 활성화시키고, 또한 경로 제어부(410)를 제어하여 SD 카드(130)와 데이터 송수신이 가능하도록 경로를 설정한다. 이어서, 부가 제어부(120)는 메인 제어부(110)로부터 수신된/수신되는 데이터를 설정된 경로를 통해 SD 카드(130)에 저장한다.
메인 제어부(110)가 SD 카드(130)로부터 임의의 데이터를 독출하는 방법 역시 설정된 경로를 통해 제공받게 된다.
상술한 바와 같이 메모리 인터페이스 공유 기능을 구비한 장치 및 그 공유 방법은 복수의 메모리와 결합되도록 하기 위한 메모리 인터페이스 구조를 최대한 간단하게 할 수 있는 효과가 있다.
또한, 본 발명은 메모리 인터페이스에 포함되는 핀(pin)들의 수량을 최소화함으로써 부가 제어부의 효율을 증가시키고, 또한 부가 제어부 구동을 위한 동작 전류를 감소시킬 수 있는 효과가 있다.
또한, 본 발명은 복수의 메모리에 통합적으로 결합될 수 있는 메모리 인터페이스 구조를 간단화함으로써 부가 제어부의 가격을 낮출 수 있는 효과가 있다.
또한, 본 발명은 항상 사용되지는 않는 기능을 위해 핀을 만들어 외부로 뽑아야 하는 문제점을 해결하고, 메모리 인터페이스 공유를 통해 사용하고자 하는 인터페이스의 경로(Path)만을 열어주어 이에 맞는 로직만을 동작시킴으로써 보다 효율적인 동작이 가능한 효과가 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (11)

  1. 메인 프로세서, 상기 메인 프로세서의 제어에 의해 미리 설정된 부가 기능을 수행하고 복수의 메모리에 결합되는 부가 프로세서를 포함하는 디지털 처리 장치의 상기 부가 프로세서에 있어서,
    상기 미리 설정된 부가 기능을 수행하는 프로세싱부;
    상기 프로세싱부의 제어에 의해, 공유 메모리 인터페이스를 통해 결합된 제1 메모리 또는 제2 메모리 중 어느 하나와의 정보 송수신 경로를 설정하는 경로 제어부;
    제1 메모리 인터페이스 및 상기 경로 제어부를 통해 상기 제1 메모리와 정보를 송수신하는 제1 메모리 컨트롤러; 및
    제2 메모리 인터페이스 및 상기 경로 제어부를 통해 상기 제2 메모리와 정보를 송수신하는 제2 메모리 컨트롤러를 포함하되,
    상기 제1 메모리와의 인터페이스를 위한 총 핀의 수가 n(자연수)개이고, 상기 제2 메모리와의 인터페이스를 위한 총 핀의 수가 m(상기 n보다 큰 자연수)개인 경우,
    상기 공유 메모리 인터페이스는 하나 내지 n-1개 중 어느 하나인 k(자연수)개의 핀들을 포함하고, 상기 제1 메모리 인터페이스는 n-k개의 핀들을 포함하며, 상기 제2 메모리 인터페이스는 m-k개의 핀들을 포함하는 것을 특징으로 하는 부가 프로세서.
  2. 제1항에 있어서,
    상기 프로세싱부의 제어에 의해 버스 컨트롤을 수행하는 버스 컨트롤러를 더 포함하되,
    상기 경로 제어부는 상기 버스 컨트롤러로부터 수신되는 경로 제어 신호에 의해 상기 정보 송수신 경로를 설정하는 부가 프로세서.
  3. 삭제
  4. 제1항에 있어서,
    상기 제1 메모리 인터페이스 및 상기 제2 메모리 인터페이스는 클럭(CLK) 신호, 칩 셀렉트(CS) 신호 중 적어도 어느 하나를 전송하기 위한 하나 이상의 핀을 포함하는 부가 프로세서.
  5. 제1항에 있어서,
    상기 제1 메모리는 내장 메모리, 이동식 메모리 중 어느 하나이고, 상기 제2 메모리는 내장 메모리, 이동식 메모리 중 다른 하나인 부가 프로세서.
  6. 제5항에 있어서,
    상기 이동식 메모리는 SD(Secure Digital) 카드, CF(Compact Flash) 메모리 카드, XD(eXtreme Digital Picture Card), MS(Memory Stick), MMC(Multi-Media Card) 중 어느 하나인 부가 프로세서.
  7. 메인 프로세서, 상기 메인 프로세서의 제어에 의해 미리 설정된 부가 기능을 수행하고 복수의 메모리에 결합되는 부가 프로세서를 포함하는 디지털 처리 장치의 상기 부가 프로세서에 의해 수행되는 메모리 인터페이스 공유 방법에 있어서,
    상기 메인 프로세서로부터 내장 메모리 또는 이동식 메모리 중 어느 하나에 대한 메모리 억세스를 위한 요청을 수신하는 단계;
    상기 요청에 상응하는 메모리로 억세스되도록 하기 위한 경로를 설정하는 단계; 및
    상기 메인 프로세서로부터 수신되는 데이터를 상기 설정된 경로를 통해 상응하는 메모리로 전달하는 단계를 포함하되,
    상기 경로는 상기 요청에 상응하는 메모리에 독립적으로 연결되는 개별 메모리 인터페이스 및 복수의 메모리에 공유되는 공유 메모리 인터페이스를 통해 설정되고,
    상기 부가 프로세서에 결합된 상기 내장 메모리와의 인터페이스를 위한 총 핀의 수가 n(자연수)개이고, 상기 부가 프로세서에 결합된 상기 이동식 메모리와의 인터페이스를 위한 총 핀의 수가 m(상기 n보다 큰 자연수)개인 경우, 상기 공유 메모리 인터페이스는 하나 내지 n-1개 중 어느 하나인 k(자연수)개의 핀들을 포함하고, 상기 내장 메모리를 위한 개별 메모리 인터페이스는 n-k개의 핀들을 포함하며, 상기 이동식 메모리를 위한 개별 메모리 인터페이스는 m-k개의 핀들을 포함하는 것을 특징으로 하는 메모리 인터페이스 공유 방법.
  8. 삭제
  9. 제7항에 있어서,
    상기 개별 메모리 인터페이스 각각은 클럭(CLK) 신호, 칩 셀렉트(CS) 신호 중 적어도 어느 하나를 전송하기 위한 하나 이상의 핀을 포함하는 메모리 인터페이스 공유 방법.
  10. 삭제
  11. 메모리 인터페이스 공유 방법을 수행하기 위해 디지털 처리 장치에 의해 실행될 수 있는 명령어들의 프로그램이 유형적으로 구현되어 있으며, 상기 디지털 처리 장치에 의해 판독될 수 있는 프로그램을 기록한 기록매체에 있어서,
    부가 프로세서가 메인 프로세서로부터 임의의 메모리로의 억세스를 위한 요청을 수신하는 단계;
    상기 요청에 상응하는 메모리로 억세스되도록 하기 위한 경로를 설정하는 단계-여기서, 상기 경로는 상기 요청에 상응하는 메모리에 독립적으로 연결되는 개별 메모리 인터페이스 및 복수의 메모리에 공유되는 공유 메모리 인터페이스를 통해 설정됨-; 및
    상기 메인 프로세서로부터 수신되는 데이터를 상기 설정된 경로를 통해 상응하는 메모리로 전달하는 단계를 실행하되,
    상기 디지털 처리 장치는 상기 메인 프로세서, 상기 메인 프로세서의 제어에 의해 미리 설정된 부가 기능을 수행하는 상기 부가 프로세서를 포함하고, 상기 부가 프로세서는 내장 메모리 및 이동식 메모리에 동시에 결합되고,
    상기 부가 프로세서에 결합된 상기 내장 메모리와의 인터페이스를 위한 총 핀의 수가 n(자연수)개이고, 상기 부가 프로세서에 결합된 상기 이동식 메모리와의 인터페이스를 위한 총 핀의 수가 m(상기 n보다 큰 자연수)개인 경우, 상기 공유 메모리 인터페이스는 하나 내지 n-1개 중 어느 하나인 k(자연수)개의 핀들을 포함하고, 상기 내장 메모리를 위한 개별 메모리 인터페이스는 n-k개의 핀들을 포함하며, 상기 이동식 메모리를 위한 개별 메모리 인터페이스는 m-k개의 핀들을 포함하는 것을 특징으로 하는 프로그램을 기록한 기록매체.
KR1020050042809A 2005-05-23 2005-05-23 메모리 인터페이스 공유 기능을 구비한 장치 및 그 공유방법 KR100589227B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050042809A KR100589227B1 (ko) 2005-05-23 2005-05-23 메모리 인터페이스 공유 기능을 구비한 장치 및 그 공유방법
PCT/KR2006/000808 WO2006126777A1 (en) 2005-05-23 2006-03-08 Sharing memory interface
US11/911,017 US7827337B2 (en) 2005-05-23 2006-03-08 Sharing memory interface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050042809A KR100589227B1 (ko) 2005-05-23 2005-05-23 메모리 인터페이스 공유 기능을 구비한 장치 및 그 공유방법

Publications (1)

Publication Number Publication Date
KR100589227B1 true KR100589227B1 (ko) 2006-06-19

Family

ID=37182751

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050042809A KR100589227B1 (ko) 2005-05-23 2005-05-23 메모리 인터페이스 공유 기능을 구비한 장치 및 그 공유방법

Country Status (3)

Country Link
US (1) US7827337B2 (ko)
KR (1) KR100589227B1 (ko)
WO (1) WO2006126777A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753174B1 (ko) 2007-06-12 2007-08-30 엠진 (주) 플래시 메모리 기반의 대용량 저장장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200802085A (en) * 2006-06-15 2008-01-01 Benq Corp Method for signal processing of a general-purpose I/O interface and an apparatus thereof
KR100746364B1 (ko) * 2006-07-28 2007-08-06 엠텍비젼 주식회사 메모리 공유 방법 및 장치
KR100855701B1 (ko) * 2007-01-26 2008-09-04 엠텍비젼 주식회사 복수의 프로세서 코어가 통합된 칩 및 데이터 처리 방법
US7752373B2 (en) * 2007-02-09 2010-07-06 Sigmatel, Inc. System and method for controlling memory operations
US8391921B2 (en) 2007-02-13 2013-03-05 Google Inc. Modular wireless communicator
US10027789B2 (en) 2007-02-13 2018-07-17 Google Llc Modular wireless communicator
US7970433B2 (en) 2007-06-08 2011-06-28 Modu Ltd. SD switch box in a cellular handset
US8412226B2 (en) 2008-06-24 2013-04-02 Google Inc. Mobile phone locator
US8301822B2 (en) * 2009-09-23 2012-10-30 Sandisk Il Ltd. Multi-protocol storage device bridge
WO2013115798A1 (en) * 2012-01-31 2013-08-08 Hewlett-Packard Development Company, L.P. Flexible port configuration based on interface coupling
US9137335B2 (en) * 2013-08-19 2015-09-15 Qualcomm Incorporated Operating M-PHY based communications over mass storage-based interfaces, and related connectors, systems and methods

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5552994A (en) * 1992-09-23 1996-09-03 Onkor, Ltd. System for printing social expression cards in response to electronically transmitted orders
US5793990A (en) * 1993-06-11 1998-08-11 Vlsi Technology, Inc. Multiplex address/data bus with multiplex system controller and method therefor
US5768598A (en) * 1993-09-13 1998-06-16 Intel Corporation Method and apparatus for sharing hardward resources in a computer system
US5557757A (en) * 1994-02-02 1996-09-17 Advanced Micro Devices High performance integrated processor architecture including a sub-bus control unit for generating signals to control a secondary, non-multiplexed external bus
US5640558A (en) * 1995-05-31 1997-06-17 International Business Machines Corporation Identifying and analyzing multiple level class relationships in an object oriented system by parsing source code without compilation
KR100265708B1 (ko) * 1996-07-16 2000-09-15 윤종용 스카시아이-디자동설정장치
US5860161A (en) * 1996-08-14 1999-01-12 Advanced Micro Devices, Inc. Microcontroller configured to indicate internal memory accesses externally
US5857086A (en) * 1997-05-13 1999-01-05 Compaq Computer Corp. Apparatus method and system for peripheral component interconnect bus using accelerated graphics port logic circuits
US6044412A (en) * 1997-10-21 2000-03-28 Vlsi Technology, Inc. Integrated circuit pin sharing method and apparatus for diverse memory devices by multiplexing subsets of pins in accordance with operation modes
GB9813264D0 (en) * 1998-06-20 1998-08-19 Koninkl Philips Electronics Nv Finalisation in incremental garbage collection
KR100341181B1 (ko) * 1999-11-05 2002-06-20 윤종용 연속적인 읽기 동작을 지원하는 동기형 마스크 롬 장치
JP2001250092A (ja) * 2000-03-03 2001-09-14 Toshiba Corp カード型電子機器、及びカード型電子機器に適用されるコンテンツ管理方法
US7493437B1 (en) * 2000-07-06 2009-02-17 Mcm Portfolio Llc Flashtoaster for reading several types of flash memory cards with or without a PC
KR20020041676A (ko) 2000-11-28 2002-06-03 구자홍 공기정화기의 이상동작 감지장치 및 방법
KR200241676Y1 (ko) * 2001-04-30 2001-10-12 주식회사 바른전자 카드 어댑터, 카드 어댑터가 착탈식으로 결합되는 본체및 이들을 포함하는 범용 카드 판독/기록 장치
US6886066B2 (en) * 2001-10-11 2005-04-26 International Business Machines Corporation Method and apparatus for sharing signal pins on an interface between a system controller and peripheral integrated circuits
US6648224B2 (en) * 2001-11-20 2003-11-18 Power Quotient International Co., Ltd. Flash memory card reader with low thickness
TW544991B (en) * 2002-02-07 2003-08-01 Via Tech Inc IDE control device suitable for various kinds of clock specifications
JP2004070639A (ja) * 2002-08-06 2004-03-04 Y E Data Inc マルチメモリーカードリーダ装置
US6820181B2 (en) * 2002-08-29 2004-11-16 Micron Technology, Inc. Method and system for controlling memory accesses to memory modules having a memory hub architecture
TWM243737U (en) * 2002-11-28 2004-09-11 Carry Computer Eng Co Ltd Card adapter
US7225357B2 (en) * 2003-01-21 2007-05-29 Zentek Technology Japan, Inc. SDIO card development system
KR100524988B1 (ko) * 2003-10-02 2005-10-31 삼성전자주식회사 Ｕｓｂ 인터페이스 기능을 가지는 ｍｍｃ 장치 및 이에대한 인터페이스 방법
US20050097263A1 (en) * 2003-10-31 2005-05-05 Henry Wurzburg Flash-memory card-reader to IDE bridge
TWM249145U (en) * 2003-12-02 2004-11-01 Kingconn Technology Co Ltd Plugging slot structure of storage medium for multiple types of memory cards
US7042779B2 (en) * 2004-01-23 2006-05-09 Agere Systems Inc. Method and apparatus for reducing leakage current in a read only memory device using pre-charged sub-arrays
TWM253188U (en) * 2004-02-24 2004-12-11 Power Digital Card Co Ltd The structure of the casting equipment for memory cards

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100753174B1 (ko) 2007-06-12 2007-08-30 엠진 (주) 플래시 메모리 기반의 대용량 저장장치

Also Published As

Publication number Publication date
US7827337B2 (en) 2010-11-02
US20080183942A1 (en) 2008-07-31
WO2006126777A1 (en) 2006-11-30

Similar Documents

Publication Publication Date Title
KR100589227B1 (ko) 메모리 인터페이스 공유 기능을 구비한 장치 및 그 공유방법
US7222212B2 (en) Virtual USB card reader with PCI express interface
US7496703B2 (en) Virtual IDE card reader with PCI express interface
JP2005519358A (ja) 標準的なデータインタフェースを備えた携帯型のデータ変換および処理装置
US8070067B2 (en) Receptacles for removable electrical interface devices
US20090172279A1 (en) System For Accessing A Removable Non-Volatile Memory Card
KR100855701B1 (ko) 복수의 프로세서 코어가 통합된 칩 및 데이터 처리 방법
JPWO2004077306A1 (ja) Ｓｄｉｏコントローラ
US20080228973A1 (en) Memory card having plurality of interface ports, memory card system, and data communication method for the memory card
US20080288698A1 (en) Card reader controlling apparatus based on secure digital protocol
US6776348B2 (en) Combined flash memory card driver
CN104571942B (zh) 数据存储***和非信号分析方法
US20060053252A1 (en) Embedded storage device with integrated data-management functions and storage system incorporating it
US8135895B2 (en) Virtual SATA port multiplier, virtual SATA device, SATA system and data transfer method in a SATA system
US7377432B2 (en) Interface converting apparatus
US20090138673A1 (en) Internal memory mapped external memory interface
KR100731969B1 (ko) 복수 경로를 통한 메모리 공유 방법 및 장치
KR100746364B1 (ko) 메모리 공유 방법 및 장치
US20050173529A1 (en) Multi-card data transfer device
KR100751094B1 (ko) 비휘발성 메모리 공유 방법 및 복수의 메모리를 포함하는원칩화된 멀티미디어 플랫폼을 구비한 장치
KR101064878B1 (ko) 복수의 프로세서에 의한 메모리 공유 방법 및 메모리 공유구조를 가지는 휴대형 단말기
KR100658588B1 (ko) 메모리 공유 시스템 및 그 방법
EP2216736A1 (en) Data storage device and method for operating the same
EP1519278A1 (en) Device for transferring data between memory cards
CN215117506U (zh) 一种基于usb直接读写移动设备数据的电路结构

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140528

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150526

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180528

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190527

Year of fee payment: 14