CN201947233U - 基于高性能内插数字式补偿电路的高精度延时同步机 - Google Patents

Abstract

本实用新型涉及一种高精度延时同步机，特别是涉及一种基于高性能内插数字式补偿电路的高精度延时同步机。目的是解决现有技术中模拟内插法实现延时同步机存在的缺陷，提供一种基于高性能内插数字式补偿电路的高精度延时同步机，使延时同步机在实现长延时时间的同时仍具有很高的延时精度。技术方案：包括可编程延时器、触发输入电路、内插电路、微处理器，内插电路包括时间鉴别电路、时间电压转换电路、ADC测量电路。本实用新型应用于产生长延时时间的同时仍要求具有很高的延时精度的电路设计场合。

Description

基于高性能内插数字式补偿电路的高精度延时同步机

技术领域

本实用新型涉及一种高精度延时同步机，特别是涉及一种基于高性能内插数字式补偿电路的高精度延时同步机。

背景技术

在激光核物理、等离子体物理学、电力放电等领域所涉及的超快现象的物理实验中，时域上常常对各路信号的触发时间有严格要求，这就需要采用延时同步机在触发信号在进入各路***之前，根据各路***其自身的的固有时延做出预先延迟。其中，延时精度是延时同步机最重要的技术指标。

延时同步机一般采用计数器计数延时方式来实现长时间延时，但是由于外触发脉冲边沿和***计数时钟边沿之间（同为上升沿或下降沿）存在不确定的微小时间间隔，由此带来的原理误差制约了计数器计数延时方式的延时精度，虽然延时精度可以通过采用更快的计数时钟频率来提高，但是随之带来电路复杂度的提高，大大增加了设计难度，不是一个巧妙的办法。

为了克服以上延时同步机在长延时时间条件下延时精度不高的问题，引入了模拟内插法，例如《核电子学与探测技术》2006年11月发表了题为《基于精度延时技术的脉冲同步机研制》采用模拟内插技术来实现精密延时，其原理时序波形如图4所示。△t1是外触发信号上升沿和触发后第一个***计数时钟上升沿之间的时间间隔 , △t2为时延结束时最后一个时钟到达后的时延。当时延为时钟周期的整数倍时 ,Δt2与Δt1之和在每次触发延迟时都为一个周期 ,利用以上原理通过Δt1与Δt2变换电路将时间其利用电容充电实现时幅转换，将Δt1的变换电压被保持到Δt2的变换电压形成后共同使电压比较器产生延迟输出信号，由以上原理实现的延时同步机将触发晃动可以做到小于3ns。

以上采用模拟内插法的延时同步机存在两个原理缺陷，首先，Δt1的变换电压必须保持到Δt2的变换电压形成后，但是由于电容充电后，电能会随着时间的推移会产生泄漏现象，所以上述延时同步机在保证延时精度的前提下，延时时间有很大局限，以上延时同步机最长延时指标为99us；第二，由于延时电路采用电压比较器来产生最后一级的延迟输出信号，而比较器的比较输入端的电平噪声的影响是随机的，延时电路的相对误差等于比较器输入端的信噪比。

实用新型内容

本实用新型的目的是解决现有技术中模拟内插法实现延时同步机存在的缺陷，提供一种基于高性能内插数字式补偿电路的高精度延时同步机，在计数器计数延时方式下，通过对外触发脉冲边沿和***计数时钟边沿之间（同为上升沿或下降沿）的不确定的微小时间间隔进行测量，并根据测量值对此微小时间间隔进行实时补偿，使延时同步机在实现长延时时间（毫秒以上）的同时仍具有很高的延时精度（百皮秒级）。

为达到上述目的，本实用新型采用的技术方案是：

一种基于高性能内插数字式补偿电路的高精度延时同步机，包括可编程延时器、触发输入电路、内插电路、微处理器，内插电路包括时间鉴别电路、时间电压转换电路、ADC测量电路。触发输入电路、时间鉴别电路、时间电压转换电路、ADC测量电路、微处理器、可编程延时器顺序电连接，时间鉴别电路信号输出端与微处理器输入端电连接，微处理器输出端与ADC测量电路输入端电连接，ADC测量电路输出端与时间电压转换电路电连接。

所述触发输入电路的一个输入端作为延时同步机的输入端，所述可编程延时器的一个输出端作为延时同步机输出端。

所述时间鉴别电路包括第一触发器(1)、第二触发器(2)、与门电路，第一触发器(1)、第二触发器(2)、与门电路输入端顺序电连接，外触发信号和与门电路另一个输入端电连接。

所述时间电压转换电路包括开光(K1)、第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、二极管(D1)、场效应管(Q1)、隔离放大电路，其中开关(K1)一端分别与第一电阻（R1）、二极管(D1)阳极连接，开光(K1)另一端接地，第一电阻(R1)另一端接恒流源(A)，二极管(D1)阴极与第二电阻(R2)、场效应管(Q1)源极、隔离放大电路输入端、电源(+10V)共端点连接，第二电阻(R2)另一端与充电电容(C1)连接，充电电容(C1)另一端接地，ADC测量电路输出端于场效应管(Q1)栅极连接，场效应管(Q1)栅极与场效应管(Q1)漏极之间并联第三电阻(R3)，场效应管(Q1)漏极接地，隔离放大电路输出端与ADC测量电路输入端连接。

从上述本实用新型的结构特征可以看出，其优点是：内插电路和数字式补偿电路相结合，数字式补偿电路的核心是嵌入式处理器，它利用高性能内插电路所测量到的时间间隔值通过校准算法计算出补偿值，利用补偿值对可编程延时器进行延时编程，可编程延时器的延时精度可达10ps左右，具备实现精密延时补偿的条件，消除外触发脉冲和***计数时钟之间的触发晃动，使延时同步机在实现长延时时间（毫秒以上）的同时仍具有很高的延时精度（百皮秒级）。

附图说明

图1内插电路和数字式补偿电路结构框图；

图2时间鉴别电路的电路原理图；

图3时间电压转换电路；

图4内插电路和数字式补偿电路时序图；

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。

本实用新型将高性能内插电路和数字式补偿电路相结合，数字式补偿电路的核心是微处理器，在计数器计数延时方式下，通过对外触发脉冲边沿和***计数时钟边沿之间（同为上升沿或下降沿）的不确定的微小时间间隔进行测量，并根据测量值对此微小时间间隔进行实时补偿，使延时同步机在实现长延时时间（毫秒以上）的同时仍具有很高的延时精度（百皮秒级）。它利用高性能内插电路所测量到的时间间隔值通过校准算法计算出补偿值，利用补偿值对可编程延时器进行延时编程，可编程延时器的延时精度可达10ps左右，具备实现精密延时补偿的条件，消除外触发脉冲和***计数时钟之间的触发晃动，使延时同步机在实现长延时时间（毫秒以上）的同时仍具有很高的延时精度（百皮秒级）。

总体设计：延时同步机电路结构框图如图1所示，包括触发输入电路、内插电路、微处理器、可编程延时器，内插电路包括时间鉴别电路、时间电压转换电路、ADC测量电路。触发输入电路、时间鉴别电路、时间电压转换电路、ADC测量电路、微处理器、可编程延时器顺序电连接，时间鉴别电路信号输出端与微处理器输入端电连接，微处理器输出端与ADC测量电路输入端电连接，ADC测量电路输出端与时间电压转换电路电连接。触发输入电路输入端作为延时同步机的输入端，可编程延时器输出端作为延时同步机输出端。

各模块设计

1)              触发输入电路及时间鉴别电路

触发输入电路对外触发信号或校准信号进行整形后送入时间鉴别电路。

时间鉴别电路通过FPGA设计多个触发器，和一个与门电路，触发器、与门电路之间顺序电连接，电路原理如图2所示，时间鉴别电路包括第一触发器1、第二触发器2、与门电路，第一触发器1、第二触发器2、与门电路顺序电连时间鉴别电路用来鉴别外触发脉冲边沿和***计数边沿之间（同为上升沿或下降沿）的固有时间间隔△t，***计数时钟的周期为T，故△t的范围是0～T，通过将信号经过n个触发器后反相，与原来触发信号进行相与处，最后该电路最后生成一个宽度为△t+(n-1)T的内插鉴别脉冲（n可选1、2、3、4、5，n选择不同值是为了在不同的实际情况下最大程度减小时间-电压转换的非线性）。

2)              时间电压转换电路及ADC测量电路

电路原理图如图3所示，包括开关K1、第一电阻R1、第二电阻R2、第三电阻R3、二极管D1、场效应管Q1、隔离放大电路，其中开关K1一端分别与R1、二极管D1阳极连接，开关K1另一端接地，R1另一端接恒流源A，二极管D1阴极与第二电阻R2、场效应管Q1源极、隔离放大电路输入端、电源(+10V)5端共端点连接，第二电阻R2另一端与充电电容C1连接，充电电容C1另一端接地，ADC测量电路输出端于场效应管Q1栅极连接，场效应管Q1栅极与场效应管Q1漏极之间并联第三电阻R3，场效应管Q1漏极接地，隔离放大电路输出端与ADC测量电路输入端连接。时间电压转换电路和内插测量电路是高性能内插电路的核心部件，其电路原理如图3所示，其中，时间-电压转换电路通过时间鉴别电路生成的内插脉冲高低电平的变化来控制电子开关的通断，在脉冲作用期间，电子开关导通，横流源以恒定电流I对电容C进行充电并保持为充电结束时的峰值电压，由此电压值可以计算出△t时间值。

由电容的定义：

C = △Q/△u = (I×△t) /△u

整理上式，可得：

△t = (C×△u) / I

充电后电压经由电压隔离放大电路放大，这里所运用的是仪用隔离放大器,对它的主要要求是具有高的输入阻抗、高的共模抑制能力和低的失调电压及温度漂移等,由于通过它隔离放大的是已经停止充电的电容上的直流电压,所以对它的频率特性没有什么要求,因而这种隔离放大器的选择与实现并不困难；隔离放大器的输出信号送入ADC测量电路，由于电容充电电压的采集时刻必须在电容电压保持阶段，需要微处理器根据内插鉴别脉冲生成ADC测量电路的使能信号，启动ADC的模数转换过程，获得充电电压的变化值。控制信号EOC来是A/D转换器的转换结束（End Of Convert）输出，在这里控制场效应管对电容放电。

3)    微处理器

完成对这个***电路模块的控制，并根据校准参数完成对模拟内插和数字式补偿电路的校准。

微处理器根据时间鉴别脉冲延时使能信号，启动ADC测量电路开始测量电压。

4)    可编程延时器

即是高精度可编程延迟芯片(PDC)，采用高速射极耦合逻辑(ECL)电路完成步进为10ps的延时补偿，通过 10 位并行端口进行数据的初始化，设置延迟补偿时间。

如图4为模拟内插与数字式补偿电路时序图。延时同步机的计数频率为f（周期为T），外触发模式下，触发脉冲边沿和***计数时钟边沿（同为上升沿或下降沿）存在固有时间间隔△t，假设需要完成的延时时间为Xns,由于***固有触发晃动，没有采用延时补偿电路的时候，延时器实际完成的延时时间为Xns+△t，现在通过模拟内插与数字式补偿电路通过测量△t值，延时同步机的可编程延时器对延时脉冲进行△t的实时补偿，大大提高延时精度。本实用新型的具体实现方法是：先通过延时同步机完成Xns－T的延时，由于***固有触发晃动，时间完成的计数延时为Xns－T+△t，通过测量到的△t值，利用延时同步机的可编程延时器完成（T－△t）的延时补偿，从而补偿后的延时同步机实际延时时间为（Xns－T +△t）+ （T－△t）=Xns，即通过对△t测量和实时补偿消除了触发晃动带来的延时误差。

例如：以100MHz的***计数时钟为例，时间鉴别脉冲的宽度为10～20ns，即充电时间间隔为10～20ns，充电电流恒定，约为8mA，充电电容的大小为68pF，由此得到的电压的最大变化值为：（△t×I）/C=2.35V，选取满程为+2.5V，转换精度在10bit的模数转换器，根据公公式△u=（△t×I）/C，得到时间测量精度为25ps左右。

此外，由于电容做为积分器具有非线性，为了保证时间测量电路的精确度，在时间测量电路启动之前，需要对电路进行校准。校准的方法是用计数时钟信号代替自然外触发信号进入时间鉴别电路，通过测量计数时钟周期T的具体时间间隔值，利用测量值通过线性补偿、分段线性补偿或全段非线性补偿的方法来减小电容积分的非线性，提高测量精度。

本说明书中公开的所有特征，除了互相排斥的特征以外，均可以以任何方式组合。

本说明书（包括任何附加权利要求、摘要和附图）中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。

Claims (4)

1.一种基于高性能内插数字式补偿电路的高精度延时同步机，包括可编程延时器，其特征在于还包括触发输入电路、内插电路、微处理器，内插电路包括时间鉴别电路、时间电压转换电路、ADC测量电路，触发输入电路、时间鉴别电路、时间电压转换电路、ADC测量电路、微处理器、可编程延时器顺序电连接，时间鉴别电路信号输出端与微处理器输入端电连接，微处理器输出端与ADC测量电路输入端电连接，ADC测量电路输出端与时间电压转换电路电连接。

2.根据权利要求1所述的一种基于高性能内插数字式补偿电路的高精度延时同步机，其特征在于所述触发输入电路的一个输入端作为延时同步机的输入端，所述可编程延时器的一个输出端作为延时同步机输出端。

3.根据权利要求1所述的一种基于高性能内插数字式补偿电路的高精度延时同步机，其特征在于所述时间鉴别电路包括第一触发器(1)、第二触发器(2)、与门电路，第一触发器(1)、第二触发器(2)、与门电路输入端顺序电连接，外触发信号和与门电路另一个输入端电连接。

4.根据权利要求1所述的一种基于高性能内插数字式补偿电路的高精度延时同步机，其特征在于所述时间电压转换电路包括开光(K1)、第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、二极管(D1)、场效应管(Q1)、隔离放大电路，其中开关(K1)一端分别与第一电阻（R1）、二极管(D1)阳极连接，开光(K1)另一端接地，第一电阻(R1)另一端接恒流源(A)，二极管(D1)阴极与第二电阻(R2)、场效应管(Q1)源极、隔离放大电路输入端、电源(+10V)共端点连接，第二电阻(R2)另一端与充电电容(C1)连接，充电电容(C1)另一端接地，ADC测量电路输出端于场效应管(Q1)栅极连接，场效应管(Q1)栅极与场效应管(Q1)漏极之间并联第三电阻(R3)，场效应管(Q1)漏极接地，隔离放大电路输出端与ADC测量电路输入端连接。

Images