CN201919022U - 用于soqpsk恒包络调制方式的解调装置 - Google Patents

Abstract

本实用新型公开了一种用于SOQPSK恒包络调制方式的解调装置，它涉及通信领域中解调器的简化接收装置和同步装置，包括抗混叠滤波器、下变频器、抽取器、支路距离计算单元、信号误差计算单元和定时NCO模块，还包括匹配滤波器组和维特比译码器；它是基于原始匹配波形的状态合并的截断波形而不是原始的匹配波形，从而大大简化了接收机结构，降低了硬件复杂度。本实用新型具有接收机状态数和匹配滤波器少，硬件复杂度低的特点，同时具有良好的接收性能。特别适用于深空通信、手持无线电台等功率受限信道的数据通信***应用。

Description

用于SOQPSK恒包络调制方式的解调装置

技术领域

本实用新型公开了一种用于SOQPSK(整形偏移四相移相键控)恒包络调制的解调装置，特别适用于深空通信、手持无线电台等功率受限信道的数据通信***应用。

背景技术

在传统的SOQPSK调制中，已经有多种调制解调方法，但其解调需要大量的匹配滤波器进行匹配。图2是现有的匹配滤波器组结构框图，如图2所示，现有的解调装置通常需要2048个匹配滤波器及相对应的能量补偿器，同时，需要2048种状态的维特比译码进行解码，算法十分复杂，硬件实现难度很大，同时，作为一种连续相位调制，于平滑消除了码元的变化特性，也使得同步变得相对困难其同步较困难。

实用新型内容

本实用新型的目的在于避免SOQPSK上述背景技术中的不足之处而提供了一种简化解调装置。本实用新型基于简化的匹配滤波器组而不是原始的2048个匹配滤波器组成的匹配滤波器组，采用4状态的维特比译码替代原有的2048种状态的维特比译码，采用数据辅助的前馈式定时同步算法进行同步。本实用新型具有良好的接收性能，和同步性能，各部件由全数字电路实现等特点。

本实用新型的目的是这样实现的：

包括抗混叠滤波器、下变频器、抽取器、支路距离计算单元、信号误差计算单元和定时NCO模块，其特征在于：还包括匹配滤波器组和维特比译码器；

所述的抗混叠滤波器的输入端口1接收经模/数变换器送来的Q倍的过采样信号流A，抗混叠滤波处理后由输出端口2的输出至下变频器的输入端口1；下变频器将输入的信号进行下变频后将信号经输出端口2送至抽取器的输入端口 1；抽取器的输入端口3与定时NCO模块的输出端口2相连，抽取器的输出端口2与匹配滤波器组的输入端口1相连，抽取器将下变频器下变频后的过采样信号，在定时NCO模块输出端口2输出的采样位置控制信号的控制下进行Q倍抽取后由抽取器的输出端口2输出至匹配滤波器组的输入端口1；匹配滤波器组将经输入端口1输入的信号和输入端口2输入的匹配波形C进行匹配滤波后由输出端口3输入至支路距离计算单元的输入端口1；支路距离计算单元对信号进行计算后经输出端口2送至信号维特比译码器的输入端口1；维特比译码器将通过支路距离计输出进行译码，通过输出端口2输出发送序列G，通过输出端口3输出误差信号到信号误差计算单元的的输入端口2；信号误差计算单元通过输入端口1输入的匹配滤波器的匹配结果和输入端口2输入的维特比误差结果计算出同步误差，并通过输出端口3送到定时NCO模块的输入端口1；定时NCO模块根据信号误差计算结果对抽取器的抽取时间进行控制，从而得到正确的位定时。

所述的匹配滤波器组由四个平均匹配滤波器和四个平均能量偏置补偿器构成；由抽取器的输出端口2输出的信号分别进入四个平均匹配滤波器的各输入端口1，然后与匹配波形进行匹配后，分别通过各自的输出端口3分别进入四个平均能量偏置补偿器；四个平均能量偏置补偿器对由输入端口1进入的信号进行能量补偿后，由各自的输出端口3输出信号分别进入支路距离计算单元的输入端口1和信号误差计算单元的输入端口1。

所述的维特比译码器由分支路径度量单元、加比选单元、存储路径度量单元、幸存路径存储单元、最大似然路径判决单元和最大似然回溯单元组成；支路距离计算单元的输出端口2将信号输出至分支度量单元的输入端口1，进行分支路径度量后将信号由分支度量单元的输出端口2送至加比选单元的输入端口1；加比选单元将输入端口1的输入信号与从输入端口4进来的存储路径度量单元存储的结构相加，得到的最小结果和其对应的路径，然后将它们分别由端口3和端口5送至存储路径度量单元和幸存路径存储单元，同时将幸存路径上的数 据由加比选单元的输出端口2送至最大似然路径判决单元的输入端口1；最大似然路径判决单元将由输入端口1进入的信号进行最大似然路径判决，将结果经输出端口2送至最大似然回溯单元的输入端口1；幸存路径由端口1将幸存路径送至最大似然回溯单元，最大似然回溯单元根据最大似然路径的输入结合幸存路径进行回溯，一直找到回溯深度L步之前的状态，状态的最高位就是译码输出G，其中L为自然数，同时，最大似然回溯单元将误差信号经输出端口4送至信号误差计算单元的输入端口2。

其中，每个平均匹配滤波器均由512个滤波器求平均组成，每个平均能量偏移补偿器由512个能量偏置补偿器求平均组成。

本实用新型相比背景技术具有如下优点：

1.本实用新型的匹配滤波器组只需要4个平均的匹配滤波器，大大简化了硬件结构，便于硬件实现。

2.本实用新型的维特比译码器只有4种状态，大大简化了状态数，简化了算法，便于硬件实现。

3.本实用新型采用基于数据辅助的前馈定时同步算法，具有良好的同步性能。

4.本实用新型不但适用于SOQPSK调制方式，还适用于其他诸如FQSPK-JR等部分响应恒包络连续相位调制方式。

附图说明

图1是本实用新型实施例的电原理方框图。

图2是现有的匹配滤波器组结构框图。

图3是本实用新型采用的匹配滤波器组的结构框图。

图4是本实用新型采用的维特比译码器的结构框图。

具体实施方式

参照图1，本实用新型包括抗混叠滤波器(1)、下变频(2)、抽取器(3)匹配滤波器组(4)、支路距离计算单元(5)、信号误差计算单元(6)、维特比译码 器(7)和定时NCO模块(8)；如图1所示，图1是本实用新型实施例的电原理方框图，实施例按图1连接线路。其中抗混叠滤波器1的作用是滤除带外干扰，抗混叠；下变频器2的作用是进行下变频，得到基带信号；抽取器3对基带Q倍过采样信号进行Q倍抽取；匹配滤波器4的作用是对信号进行匹配。匹配后的信号送到支路距离计算单元5，算出支路距离，然后将计算结果送到维特比译码器7，译码器对信号进行解码，并计算出信号误差，误差结果送到信号误差计算单元6，信号误差计算单元计算出定时误差，结果送到定时NCO单元8，定时NCO单元8对结果进行累计，以此控制抽取器的抽取时刻，从而完成位定时。抗混叠滤波器1、下变频2、抽取器3、匹配滤波器组4、支路距离计算单元5、信号误差计算单元6、维特比译码器7和定时NCO模块8，均采用美国Altera公司生产的Stratix系列FPGA芯片制作。

图3中，所述的匹配滤波器组4由四个平均匹配滤波器9-1至9-4和四个平均能量偏置补偿器10-1至10-4构成；由抽取器3的输出端口2输出的信号B1至B4分别进入四个平均匹配滤波器9-1至9-4的各输入端口1，然后与分别与四个匹配波形C1至C4进行匹配后，分别通过各自的输出端口3分别进入四个平均能量偏置补偿器10-1至10-4；四个平均能量偏置补偿器10-1至10-4对由各自输入端口1进入的信号通过四个能量信号E1至E4进行能量补偿后，由各自的输出端口3输出信号分为两路，分别进入支路距离计算单元5的输入端口1和信号误差计算单元6的输入端口1。

图4中，所述的维特比译码器7由分支路径度量单元11、加比选单元12、存储路径度量单元13、幸存路径存储单元16、最大似然路径判决单元14和最大似然回溯单元15组成，各部分按图4进行连接；支路距离计算单元5的输出端口2将信号输出至分支度量单元11的输入端口1，进行分支路径度量后将信号由分支度量单元11的输出端口2送至加比选单元12的输入端口1；加比选单元12将输入端口1的输入信号与从输入端口4进来的存储路径度量单元13存储的结构相加，得到的最小结果和其对应的路径，然后将它们分别由端口3和 端口5送至存储路径度量单元13和幸存路径存储单元16，同时将幸存路径上的数据由加比选单元12的输出端口2送至最大似然路径判决单元14的输入端口1；最大似然路径判决单元14将由输入端口1进入的信号进行最大似然路径判决，将结果经输出端口2送至最大似然回溯单元15的输入端口1；最大似然回溯单元15根据最大似然路径的输入结合幸存路径进行回溯，一直找到回溯深度L步之前的状态，状态的最高位就是译码输出G，其中L为自然数；同时，最大似然回溯单元15将误差信号经输出端口4送至信号误差计算单元16的输入端口2。

本实用新型简要工作原理如下：

抗混叠滤波器滤波后的中频信号进行下变频得到基带信号。然后使用简化的平均匹配滤波器组对信号进行匹配，匹配后的信号进行支路距离计算，结果送到维特比译码器进行解码，解码器将解码结果输出，同时将误差信息回馈到信号误差计算单元计算信号定时误差，控制定时NCO模块产生抽取时刻，控制抽取器进行抽取。

Claims (4)

1.一种用于SOQPSK恒包络调制方式的解调装置，包括抗混叠滤波器(1)、下变频器(2)、抽取器(3)、支路距离计算单元(5)、信号误差计算单元(6)和定时NCO模块(8)，其特征在于：还包括匹配滤波器组(4)和维特比译码器(7)；

所述的抗混叠滤波器(1)的输入端口1接收经模/数变换器送来的Q倍的过采样信号流A，抗混叠滤波处理后由输出端口2的输出至下变频器(2)的输入端口1；下变频器(2)将输入的信号进行下变频后将信号经输出端口2送至抽取器(3)的输入端口1；抽取器(3)的输入端口3与定时NCO模块(8)的输出端口2相连，抽取器(3)的输出端口2与匹配滤波器组(4)的输入端口1相连，抽取器(3)将下变频器(2)下变频后的过采样信号，在定时NCO模块(8)输出端口2输出的采样位置控制信号的控制下进行Q倍抽取后由抽取器(3)的输出端口2输出至匹配滤波器组(4)的输入端口1；匹配滤波器组(4)将经输入端口1输入的信号和输入端口2输入的匹配波形C进行匹配滤波后由输出端口3输入至支路距离计算单元(5)的输入端口1；支路距离计算单元(5)对信号进行计算后经输出端口2送至信号维特比译码器(7)的输入端口1；维特比译码器(7)将通过支路距离计输出进行译码，通过输出端口2输出发送序列G，通过输出端口3输出误差信号到信号误差计算单元(6)的的输入端口2；信号误差计算单元(6)通过输入端口1输入的匹配滤波器(4)的匹配结果和输入端口2输入的维特比误差结果计算出同步误差，并通过输出端口3送到定时NCO模块(8)的输入端口1；定时NCO模块(8)根据信号误差计算结果对抽取器的抽取时间进行控制，从而得到正确的位定时。

2.根据权利要求1所述的用于SOQPSK恒包络调制方式的解调装置，其特征在于：所述的匹配滤波器组(4)由四个平均匹配滤波器(9-1、9-2、9-3、9-4)和四个平均能量偏置补偿器(10-1、10-2、10-3、10-4)构成；由抽取器(3)的输出端口2输出的信号分别进入四个平均匹配滤波器(9-1、9-2、9-3、9-4)的各输入端口1，然后与匹配波形进行匹配后，分别通过各自的输出端口3分别进入四个平均能量偏置补偿器(10-1、10-2、10-3、10-4)；四个平均能量偏置补偿器(10-1、10-2、10-3、10-4)对由输入端口1进入的信号进行能量补偿后，由各自的输出端口3输出信号分别进入支路距离计算单元(5)的输入端口1和信号误差计算单元(6)的输入端口1。

3.根据权利要求1或2所述的用于SOQPSK恒包络调制方式的解调装置，其特征在于：所述的维特比译码器(7)由分支路径度量单元(11)、加比选单元(12)、存储路径度量单元(13)、幸存路径存储单元(16)、最大似然路径判决单元(14)和最大似然回溯单元(15)组成；支路距离计算单元(5)的输出端口2将信号输出至分支度量单元(11)的输入端口1，进行分支路径度量后将信号由分支度量单元(11)的输出端口2送至加比选单元(12)的输入端口1；加比选单元(12)将输入端口1的输入信号与从输入端口4进来的存储路径度量单元(13)存储的结构相加，得到的最小结果和其对应的路径，将它们分别由端口3和端口5送至存储路径度量单元(13)和幸存路径存储单元(16)，同时将幸存路径上的数据由加比选单元(12)的输出端口2送至最大似然路径判决单元(14)的输入端口1；最大似然路径判决单元(14)将由输入端口1进入的信号进行最大似然路径判决，将结果经输出端口2送至最大似然回溯单元(15)的输入端口1；幸存路径(2)由端口1将幸存路径送至最大似然回溯单元(15)，最大似然回溯单元(15)根据最大似然路径的输入结合幸存路径进行回溯，一直找到回溯深度L步之前的状态，状态的最高位就是译码输出G，其中L为自然数；最大似然回溯单元(15)将误差信号经输出端口4送至信号误差计算(6)的输入端口2。

4.根据权利要求2所述的用于SOQPSK恒包络调制方式的解调装置，其特征在于：每个平均匹配滤波器均由512个滤波器求平均组成，每个平均能量偏移补偿器由512个能量偏置补偿器求平均组成。

Images