CN201709040U - 电路板及包括该电路板的路由器 - Google Patents

电路板及包括该电路板的路由器 Download PDF

Info

Publication number
CN201709040U
CN201709040U CN2008901000261U CN200890100026U CN201709040U CN 201709040 U CN201709040 U CN 201709040U CN 2008901000261 U CN2008901000261 U CN 2008901000261U CN 200890100026 U CN200890100026 U CN 200890100026U CN 201709040 U CN201709040 U CN 201709040U
Authority
CN
China
Prior art keywords
hole
section
circuit board
trace
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2008901000261U
Other languages
English (en)
Inventor
J·R·戈根
G·亨特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Force10 Networks Inc
Original Assignee
Force10 Networks Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Force10 Networks Inc filed Critical Force10 Networks Inc
Application granted granted Critical
Publication of CN201709040U publication Critical patent/CN201709040U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/044—Details of backplane or midplane for mounting orthogonal PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0207—Partly drilling through substrate until a controlled depth, e.g. with end-point detection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0242—Cutting around hole, e.g. for disconnecting land or Plated Through-Hole [PTH] or for partly removing a PTH
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本实用新型涉及电路板及包括该电路板的路由器。该电路板包括：被绝缘层分开的多个导电层，多个导电层中的至少一些导电层被构图为包含迹线；和穿过电路板并在孔的第一纵向段中具有导电衬套的第一孔，所述导电衬套与所述多个导电层中的至少一个第一导电层上的迹线中的一个第一迹线电连接，所述孔具有与孔的第一端邻近且不具有导电衬套的第二纵向段，孔的第二纵向段包含从邻近孔的第一端的第一剖面到沿纵向与孔的第一端分开的第二剖面的至少一个过渡。由于通路和/或通孔设计的改进，即使对于更高的信道比特率，也可以在不令人难以接受地劣化差分信道的情况下在高速差分信令路径中加入这种通路。该改进可减少从通路和通孔发出的串扰和射频噪声。

Description

电路板及包括该电路板的路由器 
技术领域
本实用新型一般涉及底板，尤其涉及用于诸如分组路由器和交换机的高速数字通信***的底板布线***。 
背景技术
底板一般包含具有大量的卡连接插槽或舱的印刷电路板。各插槽或舱包含例如安装在底板上的一个或多个模块化信号连接器(modular signal connector)或卡缘连接器(card edge connector)。可去除的电路板或“卡”可被***各插槽的连接器中。各可去除电路板包含用于使信号穿过底板与其它的可去除电路板上的相应驱动器和接收器通信所需要的驱动器和接收器。 
在底板上和/或底板中形成导电迹线的一个或多个层。迹线与各种插槽上的各单个信号连接点连接，以形成数据线和控制线。 
在这里作为参考加入的在2004年11月2日授权的发明名称为“Passive Transmission Line Equalization Using Circuit Board Through-Holes”的美国专利6,812,803中，本申请的发明人描述了高速路由器底板设计。该设计适用于极高的信令速度、大的面板尺寸和高的总吞吐量。在这里作为参考加入的在2003年6月3日提交的发明名称为“High-Speed Router with Backplane Using Tuned-Impedance Thru-Holes and Vias”的美国专利申请10/454735中，本申请的发明人描述了用于调谐阻抗通路(tuned-impedance via)的有关技术。并且，在这里作为参考加入的在2004年12月8日提交的发明名称为“Backplane with Power Plane Having a Digital Ground Structure in Signal Regions”的美国专利申请11/009408中，本申请的发明人描述 了用于进一步改进这种底板设计的有关技术。 
实用新型内容
本申请的发明人注意到，在美国专利6,812,803中描述的优选实施例包含大量的非常规的设计特征，诸如较多的层数(以及较大的总厚度)、较厚的电源层(power plane)和特殊的电介质材料。虽然这些底板能够实现能以亿亿比特/秒测量的产量和高瓦特数、低噪声功率分布，但是，用于获得该极端性能的这些特征中的一些趋于增加成本和层数。并且，收发器(串行化器/解串器或并串转换器(serdes，“并串行与串并行转换器”，或“串行解串器”)技术不断发展，使得不久甚至会需要高速、低损耗和低噪声底板方案。 
根据本实用新型的一个实施例，提供了一种电路板，其特征在于，所述电路板包括：被绝缘层分开的多个导电层，所述多个导电层中的至少一些导电层被构图为包含迹线；和第一孔，所述第一孔穿过电路板并在孔的第一纵向段中具有导电衬套，所述导电衬套与所述多个导电层中的至少一个第一导电层上的迹线中的一个第一迹线电连接，所述孔具有与孔的第一端邻近且不具有导电衬套的第二纵向段，孔的第二纵向段包含从邻近孔的第一端的第一剖面到沿纵向与孔的第一端分开的第二剖面的至少一个过渡。 
根据一种实施方式，所述第一孔是提供到与电路板配对的第一部件的电连接的通孔。 
根据一种实施方式，所述第一部件与通孔的第一端的相对侧的电路板配对。 
根据一种实施方式，所述孔是在迹线中的所述第一迹线和位于所述多个导电层中的一个第二导电层上的迹线中的一个第二迹线之间提供电连接的通路。 
根据一种实施方式，所述通路具有邻近孔的第二端且不具有导电衬套的第三纵向段，所述第三纵向段包含从邻近孔的第二端的第三剖面到沿纵向与孔的第二端分开的第四剖面的至少一个过渡。 
根据一种实施方式，第一剖面和第三剖面等同，并且第二剖面和第四剖面等同。 
根据一种实施方式，第二纵向段的长度等于导电层中的所述第一导电层到孔的第一端的纵向深度减去止动间隙。 
根据一种实施方式，第一剖面和第二剖面是圆形的，第一剖面具有比第二孔剖面大至少百分之十的直径。 
根据一种实施方式，第一剖面和第二剖面之间的过渡出现在沿第二纵向段的长度的中间位置。 
根据一种实施方式，具有第二剖面的第二纵向段的部分的长度与要被抑制的一次射频有功分量有关，使得该部分的长度与一次射频的半波长的任意整数倍不同。 
根据一种实施方式，具有第一剖面的第二纵向段的部分的长度与要被抑制的一次射频有功分量有关，使得该部分的长度与一次射频的半波长的任意整数倍不同。 
根据一种实施方式，具有第二剖面的第二纵向段的部分的长度与要被抑制的一次射频有功分量有关，使得该部分的长度等于一次射频的四分之一波长。 
根据一种实施方式，所述第一孔是提供到与电路板配对的第一部件的电连接的通孔，所述电路板还包含提供到与电路板配对的第二部件的电连接的第二通孔，所述第二通孔在第二孔的第一纵向段中具有导电衬套并与所述多个导电层中的一个导电层上的迹线中的一个迹线电连接，所述第二通孔具有邻近第二孔的第一端且不具有导电衬套的第二纵向段，第二孔的第二纵向段包含从邻近第二孔的第一端的第一剖面到沿纵向与第二孔的第一端分开的第二剖面的至少一个过渡。 
根据一种实施方式，第一通孔和第二通孔类似并且与迹线中的第一迹线的相对的端部连接。 
根据一种实施方式，与第二通孔连接的迹线是所述多个导电层中的第二导电层上的第二迹线。 
根据一种实施方式，第一通孔的第二纵向段的长度等于所述多个 导电层中的第一导电层到第一孔的第一端的纵向深度减去止动间隙，并且第二通孔的第二纵向段的长度等于所述多个导电层中的第二导电层到第二孔的第一端的纵向深度减去止动间隙。 
根据一种实施方式，对于第一孔和第二孔的第二纵向段，具有第二孔剖面的段的长度分别等于第二纵向段的相应长度的一半。 
根据一种实施方式，对于第一孔和第二孔的第二纵向段，具有第二孔剖面的第一孔和第二孔的第二纵向段的部分的长度相等。 
根据一种实施方式，所述电路板还包括在迹线中的第一迹线和迹线中的第二个迹线之间提供电连接的通路。 
根据一种实施方式，所述通路在通路的第一纵向段中具有导电衬套并与第一迹线和第二迹线电连接，所述通路具有邻近通路的第一端且不具有导电衬套的第二纵向段，通路的第二纵向段包含从邻近通路的第一端的第三剖面到沿纵向与通路的第一端分开的第四剖面的至少一个过渡。 
根据一种实施方式，所述通路具有邻近通路的第二端且不具有导电衬套的第三纵向段，所述第三纵向段包含从邻近孔的第二端的第三剖面到沿纵向与孔的第二端分开的第四剖面的至少一个过渡。 
根据一种实施方式，通路的第一纵向段中的导电衬套穿过所述多个导电层中的至少一个导电层上的非功能导电焊盘。 
根据本实用新型的另一个实施例，提供了一种电路板，其特征在于，所述电路板包括：被绝缘层分开的多个导电迹线层和多个导电接地层，所述导电层被配置为使得导电迹线层分别位于一对接地层之间，导电迹线层分别包含多个差分信令迹线对；和位于差分迹线对端点上的多个孔对，孔的至少第一子集具有电接触与这些孔相关的差分迹线对端点的部分导电衬套，第一子集中的孔分别包含不具有导电衬套的端部，所述端部包含从第一剖面到第二剖面的至少一个过渡，其中，包含在第一子集中的孔对由彼此相同的孔对组成。 
根据一种实施方式，孔的第一子集包含与电路板的顶侧上的部件配对并与位于电路板的上半部中的导电迹线层耦合的信令通孔。 
根据一种实施方式，孔的至少第二子集包含与电路板的顶侧上的部件配对并与位于电路板的下半部中的导电迹线层耦合的信令通孔，孔的第二子集具有完整的导电衬套。 
根据一种实施方式，孔的第二子集穿过导电接地层中的选择的导电接地层上的非功能导电焊盘并与其电连接。 
根据一种实施方式，孔的第一子集的第二子集包含通路对，每个这种通路对中的各通路具有电接触两个不同的导电迹线层上的两个差分迹线对端点的部分导电衬套。 
根据一种实施方式，当两个不同的导电迹线层存在于电路板的上半部中时，不具有导电衬套的通路的端部形成于电路板的底端，并且，当两个不同的导电迹线层存在于电路板的下半部中时，不具有导电衬套的通路的端部形成于电路板的顶端。 
根据一种实施方式，通路对具有长度与第一子集中的其它孔的端部不同且不具有导电衬套的端部。 
根据一种实施方式，从第一剖面到第二剖面的过渡出现在沿第一子集的各孔中的端部的中间位置。 
根据本实用新型的再一个实施例，提供了一种包括上述电路板的路由器。 
在本实施例中，通过使用层交换通路减少层数。现在已发现，由于通路和/或通孔设计的进一步改进，即使对于更高的信道比特率，也可以在不令人难以接受地劣化差分信道的情况下在高速差分信令路径中加入这种通路。现在还发现，该改进可大大减少从通路和通孔发出的串扰和射频(RF)噪声。 
在至少一些实施例中，改进包含可选择的背面钻取(back drill)过程和/或前面钻取(front drill)过程。从通孔去除导电衬套的柱脚(stub)部分且加入恒定直径钻取台阶(step)的背面钻取过程是已知的。现在还发现，通过使用例如台阶化背面钻取剖面，信号反射衰减、串扰衰减和EMI(电磁干扰)衰减的明显改善是可能的。 
附图说明
通过参照附图阅读本公开，可以更好地理解本实用新型，其中： 
图1包含高速路由器/交换机的框图； 
图2示出在一个线卡(line card)上进入路由器/交换机并在另一线卡上离开路由器的通信量的一种可能的路径； 
图3表示根据实施例的路由器底板电路板的外部布局； 
图4表示根据实施例的图3所示的路由器底板的断面中的完整的材料叠层； 
图5A～E示出根据实施例的图3所示的路由器底板的断面中的信号通孔和接地孔的制造的各步骤； 
图6A和图6B示出根据实施例的图3所示的路由器底板的断面中的两个信号通孔的制造的各步骤； 
图7A和图7B示出根据实施例的差分对(differential pair)的邻近层交换通路的制造的各步骤； 
图8、图9和图10表示根据几个实施例的两个信号通孔之间的层交换信号线的断面图；以及 
图11示出适用于以上公开的断面图的几个示例性的迹线路由实施例。 
具体实施方式
在本公开的上下文中，赋予几个术语特定的意思。如这里使用的那样，高速信令指的是比约2.5Gbps大的数据率下的差分信号对上的信令。“高速信令层”或“高速差分迹线面”包含高速差分信号迹线对，但也可包含低速和/或单端迹线。“芯部电介质层”是在组装电路板之前固化和被电镀的层。“b阶电介质层”是在将芯部组装到电路板之前固化的层。“差分信令”(或“平衡信令”)是使用两个导体的信号传输模式，其中，各导体承载大小相等但极性相反的信号。“单端信令”(或“非平衡信令”)是一个导体相对于公共接地承载信号的信号传输模式。如果迹线与其差分成对的迹线之间的阻抗比该迹线 和接地之间的阻抗小，那么与单端迹线相比，差分迹线的阻抗是更加差分的。信令通孔使电路板外面的信号与电路板内部的导体耦合。通路在不同迹线路由层上耦合两个内部电路板导体之间的信号。 
在’803专利中描述的优选实施例包含大量的非常规的设计特征，诸如较多的层数(以及较大的总厚度)、较厚的电源层(power plane)和特殊的电介质材料。虽然这些底板能够实现能以亿亿比特/秒测量的产量和高瓦特数、低噪声功率分布，但是，用于获得该极端性能的这些特征中的一些趋于增加成本和层数。并且，收发器(串行化器/解串器或并串转换器(serdes，“并串行与串并行转换器”，或“串行解串器”)技术不断发展，使得不久甚至会需要高速、低损耗和低噪声底板方案。 
在本实施例中，通过使用层交换通路减少层数。现在已发现，由于通路和/或通孔设计的进一步改进，即使对于更高的信道比特率，也可以在不令人难以接受地劣化差分信道的情况下在高速差分信令路径中加入这种通路。现在还发现，该改进可大大减少从通路和通孔发出的串扰和射频(RF)噪声。 
在至少一些实施例中，改进包含可选择的背面钻取(back drill)过程和/或前面钻取(front drill)过程。从通孔去除导电衬套的柱脚(stub)部分且加入恒定直径钻取台阶(step)的背面钻取过程是已知的。现在还发现，通过使用例如台阶化背面钻取剖面，信号反射衰减、串扰衰减和EMI(电磁干扰)衰减的明显改善是可能的。例如，可通过使用具有不同钻取深度和直径的两个钻取循环或通过使用在一个钻取循环中产生这种背面钻取剖面的专用的钻取钻头，去除导电衬套的柱脚部分。以下结合特定实施例描述这些和其它实施例的细节。 
总体路由器概要 
现在，作为实施例的序言，将简要描述可与实施例一起使用的一个底板和路由器设计。图1表示路由器20的高级框图。线卡30、40、50和60向器件提供物理端口。例如，线卡30和40可分别向路由器20提供达90个吉比特以太网端口22。线卡50提供达16个10吉比特 以太网端口52，以及线卡60提供达4个OC-48POS(Packet-Over-Sonet，同步光纤网分组)端口62。虽然示出四个线卡，但是，许多的底板提供插槽以容纳更多的卡，例如，在一个实施例(在图3中示出)，容纳达14个线卡，并且在另一实施例中，容纳达7个线卡。用户可通过适当地选择线卡的数量和类型配置器件20以容纳不同的通信容量、通信模型和物理端口混合。 
交换结构70交换从该分组的入口端口/线卡到该分组的出口端口/线卡的各路由数据分组。交换结构70通过两个全双工交换结构端口连接(参见例如到线卡40的端口连接44、46)与各线卡连接。可以在逐个回声的基础上迅速重新配置交换结构70(回声是限定的时间片)。例如，在一个回声上，结构70可以从入口端口44到出口端口54以及从入口端口46到出口端口66交换分组，并且，在下一回声上，结构70可以从入口端口44到出口端口64交换分组。在任意给定的回声上，入口端口和出口端口被配对以在不过度延迟一组特定的分组的情况下尽可能多地利用交换端口。 
在图3的底板布局中，在连接到插槽SF0～SF8的9个相同的交换机结构卡之中分布交换结构功能。8个交换机结构卡组成组，以主动并行交换分组数据(第9个提供冗余)。在该配置中，全双工交换结构“端口”实际上包含与线卡连接的18个差分对-一个从线卡到各交换机结构卡的发射对，以及一个从各交换机结构卡到线卡的接收对。差分对分别专用于一端的特定线卡的并串转换器和另一端的交换机结构的并串转换器之间的单向数据传输，使得在正常的操作中所有差分信道保持完全活动并且准备好在各回声一开始就传送数据。 
路由处理模块(RPM)80驻留于RPM卡上。RPM 80具有几种职责。RPM 80负责总体***操作，即，识别和引导新的线卡、识别有缺陷的线卡、分组路由发现和与线卡共享路由表信息。RPM 80还提供用户界面(未示出)以允许***操作员配置***并查看***参数。RPM 80还可通过使用线卡物理端口中的任一个接收和发射路由器外面的分组。对于这些功能中的每一个，RPM 80一般在控制总线(对 于线卡30、40、50和60分别为总线90、91、92和93)上与线卡中的一个通信。与交换结构端口相比，控制总线可包含相对低速的信道。在图3的底板设计中，还设置与路由器20连接的第二RPM卡，以提供失败克服(failover)能力。 
RPM 80的另一职责是调度交换结构70。在优选的实现中，RPM80每个回声重新配置交换结构70。RPM 80使用调度总线94以向交换结构70-以及向线卡30、40、50和60-传递用于即将到来的回声的交换结构配置。RPM 80尝试在各回声中调度尽可能多的结构端口，以保证数据被迅速和公正地处理。与交换结构端口相比，调度总线可以是相对低速的信道。 
图2表示在分组横穿路由器20时所采取的示例性的数据路径(分组在其行进路线的一部分上在多个路由之中被分割-仅示出这些路由的一个)。图2示出会被***典型的***中的三个卡-入口线卡30、出口线卡50和交换机结构卡70a。注意，完整的功能***通常会包含至少7个另外的交换机结构卡和至少一个功能RPM卡，但是为了清楚起见从图2中省略了它们。 
卡30、50和70a被示为使用板连接器和插座与底板100连接，在这些板连接器和插座中，带标号的连接器35、55、75以及带标号的插座37、57和77是典型的。板连接器被压力装配到它们各自的卡上，并且匹配的插座被压力装配到底板上。卡然后可在希望的卡插槽上通过使连接器与插座配对与底板连接。位于各插槽上的其它连接器(诸如连接器39)执行诸如向卡供给电力的功能。 
卡上的集成电路的数量和电路功能的分割可以以各种方式改变。在图2中，线卡电路在一种可能的配置中被示出：用于处理在线卡上接收的分组的入口电路(31和51)，用于处理要被线卡传送的分组的出口电路(32和52)，和用于在入口/出口电路和交换机结构卡之间传递分组的并串转换器(串行化器/解串器33和53)。交换机结构卡电路还在一种可能的配置中被示出：与并串转换器73通信以在交换71和线卡之间传送分组数据的交换机71。 
在图2中示出一种可能的通过路由器20的数据路径。进入分组PacketIn(输入分组)201在线卡30上的端口上被接收。入口电路31处理分组，确定适当的路由器出口端口处于线卡50上并且以与线卡50对应的队列排队分组。在适当的回声上，交换机71的一个数据路径被配置(连同未示出的其它交换机结构卡上的相应的交换机一起)以从线卡30到线卡50切换数据。在该回声期间，并串转换器33从队列接收示例性的分组的数据，在8个分支之间分割它，将其串行化，并且将该分支的数据传送到8个交换机结构卡中的每一个。并串转换器33在包含连接器35、插座37、底板100中的差分对34a、插座77和连接器75的物理路径上传送送往交换结构卡70a的分支数据。并串转换器73接收数据、将其解串行化并且将其传递到交换机71。交换机71将数据切换到线卡50的适当的信道，并然后将数据传送回并串转换器73。并串转换器73在包含连接器75、插座77、底板100中的差分对56a、插座55和连接器57的物理路径上将数据重新串行化并传送。并串转换器53组合在8个分支上从交换结构卡接收的串行数据，并且将解串行化的数据传送到出口电路52。出口电路52执行另外的分组处理，并且排队用于传送到适当的出口端口外面的分组作为PacketOut(输出分组)203。 
底板布局 
图3表示图1和图2所示的路由器20和底板100的详细的底板镀层布局。底板100的顶部面板区域具有用于16个卡的连接器区域(“插槽”)。各端部的外侧的7个插槽被分别配置为接纳线卡(插槽LC0～LC6和LC7～LC13)。最中间的2个插槽被分别配置为接纳路由处理模块(插槽RPM0和RPM1)。各插槽具有用于向卡分配电力和接地信号的三个上面的连接器区域(例如，用于插槽LC4的区域JL4U0、JL4U1和JL4U2)。在它们的下面，各线卡插槽具有三个高速连接器区域(例如，用于插槽LC4的区域JLC4A、JLC4B和JLC4C)。与线卡插槽相比，RPM插槽服务于更多的卡连接，因此，使用更大的高速连接器区域。在一个实施例中，高速连接器区域被布 局为接纳可从Tyco Electronics Corporation(以前是AMP公司)得到的Z-PACKTM HS3压力装配插座。 
底板100的底部面板区域包含用于9个卡的连接器区域或插槽。这些插槽中的每一个被配置为接纳交换机结构卡(插槽SF0～SF8)。各插槽具有用于向交换机结构卡分配电力和接地信号的2个下部连接器区域(例如，用于插槽LC8的区域JSF8U0和JSF8U1)。在它们之上，各交换机结构卡插槽具有3个高速连接器区域(例如，用于插槽SF8的区域JSF8A、JSF8B和JSF8C)。 
底部面板区域还包含用于将电力和接地连接到底板的连接器区域。2个48伏配电层，即“A”配电层和“B”配电层被嵌入底板100中。在底板100的左下方，2个大的多通孔区域48VA和48VA RTN允许连接“A”电源并使引线返回一个电源，并且，第三大区域CGND(公共接地)允许连接公共接地点。在底板100的右下方存在用于“B”配电层与第二电源的类似的连接。 
现在参照图4，在断面图中示出用于在一个实施例中产生底板100的材料“叠层”120。材料叠层120具有被适当的绝缘层分开的26个导电层L01～L26。对于各导电层，图4标注具有以密耳为单位的层厚的层和该层的标识符。标有“GND”的层是由1盎斯铜构造的数字接地层。标有“HSn”的层是同样由1盎斯铜构造的高速信令层，其中n代表层号。两个“A 48V”层是一个电源的供给(“dc”)和返回(“rtn”)，并且两个“B 48V”层是另一个电源的供给和返回，它们均由4盎斯铜构造。对于各绝缘层，该层伴随该层是芯部还是b阶层的描述，并且，层的最终厚度以密耳为单位。 
为了实现高信令速度，电介质层使用在多Gbps信令速率上损失明显低于常规FR-4电介质***的电介质。两种这样的材料是FR406和IS620，它们均可从Isola集团得到。对于芯部层，使用具有50.2％树脂含量的玻璃式样2113的两个层。对于信令b阶层，使用具有玻璃式样1080/106/1080和树脂含量65％/75％/65％的三个层。对于邻接电源层的b阶层，使用具有57％树脂含量的玻璃式样2113，使得三个玻 璃层处于L11和L12之间以及L15和L16之间，并使得四个玻璃层处于L13和L14之间。 
导电层的布置还提高信令速度并且有助于控制EMI(电磁干扰)。以与两个数字接地均等分开的方式在它们之间形成各高速层(及其差分信令迹线)，例如，在L02和L04的接地面之间的层L03上形成高速层HS1。四个配电层L12～L15通过材料叠层中心的四个数字接地(L10、L11、L16和L17)与剩余的叠层分开。并且，两个电源面位于两个电力返回面之间以提供又一个隔离层。结果是对于高速信号提供整齐的配电和良好隔离的材料叠层。 
一个另外的观察结果是，为了提供这些能力，整个材料叠层相对较厚，包含26个导电层约236密耳。 
通孔和通路制造 
图5A～5E在断面图中示出实施例中的接地通孔170和底板信令通孔180的构造的几个制造步骤。首先参照图5A，示出在钻取之前包含通孔170和180(以虚线示出)的最终位置的底板的断面140。除了屏蔽和迹线阻抗控制以外，数字接地层将被用于信号通孔180的位置上的柱脚阻抗控制。分别地，在专利’803和申请’735中，为了减少由于通孔/通路柱脚导致的线上的柱脚反射并由此改善差分对的阻抗特性，导电焊盘在高速信令通孔和通路的位置上的选择的接地层上被放在底板中。在信令通孔180的希望位置上用非功能焊盘(181、182、183和184)装配几个接地层(L02、L08、L19和L25)。焊盘不需要帮助组装、对准、板集成或完成信号路径，并且不被用于连接通孔180与迹线或平面层，在这种意义上说，它们是非功能性的。这些焊盘调整由通孔形成的柱脚的阻抗，从而减少反射并由此提高穿过底板的信号的质量。 
在本例子中，在信令通孔180的希望位置上在高速信令层HS4上形成与信令迹线188连接的另一焊盘186。该焊盘将被用于将信号耦合到底板中。 
图5B表示钻取通孔170和180之后的断面140。在一个实施例 中，用24密耳直径钻取通孔。在钻取之后，焊盘181、182、183、184和186是环形的，使得内缘与通孔180的侧壁一致。钻取通孔170通过接地层L02、L04、L06、L08、L10、L11、L16、L17、L19、L21、L23和L25。还钻取通孔170通过电源层L12、L13、L14和L15，但是，如申请’408详细描述的那样，各电源层的该特定部分将与数字接地连接，并且不与该层供给电力的部分连接。 
图5C表示完成通孔170和180的镀铜之后的断面140，该镀铜例如镀约1～1.5密耳的镀层厚度。通孔170现在包含与接地层L02、L04、L06、L08、L10、L11、L16、L17、L19、L21、L23和L25以及电源层L12、L13、L14和L15电耦合的导电衬套。通孔180现在包含与焊盘181、182、183、184和186电耦合的导电衬套。 
通过“背面钻取”通孔的柱脚部分减少柱脚反射是已知的。背面钻取过程使用足够直径的钻头从该通孔的柱脚部分去除导电镀层，由此去除形成柱脚的导电路径。 
在图5D中，例如通过使用28～29密耳的钻取直径从断面140的底侧钻到深度D，使用这种过程从层L11下面的通孔170去除导电衬套。规定距层HS4上的信号焊盘规定的钻取止动间隙SC，例如约20密耳，以避免当钻取到钻取深度D时通过稍微的过度钻取不利地加剧与迹线188的连接。该止动间隙导致在迹线下面保留较小的20密耳的柱脚。 
首次相信，在具有底板厚度的量级的自由空气波长上的频率上，现在研究的差分信令速度包含明显的能量。例如，图4材料叠层120具有236密耳的标称厚度，大致等于8GHz上的射频(RF)信号的自由空气波长。当这种板被用于例如25Gbps上的二进制信令时，达约13GHz(λ＝145密耳)的频率可包含有用的信令信息。 
现在相信，即使通孔或通路被背面钻取以减少电气柱脚长度，通孔或通路也可用作这种波长下的波导。可通过标准的背面钻取大大减少通孔自身的导电柱脚部分内的信号反射，但是RF能量可向下发射通孔的背面钻取部分(图5D中的长度D)，并且仍可产生有害的效 果。虽然该RF能量的一些穿出到该板的外面，但是该RF能量的一部分从通孔的开端被反射，该部分通过在波导下面行进的能量被视为明显的阻抗失配(impedance mismatch)。阻抗失配向着通孔的导电区域反射回RF能量。反射的RF能量可被重新耦合到信号路径上，或者可通过电介质材料横向传播，并且作为串扰耦合到其它的信号路径上或耦合到接地***上。 
这里认识到，在一些有用的信道频率上，背面钻取孔的长度D可与这些频率上的半波长或其倍数相当。现在相信，该结果在这些频率上或这些频率附近导致来自通孔端的驻波反射。随着频率的增加，这些驻波趋于作为串扰建设性地或破坏性地随着变化的波长被重新引入信号线和/或被耦合到底板中。可以相信，在信道频率响应曲线中，作为不希望的波纹可观察到这种效果。在一个板特性测量中，大致±4dB的波纹被迭加到平均频率响应上，可以相信这至少部分由于通孔和通路反射。在将在后面描述的实施例的应用之前在该板中，观察到不希望的信道衰减波纹，包括中心大致在6和8GHz的额外信号损失的几个区域。现在已观察到这些信号衰减波纹与对于特定层深度上的通孔和通路选择的背面钻取深度D对应。6GHz信号具有约156密耳的自由空气半波长，该值大致与对于通路使用的背面钻取(或者，在一些情况下，为顶部钻取)深度对应。8GHz信号具有约118密耳的自由空气半波长，该值大致与对于通孔使用的背面钻取深度对应。 
本实施例通过使用图5E所示的第二背面钻取循环减少RF反射扰动的可能性。用28～29密耳钻取直径背面钻取到深度D的孔170现在通过34～36密耳的钻取直径被二次背面钻取到D/2的深度。可以相信，两个孔剖面之间的波导结构的不连续性妨碍存在于单钻取通孔中的共振反射，从而导致信道频率响应中的波纹的减少和串扰的减少。 
两个孔剖面之间的直径差控制过渡点上的能量的分布，并且可以如希望的那样被调整。在试验情况下已观察到10～20％的直径差产生良好的结果，例如，在10GHz下测量的电气性能的至少5dB的改善。 
过渡点的深度也可被调整。在试验情况下，已观察到沿通孔的背 面钻取部分的过渡点中间位置产生良好的结果。现在相信，该过渡深度的优点在于，对于具有两倍于背面钻取深度的波长的能量，从第二背面钻取过渡点反射的波长上的能量向着通孔的导电部分往回行进半波长，并可由此自行抵消。通孔的背面钻取部分的两半均具有1/4波长的反射路径，并因此可用于抵消通孔的整个背面钻取部分的共振波长上的反射能量。 
图6A和图6B示出分别具有用于与两个分开的信号迹线(不是同一差分对的一部分)188和198连接的两个相邻通孔180和190的可能串扰配置。信号迹线188位于单层HS4上，并且信号迹线198位于单层HS3上。在图6B中，通孔180已被背面钻取到深度D1，并且通孔190已被背面钻取到深度D2，使得D1和D2分别基于迹线层HS4和HS2的位置。各背面钻取之后是达到原始深度的一半的更大直径的第二背面钻取循环。由于各通孔内的共振减少，因此相邻通孔之间的串扰也减少。 
图7A和图7B示出用于从一个高速迹线层上的一对差分迹线向另一高速迹线层上的一对差分迹线传送差分信号的一对通路200和210。不是底板上的所有差分对都将使用层交换通路对，但是，这种特征的选择性使用简化迹线路由并允许使用更少的路由层。在图7A中，通路对200、210分别电连接层HS4的差分迹线对202、212和层HS5的差分迹线对204、214。与通孔相对，通路不需要外部连接并且一般直径较小。在一个实施例中，通路200和210具有16密耳直径。 
在图7B中，通过使用用于各通路的二步骤钻取循环以相同的方式背面钻取和顶部钻取通路200和210。第一钻取循环使用20～21密耳的直径直到深度D，并且第二钻取循环使用24～26密耳的直径直到深度D/2。在本例子中，D是50～60密耳，与15～20GHz之间的频率上的半波长对应。根据是否关心该范围上的频率，设计者会选择单次钻取这些通路，或者不执行钻取并且依赖于接地层L02、L08、L19和L25上的非功能焊盘来减少柱脚反射。 
图8示出沿从示例性的通孔230、通过迹线235到与该通孔连接 的通路240并且通过迹线245到另一通孔250的单信号路径切取的底板断面220。连接器260将通孔230耦合到与连接器260配对的外部部件(未示出)，并且连接器270将通孔250耦合到与连接器270配对的外部部件(未示出)。外部部件可以为例如与线卡或交换机结构卡上的Z-PACKTM HS3连接器块配对的Z-PACKTM HS3连接器插座。只有迹线235和245的端部被示出，使得通孔和通路的细节是可见的。一般地，一组平行的通孔、迹线和通路将遵循类似的过程以形成差分对。 
在图8中，迹线235铺设于层HS5上并且迹线270铺设于层HS4上。因此，通孔230和250如上面的实施例描述的那样被双重背面钻取到相应深度D1和D2，并且，通路240如上面的实施例描述的那样被双重背面钻取或双重顶部钻取到深度D1。根据关注的频率，设计者可对于短距离替代性地选择单次钻取通孔230和通路240，或者，不在230和240中钻取柱脚并且依赖于非功能性焊盘以减少柱脚反射。 
图9包含与图8类似的断面配置，该配置在连接器360、通孔330、迹线335、通路340、迹线345、通孔350和连接器370之间形成信号路径。在本例子中，迹线335铺设于层HS3上并且迹线345铺设于层HS4上。通孔330和350均被背面钻取到深度D3，大致到板的中间位置，然后以更大的直径被背面钻取到深度D3/2。通路340被背面钻取到深度D4，停在GND层L10和L11之间，并然后以更大的直径被背面钻取到深度D4/2。通路340没有被顶部钻取，但依赖于非功能焊盘以控制其顶端上的柱脚反射。虽然能够将通孔钻取得更深和到达不同的深度，但是选择共同的深度简化钻取过程，并且可以相信，对于通孔和中间通路选择不同的深度提高了信道频率响应。 
图10包含与图9类似的断面配置，该配置在连接器460、通孔430、迹线435、通路440、迹线445、通孔450和连接器470之间形成信号路径。在本例子中，迹线435铺设于层HS6上并且迹线445铺设于层HS5上。通孔430和450没有被背面钻取，但依赖于非功能焊盘以控制柱脚反射。通路440被顶部钻取到深度D4，停在GND层L16 和L17之间，并然后以更大的直径被顶部钻取到深度D4/2。通路440没有被背面钻取，但依赖于非功能焊盘以控制其底端上的柱脚反射。 
差分对路由 
底板上的高速信令优选利用差分迹线对。本公开的一个方面因此涉及高速信令层内的差分迹线对和诸如通路340和440的通路的路由布局。 
图11表示三个连接器块区J1、J2和J3之间的三个差分对的示例性部分路由布局500的平面图。该部分布局不必与图3所示的连接器块区之间的任何特定连接对应，并且，差分对路由一般将涉及比实际的实施例所示的距离长的距离。 
在图11中的平面图中示出图9的断面信号路由，作为差分对的一部分连接块区J1和J3。连接器块区J1中的通孔330和相同的通孔332为差分信号的一端提供连接点，并且能分别与层HS3上的差分迹线对335、337耦合。差分迹线对335、337在通路340和相同的通路342上端接，该通路342将差分信号传送到层HS4上的另一差分迹线对345、347。差分迹线对345、347在连接器块区J3中的通孔350和相同的通孔352上端接。通孔330、332、350和352具有图9所示的通孔剖面。通路340和342具有图9所示的通路剖面。 
在图11中的平面图中还示出图10的断面信号路由，作为差分对的一部分连接块区J2和J3。连接器块区J2中的通孔340和相同的通孔432为差分信号的一端提供连接点，并且分别与层HS6上的差分迹线对435、437耦合。差分迹线对435、437在通路440和相同的通路442上端接，该通路442将差分信号传送到层HS5上的另一差分迹线对445、447。差分迹线对445、447在连接器块区J3中的通孔450和相同的通孔452上端接。通孔430、432、450和452具有图10所示的通孔剖面。通路440和442具有图10所示的通路剖面。 
差分对中的许多差分对，诸如图11所示的差分对535、537，将不使用中间层交换通路对。差分对535、537连接连接器块区J2中的通孔对530、532与连接器块区J3中的通孔对550、552。如果在板的 上半部分中的层(HS1、HS2、HS3或HS4)上路由差分对535、537，那么对于所有的四个通孔选择图9所示的通孔剖面。如果在板的下半部分中的层(HS5、HS6、HS7或HS8)上路由差分对535、537，那么对于所有的四个通孔选择图10所示的通孔剖面。 
通过使用结合图9～11示出和描述的原理，可仅使用两个不同的信令通孔剖面(不将信号焊盘的位置解释为“不同”)和两个不同的通路剖面(同样不将信号焊盘的位置解释为“不同”)对板进行设计。通过受约束于板的上半部分中的两个层之间或板的下半部分中的两个层之间的层交换的通路，对于各通路选择两步骤背面钻取或两步骤顶部钻取。在板的上半部分上具有信号焊盘的信令通孔以相同的方式被背面钻取；在板的下半部分上具有信号焊盘的信令通孔没有被背面钻取。使用选择的数字接地层上的非功能焊盘来控制不选择背面钻取和/或顶部钻取的柱脚反射。使用该设计，背面钻取工具可通过使用共同钻取深度形成共同尺寸的所有孔。 
本领域技术人员可以认识到，这里教导的概念可以以许多其它有利的方式适应于特定的应用。背面钻取剖面可使用多于两个的孔剖面，并且/或者可在孔的断面中包含平滑改变的剖面。可以使用具有双直径和预设台阶深度的专用钻头以用单钻取循环钻取两个背面钻取孔剖面。直径越大，可在更小的直径之前钻取的深孔越浅，孔的断面越深。孔剖面不必是圆形的，选择圆形仅是为了便于加工。可以使用其它的工具和技术以形成其它的孔剖面。 
虽然已经公开了底板实施例，但是这里教导的概念同样适用于诸如中间面的其它的互连布置。 
虽然说明书会在几个位置中提到“某个”、“一个”、“另一”或“一些”实施例，但这未必意味着每个这种提到是相同的实施例或者该特征仅适用于单一的实施例。 

Claims (31)

1.一种电路板，其特征在于，所述电路板包括：
被绝缘层分开的多个导电层，所述多个导电层中的至少一些导电层被构图为包含迹线；和
第一孔，所述第一孔穿过电路板并在孔的第一纵向段中具有导电衬套，所述导电衬套与所述多个导电层中的至少一个第一导电层上的迹线中的一个第一迹线电连接，所述孔具有与孔的第一端邻近且不具有导电衬套的第二纵向段，孔的第二纵向段包含从邻近孔的第一端的第一剖面到沿纵向与孔的第一端分开的第二剖面的至少一个过渡。
2.根据权利要求1所述的电路板，其特征在于，所述第一孔是提供到与电路板配对的第一部件的电连接的通孔。
3.根据权利要求2所述的电路板，其特征在于，所述第一部件与通孔的第一端的相对侧的电路板配对。
4.根据权利要求1所述的电路板，其特征在于，所述孔是在迹线中的所述第一迹线和位于所述多个导电层中的一个第二导电层上的迹线中的一个第二迹线之间提供电连接的通路。
5.根据权利要求4所述的电路板，其特征在于，所述通路具有邻近孔的第二端且不具有导电衬套的第三纵向段，所述第三纵向段包含从邻近孔的第二端的第三剖面到沿纵向与孔的第二端分开的第四剖面的至少一个过渡。
6.根据权利要求5所述的电路板，其特征在于，第一剖面和第三剖面等同，并且第二剖面和第四剖面等同。
7.根据权利要求1所述的电路板，其特征在于，第二纵向段的长度等于导电层中的所述第一导电层到孔的第一端的纵向深度减去止动间隙。
8.根据权利要求1所述的电路板，其特征在于，第一剖面和第二剖面是圆形的，第一剖面具有比第二孔剖面大至少百分之十的直径。
9.根据权利要求1所述的电路板，其特征在于，第一剖面和第 二剖面之间的过渡出现在沿第二纵向段的长度的中间位置。
10.根据权利要求1所述的电路板，其特征在于，具有第二剖面的第二纵向段的部分的长度与要被抑制的一次射频有功分量有关，使得该部分的长度与一次射频的半波长的任意整数倍不同。
11.根据权利要求1所述的电路板，其特征在于，具有第一剖面的第二纵向段的部分的长度与要被抑制的一次射频有功分量有关，使得该部分的长度与一次射频的半波长的任意整数倍不同。
12.根据权利要求1所述的电路板，其特征在于，具有第二剖面的第二纵向段的部分的长度与要被抑制的一次射频有功分量有关，使得该部分的长度等于一次射频的四分之一波长。
13.根据权利要求1所述的电路板，其特征在于，所述第一孔是提供到与电路板配对的第一部件的电连接的通孔，所述电路板还包含提供到与电路板配对的第二部件的电连接的第二通孔，所述第二通孔在第二孔的第一纵向段中具有导电衬套并与所述多个导电层中的一个导电层上的迹线中的一个迹线电连接，所述第二通孔具有邻近第二孔的第一端且不具有导电衬套的第二纵向段，第二孔的第二纵向段包含从邻近第二孔的第一端的第一剖面到沿纵向与第二孔的第一端分开的第二剖面的至少一个过渡。
14.根据权利要求13所述的电路板，其特征在于，第一通孔和第二通孔类似并且与迹线中的第一迹线的相对的端部连接。
15.根据权利要求13所述的电路板，其特征在于，与第二通孔连接的迹线是所述多个导电层中的第二导电层上的第二迹线。
16.根据权利要求15所述的电路板，其特征在于，第一通孔的第二纵向段的长度等于所述多个导电层中的第一导电层到第一孔的第一端的纵向深度减去止动间隙，并且第二通孔的第二纵向段的长度等于所述多个导电层中的第二导电层到第二孔的第一端的纵向深度减去止动间隙。
17.根据权利要求16所述的电路板，其特征在于，对于第一孔和第二孔的第二纵向段，具有第二孔剖面的段的长度分别等于第二纵 向段的相应长度的一半。
18.根据权利要求16所述的电路板，其特征在于，对于第一孔和第二孔的第二纵向段，具有第二孔剖面的第一孔和第二孔的第二纵向段的部分的长度相等。
19.根据权利要求15所述的电路板，其特征在于，所述电路板还包括在迹线中的第一迹线和迹线中的第二个迹线之间提供电连接的通路。
20.根据权利要求19所述的电路板，其特征在于，所述通路在通路的第一纵向段中具有导电衬套并与第一迹线和第二迹线电连接，所述通路具有邻近通路的第一端且不具有导电衬套的第二纵向段，通路的第二纵向段包含从邻近通路的第一端的第三剖面到沿纵向与通路的第一端分开的第四剖面的至少一个过渡。
21.根据权利要求20所述的电路板，其特征在于，所述通路具有邻近通路的第二端且不具有导电衬套的第三纵向段，所述第三纵向段包含从邻近孔的第二端的第三剖面到沿纵向与孔的第二端分开的第四剖面的至少一个过渡。
22.根据权利要求20所述的电路板，其特征在于，通路的第一纵向段中的导电衬套穿过所述多个导电层中的至少一个导电层上的非功能导电焊盘。
23.一种电路板，其特征在于，所述电路板包括：
被绝缘层分开的多个导电迹线层和多个导电接地层，所述导电层被配置为使得导电迹线层分别位于一对接地层之间，导电迹线层分别包含多个差分信令迹线对；和
位于差分迹线对端点上的多个孔对，孔的至少第一子集具有电接触与这些孔相关的差分迹线对端点的部分导电衬套，第一子集中的孔分别包含不具有导电衬套的端部，所述端部包含从第一剖面到第二剖面的至少一个过渡，其中，包含在第一子集中的孔对由彼此相同的孔对组成。
24.根据权利要求23所述的电路板，其特征在于，孔的第一子 集包含与电路板的顶侧上的部件配对并与位于电路板的上半部中的导电迹线层耦合的信令通孔。
25.根据权利要求24所述的电路板，其特征在于，孔的至少第二子集包含与电路板的顶侧上的部件配对并与位于电路板的下半部中的导电迹线层耦合的信令通孔，孔的第二子集具有完整的导电衬套。
26.根据权利要求25所述的电路板，其特征在于，孔的第二子集穿过导电接地层中的选择的导电接地层上的非功能导电焊盘并与其电连接。
27.根据权利要求23所述的电路板，其特征在于，孔的第一子集的第二子集包含通路对，每个这种通路对中的各通路具有电接触两个不同的导电迹线层上的两个差分迹线对端点的部分导电衬套。
28.根据权利要求27所述的电路板，其特征在于，当两个不同的导电迹线层存在于电路板的上半部中时，不具有导电衬套的通路的端部形成于电路板的底端，并且，当两个不同的导电迹线层存在于电路板的下半部中时，不具有导电衬套的通路的端部形成于电路板的顶端。
29.根据权利要求27所述的电路板，其特征在于，通路对具有长度与第一子集中的其它孔的端部不同且不具有导电衬套的端部。
30.根据权利要求23所述的电路板，其特征在于，从第一剖面到第二剖面的过渡出现在沿第一子集的各孔中的端部的中间位置。
31.一种包括权利要求23所述的电路板的路由器。 
CN2008901000261U 2007-08-13 2008-08-13 电路板及包括该电路板的路由器 Expired - Lifetime CN201709040U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/891,785 US8158892B2 (en) 2007-08-13 2007-08-13 High-speed router with backplane using muli-diameter drilled thru-holes and vias
US11/891,785 2007-08-13
PCT/US2008/009713 WO2009023238A1 (en) 2007-08-13 2008-08-13 High-speed router with backplane using multi-diameter drilled thru-holes and vias

Publications (1)

Publication Number Publication Date
CN201709040U true CN201709040U (zh) 2011-01-12

Family

ID=39952294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008901000261U Expired - Lifetime CN201709040U (zh) 2007-08-13 2008-08-13 电路板及包括该电路板的路由器

Country Status (6)

Country Link
US (2) US8158892B2 (zh)
EP (1) EP2179634B1 (zh)
JP (1) JP2010537402A (zh)
CN (1) CN201709040U (zh)
TW (1) TWI462656B (zh)
WO (1) WO2009023238A1 (zh)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104041200A (zh) * 2011-11-09 2014-09-10 桑米纳公司 具有用于较高带宽传输的嵌入式电光无源元件的印刷电路板
TWI488553B (zh) * 2013-07-08 2015-06-11 Boardtek Electronics Corp 電路板及其製造方法
CN104838733A (zh) * 2012-12-28 2015-08-12 富加宜（亚洲）私人有限公司 用于改进连接器覆盖区性能的几何构型
CN104919905A (zh) * 2013-01-15 2015-09-16 日本精工株式会社 印刷电路基板和噪声抑制构造
CN106257967A (zh) * 2015-06-19 2016-12-28 星电株式会社 多层印刷布线板以及多层印刷布线板和连接器的连接结构
CN107408786A (zh) * 2014-11-21 2017-11-28 安费诺公司 用于高速、高密度电连接器的配套背板
CN108684139A (zh) * 2018-06-01 2018-10-19 华为技术有限公司 一种电路板
TWI654911B (zh) 2016-09-15 2019-03-21 美商伊諾凡恩有限公司 雙鑽孔印刷電路板導通孔
CN109874229A (zh) * 2017-12-04 2019-06-11 北大方正集团有限公司 Pcb板阶梯孔的制造方法及pcb板
CN110140430A (zh) * 2016-04-29 2019-08-16 阿瑞斯塔网络公司 用于印刷电路板的连接器
US10485097B2 (en) 2016-03-08 2019-11-19 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
CN110933855A (zh) * 2019-12-26 2020-03-27 昆山首源电子科技有限公司 5g信号通讯用ptfe高频电路板盲钻工艺
US10638599B2 (en) 2016-03-08 2020-04-28 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
US11057995B2 (en) 2018-06-11 2021-07-06 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
US11637389B2 (en) 2020-01-27 2023-04-25 Amphenol Corporation Electrical connector with high speed mounting interface
US11637403B2 (en) 2020-01-27 2023-04-25 Amphenol Corporation Electrical connector with high speed mounting interface
US11742601B2 (en) 2019-05-20 2023-08-29 Amphenol Corporation High density, high speed electrical connector

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007002342B3 (de) * 2007-01-16 2008-10-16 Friwo Mobile Power Gmbh Vereinfachte primärseitige Ansteuerschaltung für den Schalter in einem Schaltnetzteil
WO2008135305A1 (en) * 2007-05-08 2008-11-13 International Business Machines Corporation Method and apparatus for scalable and programmable delay compensation for real-time synchronization signals in a multiprocessor system with individual frequency control
US8158892B2 (en) * 2007-08-13 2012-04-17 Force10 Networks, Inc. High-speed router with backplane using muli-diameter drilled thru-holes and vias
EP2051360B1 (de) * 2007-10-17 2016-09-21 Power Systems Technologies GmbH Steuerschaltung für ein primär gesteuertes Schaltnetzteil mit erhöhter Genauigkeit der Spannungsregelung sowie primär gesteuertes Schaltnetzteil
CN101460018B (zh) * 2007-12-14 2011-02-16 华为技术有限公司 一种印制电路板及其制造方法、射频装置
US20090188710A1 (en) * 2008-01-30 2009-07-30 Cisco Technology, Inc. System and method for forming filled vias and plated through holes
US8031042B2 (en) 2008-05-28 2011-10-04 Flextronics Ap, Llc Power converter magnetic devices
JP2010027654A (ja) * 2008-07-15 2010-02-04 Nec Corp 配線基板、配線基板のビア形成方法、及び配線基板の製造方法
US8230592B2 (en) * 2008-08-19 2012-07-31 International Business Machines Corporation Method for via stub elimination
SG183772A1 (en) 2009-02-27 2012-09-27 Agency Science Tech & Res Wireless transmission of layered signals in a relay network
EP2420115B1 (en) * 2009-04-13 2015-04-08 Hewlett-Packard Development Company, L.P. Back drill verification feature
US8787044B2 (en) 2009-05-07 2014-07-22 Flextronics Ap, Llc Energy recovery snubber circuit for power converters
US20120234580A1 (en) * 2009-11-27 2012-09-20 Bae Systems Plc Circuit board
DE102009057260A1 (de) * 2009-12-08 2011-08-04 ERNI Electronics GmbH, 73099 Relief-Steckverbinder und Multilayerplatine
US8586873B2 (en) * 2010-02-23 2013-11-19 Flextronics Ap, Llc Test point design for a high speed bus
WO2011126646A2 (en) * 2010-03-31 2011-10-13 Flextronics Ap, Llc Improved backdrilling of multilayer printed circuit boards
JP2012195389A (ja) * 2011-03-15 2012-10-11 Fujitsu Ltd 配線基板、配線基板ユニット、電子装置、及び配線基板の製造方法
WO2012133755A1 (ja) 2011-03-30 2012-10-04 日本電気株式会社 伝送システムとバックプレーンシステム構築方法
JP5561428B2 (ja) 2011-03-30 2014-07-30 日本電気株式会社 伝送システムとバックプレーンシステム構築方法
US8889999B2 (en) * 2011-10-24 2014-11-18 Cisco Technology, Inc. Multiple layer printed circuit board with unplated vias
JP5919873B2 (ja) * 2012-02-21 2016-05-18 富士通株式会社 多層配線基板及び電子機器
US9269593B2 (en) * 2012-05-29 2016-02-23 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with integral stepped stacked structures
US9203293B2 (en) 2012-06-11 2015-12-01 Power Systems Technologies Ltd. Method of suppressing electromagnetic interference emission
US9203292B2 (en) 2012-06-11 2015-12-01 Power Systems Technologies Ltd. Electromagnetic interference emission suppressor
US9287792B2 (en) 2012-08-13 2016-03-15 Flextronics Ap, Llc Control method to reduce switching loss on MOSFET
US9118253B2 (en) 2012-08-15 2015-08-25 Flextronics Ap, Llc Energy conversion architecture with secondary side control delivered across transformer element
US9318965B2 (en) 2012-10-10 2016-04-19 Flextronics Ap, Llc Method to control a minimum pulsewidth in a switch mode power supply
US9605860B2 (en) 2012-11-02 2017-03-28 Flextronics Ap, Llc Energy saving-exhaust control and auto shut off system
US9660540B2 (en) 2012-11-05 2017-05-23 Flextronics Ap, Llc Digital error signal comparator
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references
US9323267B2 (en) 2013-03-14 2016-04-26 Flextronics Ap, Llc Method and implementation for eliminating random pulse during power up of digital signal controller
US9494658B2 (en) 2013-03-14 2016-11-15 Flextronics Ap, Llc Approach for generation of power failure warning signal to maximize useable hold-up time with AC/DC rectifiers
US8654553B1 (en) 2013-03-15 2014-02-18 Flextronics Ap, Llc Adaptive digital control of power factor correction front end
US9490651B2 (en) 2013-03-15 2016-11-08 Flextronics Ap, Llc Sweep frequency mode for magnetic resonant power transmission
US10820427B2 (en) * 2013-03-15 2020-10-27 Sanmina Corporation Simultaneous and selective wide gap partitioning of via structures using plating resist
US20140268610A1 (en) * 2013-03-15 2014-09-18 Gregory HALVORSON Method and system for forming a microvia in a printed circuit board
US9184668B2 (en) 2013-03-15 2015-11-10 Flextronics Ap, Llc Power management integrated circuit partitioning with dedicated primary side control winding
US9462703B2 (en) 2013-10-02 2016-10-04 International Business Machines Corporation Solder void reduction between electronic packages and printed circuit boards
JP2016539504A (ja) * 2013-11-21 2016-12-15 ツェットエフ、フリードリッヒスハーフェン、アクチエンゲゼルシャフトＺｆ Ｆｒｉｅｄｒｉｃｈｓｈａｆｅｎ Ａｇ 多機能型高電流用回路基板
JP6723156B2 (ja) * 2014-01-22 2020-07-15 サンミナ コーポレーションＳａｎｍｉｎａ Ｃｏｒｐｏｒａｔｉｏｎ 高いアスペクト比を有するめっきスルーホールの形成方法およびプリント回路基板中の高精度なスタブ除去方法
US9621053B1 (en) 2014-08-05 2017-04-11 Flextronics Ap, Llc Peak power control technique for primary side controller operation in continuous conduction mode
US9560742B2 (en) * 2014-11-11 2017-01-31 Alcatel Lucent Backdrill reliability anchors
KR101672869B1 (ko) * 2015-02-12 2016-11-04 다우리시스템 주식회사 백플레인 보드
US9907156B1 (en) 2015-03-06 2018-02-27 Juniper Networks, Inc. Cross-talk reduction for high speed signaling at ball grid array region and connector region
JP2016213136A (ja) * 2015-05-13 2016-12-15 富士通株式会社 配線基板、電子装置および配線基板の製造方法
US10556305B2 (en) 2016-02-03 2020-02-11 The Boeing Company Aligning parts using multi-part scanning and feature based coordinate systems
US10257931B2 (en) * 2016-02-09 2019-04-09 Dell Products, L.P. Systems and methods for providing grooved vias in high-speed printed circuit boards
JP6296125B2 (ja) * 2016-09-07 2018-03-20 日本電気株式会社 伝送路構造、その製造方法、および伝送路選択方法
EP3513631B1 (en) * 2016-09-15 2024-05-08 Google LLC Multilayer printed circuit board for reducing quantum signal crosstalk
US10917976B1 (en) * 2017-07-12 2021-02-09 Juniper Networks, Inc. Designing a printed circuit board (PCB) to detect slivers of conductive material included within vias of the PCB
CN107592728B (zh) * 2017-09-26 2019-03-12 郑州云海信息技术有限公司 一种pcb布局布线的方法和结构
US10244629B1 (en) * 2017-11-03 2019-03-26 Innovium, Inc. Printed circuit board including multi-diameter vias
US10524351B2 (en) * 2018-01-02 2019-12-31 Qualcomm Incorporated Printed circuit board (PCB) with stubs coupled to electromagnetic absorbing material
US10667393B2 (en) * 2018-01-04 2020-05-26 Dell Products, L.P. Stepped vias for next generation speeds
US10477672B2 (en) * 2018-01-29 2019-11-12 Hewlett Packard Enterprise Development Lp Single ended vias with shared voids
US11477892B2 (en) * 2018-05-03 2022-10-18 University Of Limerick PCB structure for embedding electronic components
US20190116668A1 (en) * 2018-12-21 2019-04-18 Intel Corporation Differential via with per-layer void
JP7237572B2 (ja) * 2018-12-27 2023-03-13 京セラ株式会社 印刷配線板の製造方法及び複合印刷配線板の製造方法
US10842017B2 (en) 2019-01-29 2020-11-17 Dell Products L.P. Printed circuit boards with non-functional features
WO2020241831A1 (ja) * 2019-05-31 2020-12-03 京セラ株式会社 印刷配線板及び印刷配線板の製造方法
CN112888163A (zh) * 2019-11-29 2021-06-01 深南电路股份有限公司 电路板及电路板的制作方法
EP3852506A1 (en) * 2020-01-14 2021-07-21 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with an etching neck connecting back drill hole with vertical through-connection
KR20210146059A (ko) * 2020-05-26 2021-12-03 주식회사 케이엠더블유 Pcb 조립체
US11664626B2 (en) * 2021-07-29 2023-05-30 Dell Products L.P. Staggered press-fit fish-eye connector

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05347480A (ja) * 1992-06-15 1993-12-27 Sumitomo Bakelite Co Ltd 多層プリント配線板の製造方法
NL9400261A (nl) * 1994-02-22 1995-10-02 Hollandse Signaalapparaten Bv Werkwijze voor het vervaardigen van een multilayer microwave board alsmede op deze wijze verkregen boards.
US6392160B1 (en) * 1998-11-25 2002-05-21 Lucent Technologies Inc. Backplane for radio frequency signals
US6541712B1 (en) * 2001-12-04 2003-04-01 Teradyhe, Inc. High speed multi-layer printed circuit board via
US6812803B2 (en) * 2002-02-05 2004-11-02 Force10 Networks, Inc. Passive transmission line equalization using circuit-board thru-holes
JP2004047795A (ja) * 2002-07-12 2004-02-12 Nec Corp 多層配線基板およびその製造方法
US20040108137A1 (en) * 2002-12-10 2004-06-10 Litton Systems, Inc. Cross connect via for multilayer printed circuit boards
US20040118605A1 (en) * 2002-12-20 2004-06-24 Van Der Laan Ruud Circuit board having a multi-functional hole
US6995322B2 (en) * 2003-01-30 2006-02-07 Endicott Interconnect Technologies, Inc. High speed circuitized substrate with reduced thru-hole stub, method for fabrication and information handling system utilizing same
US7047628B2 (en) * 2003-01-31 2006-05-23 Brocade Communications Systems, Inc. Impedance matching of differential pair signal traces on printed wiring boards
US7249337B2 (en) * 2003-03-06 2007-07-24 Sanmina-Sci Corporation Method for optimizing high frequency performance of via structures
US7337537B1 (en) * 2003-09-22 2008-03-04 Alcatel Lucent Method for forming a back-drilled plated through hole in a printed circuit board and the resulting printed circuit board
JP4259311B2 (ja) * 2003-12-19 2009-04-30 株式会社日立製作所 多層配線基板
US7852635B1 (en) * 2004-05-25 2010-12-14 Lineage Power Corporation Multi-connection via
JP4658535B2 (ja) * 2004-07-28 2011-03-23 京セラ株式会社 高周波モジュール
US20060203457A1 (en) * 2005-03-14 2006-09-14 Tyco Electronics Power Systems, Inc. Z-axis component connections for use in a printed wiring board
JP4676238B2 (ja) * 2005-04-18 2011-04-27 株式会社日立製作所 バックプレーンバス用メインボード、および、それを用いたルータシステム、ストレージシステム
US7291790B2 (en) * 2005-05-02 2007-11-06 Cisco Technology, Inc. Apertures for signal shaping using ground and signal PTH back-drilling
JP2007201112A (ja) * 2006-01-26 2007-08-09 Hitachi Ltd 掘削深さ検出構造を備えた回路基板及びこれが搭載された伝送装置
JP2008218925A (ja) * 2007-03-07 2008-09-18 Fujitsu Ltd 配線板、配線板の製造方法及び検査方法
US8158892B2 (en) * 2007-08-13 2012-04-17 Force10 Networks, Inc. High-speed router with backplane using muli-diameter drilled thru-holes and vias
US8064214B2 (en) * 2008-01-04 2011-11-22 Dialogic Corporation Press fit passive component

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104041200A (zh) * 2011-11-09 2014-09-10 桑米纳公司 具有用于较高带宽传输的嵌入式电光无源元件的印刷电路板
CN104838733B (zh) * 2012-12-28 2018-06-29 安费诺富加宜（亚洲）私人有限公司 用于改进连接器覆盖区性能的几何构型
CN104838733A (zh) * 2012-12-28 2015-08-12 富加宜（亚洲）私人有限公司 用于改进连接器覆盖区性能的几何构型
CN104919905A (zh) * 2013-01-15 2015-09-16 日本精工株式会社 印刷电路基板和噪声抑制构造
CN104919905B (zh) * 2013-01-15 2017-09-01 日本精工株式会社 电动助力转向装置用控制装置
TWI488553B (zh) * 2013-07-08 2015-06-11 Boardtek Electronics Corp 電路板及其製造方法
CN107408786A (zh) * 2014-11-21 2017-11-28 安费诺公司 用于高速、高密度电连接器的配套背板
CN107534259A (zh) * 2014-11-21 2018-01-02 安费诺公司 用于高速、高密度电连接器的配套背板
US10455689B2 (en) 2014-11-21 2019-10-22 Amphenol Corporation Mating backplane for high speed, high density electrical connector
US11950356B2 (en) 2014-11-21 2024-04-02 Amphenol Corporation Mating backplane for high speed, high density electrical connector
US11546983B2 (en) 2014-11-21 2023-01-03 Amphenol Corporation Mating backplane for high speed, high density electrical connector
CN112888152A (zh) * 2014-11-21 2021-06-01 安费诺公司 用于高速、高密度电连接器的配套背板
US10849218B2 (en) 2014-11-21 2020-11-24 Amphenol Corporation Mating backplane for high speed, high density electrical connector
CN112888152B (zh) * 2014-11-21 2024-06-07 安费诺公司 用于高速、高密度电连接器的配套背板
CN106257967B (zh) * 2015-06-19 2020-07-03 星电株式会社 多层印刷布线板以及多层印刷布线板和连接器的连接结构
CN106257967A (zh) * 2015-06-19 2016-12-28 星电株式会社 多层印刷布线板以及多层印刷布线板和连接器的连接结构
US11096270B2 (en) 2016-03-08 2021-08-17 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
US10638599B2 (en) 2016-03-08 2020-04-28 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
US11805595B2 (en) 2016-03-08 2023-10-31 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
US11553589B2 (en) 2016-03-08 2023-01-10 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
US11765813B2 (en) 2016-03-08 2023-09-19 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
US10993314B2 (en) 2016-03-08 2021-04-27 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
US10485097B2 (en) 2016-03-08 2019-11-19 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
CN110140430A (zh) * 2016-04-29 2019-08-16 阿瑞斯塔网络公司 用于印刷电路板的连接器
US10251270B2 (en) 2016-09-15 2019-04-02 Innovium, Inc. Dual-drill printed circuit board via
TWI654911B (zh) 2016-09-15 2019-03-21 美商伊諾凡恩有限公司 雙鑽孔印刷電路板導通孔
CN109874229B (zh) * 2017-12-04 2021-04-09 北大方正集团有限公司 Pcb板阶梯孔的制造方法及pcb板
CN109874229A (zh) * 2017-12-04 2019-06-11 北大方正集团有限公司 Pcb板阶梯孔的制造方法及pcb板
CN108684139A (zh) * 2018-06-01 2018-10-19 华为技术有限公司 一种电路板
CN108684139B (zh) * 2018-06-01 2020-10-09 华为技术有限公司 一种电路板
US11057995B2 (en) 2018-06-11 2021-07-06 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
US11758656B2 (en) 2018-06-11 2023-09-12 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
US11742601B2 (en) 2019-05-20 2023-08-29 Amphenol Corporation High density, high speed electrical connector
CN110933855B (zh) * 2019-12-26 2021-07-02 昆山首源电子科技有限公司 5g信号通讯用ptfe高频电路板盲钻工艺
CN110933855A (zh) * 2019-12-26 2020-03-27 昆山首源电子科技有限公司 5g信号通讯用ptfe高频电路板盲钻工艺
US11637403B2 (en) 2020-01-27 2023-04-25 Amphenol Corporation Electrical connector with high speed mounting interface
US11637389B2 (en) 2020-01-27 2023-04-25 Amphenol Corporation Electrical connector with high speed mounting interface

Also Published As

Publication number Publication date
TW200917913A (en) 2009-04-16
WO2009023238A4 (en) 2009-04-02
JP2010537402A (ja) 2010-12-02
TWI462656B (zh) 2014-11-21
US9560774B2 (en) 2017-01-31
EP2179634B1 (en) 2013-10-09
US20090045889A1 (en) 2009-02-19
US8158892B2 (en) 2012-04-17
EP2179634A1 (en) 2010-04-28
US20120167386A1 (en) 2012-07-05
WO2009023238A1 (en) 2009-02-19

Similar Documents

Publication Publication Date Title
CN201709040U (zh) 电路板及包括该电路板的路由器
US8026450B2 (en) Multi-dielectric material circuit board supporting high-speed and low-speed signaling
US6988162B2 (en) High-speed router with single backplane distributing both power and signaling
US6812803B2 (en) Passive transmission line equalization using circuit-board thru-holes
US6822876B2 (en) High-speed electrical router backplane with noise-isolated power distribution
US20030147375A1 (en) High-speed router backplane
US20080285248A1 (en) High-speed router with backplane using tuned-impedance thru-holes and vias
US6602078B2 (en) Electrical interconnect having a multi-layer circuit board structure and including a conductive spacer for impedance matching
CN109511220B (zh) 电路板和光模块
US11057986B2 (en) Printed circuit board and optical transceiver with the printed circuit board
MX2008009170A (es) Conectores de comunicaciones con elementos de acoplamiento parasiticos y/o inductivos para reducir diafonia y metodos relacionados.
CN100568614C (zh) 三角共形的传输结构
US20190164891A1 (en) Tunable differential via circuit
CN101385190A (zh) 多通道波导结构
CN212305763U (zh) 一种印制板
US20240098882A1 (en) Microstrip crosstalk reduction
CN118250888A (zh) 印刷电路板及其信号通道加工方法
CN110662368A (zh) 一种面向高速正交中板的哑铃结构通孔设计方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20110112

CX01 Expiry of patent term