CN1988200A

CN1988200A - 间隙壁电极侧接式相变化存储器及其制造方法

Info

Publication number: CN1988200A
Application number: CN 200510132710
Authority: CN
Inventors: 赵得胜; 王文翰; 李敏鸿; 许宏辉; 李乾铭; 卓言; 陈颐承; 陈维恕
Original assignee: Industrial Technology Research Institute ITRI
Current assignee: Industrial Technology Research Institute ITRI
Priority date: 2005-12-20
Filing date: 2005-12-20
Publication date: 2007-06-27

Abstract

本发明公开了一种间隙壁电极侧接式相变化存储器及其制造方法，主要采用较低电阻率的导线电极结合较高电阻率的间隙壁电极，且将相变化材料层形成于间隙壁电极之间，因此可降低相变化材料层与间隙壁电极的接触面积并缩小相变化材料的体积，进而减少相变化存储器的操作电流与功率损耗。

Description

间隙壁电极侧接式相变化存储器及其制造方法

技术领域

本发明涉及相变化存储器，特别是涉及一种有关相变化存储器中形成较小接触面积的电极，以减少发生相变化所需要的操作电流的间隙壁电极侧接式相变化存储器及其制造方法。

背景技术

许多不同的材质存在有两种或是两种以上的状态，存在有两种状态的材质特别适用于数字化的存储器。这些材质可随温度改变而产生热感应的转态现象，而呈现非晶质状态或是结晶质状态。

基本上，当材质处于非晶质状态(具有不规则排列的原子结构)，将呈现高电阻率；而当材质处于结晶状态(具有整齐排列的原子结构)，则呈现低电阻率。非晶质状态或是称为重置(Reset)状态可表示1的逻辑状态，而结晶质状态或是称为设定(Set)状态则代表0的逻辑状态。此外，这些硫属材料的结构状态可稳定地存在于作用温度以下的环境中，因此相变化组件可视为一种非挥发性的可程序化电阻器，可在高电阻值与低电阻值之间产生可逆的交替变化。

硫属材质(Chalcogenide)为一种包括VI族元素的合金。由于硫属材质的相变化迅速且具有可逆性，而且其相变化所造成的高电阻值与低电阻之间的变化差异非常明显，因此硫属材质合金特别适合作为相变化存储器的材料。具体来说，硫属材质受到温度改变影响而产生非晶态与结晶态之间的交替变化可在奈秒范围之内完成，而且其对应的高电阻值与低电阻值之间的差异性可高达6个数量级。

存储器中硫属材料随温度而改变的结构是经加热电极的电流奥姆加热效应来决定，其中加热电极邻接于硫属材料的本体，加热电极主要使用较高电阻的导电材料，且借助降低加热电极与硫属材料的接触面积可增加电流密度，因而可提高加热效率并降低操作电流。相变化组件的操作主要是借助两种不同的电流脉波施加至组件上，使得组件由于奥姆加热的效应，导致局部区域因不同的温度变化而发生非晶与结晶态的结构改变，此即分别为所谓的重置与设定操作，最终的组件状态将可借助读取这两种状态的电阻差异来达到记忆的效果。

一般来说，公知的相变化存储器数组的记忆单元设计采用1T1R的架构，即相变化存储元件与控制晶体管的串接组合，其中相变化存储元件堆栈于晶体管的上方并与晶体管的漏极连接，且相变化存储元件的制作过程可兼容于现有的CMOS标准制作过程，其主要在后段制作过程中加入。相变化存储元件所串接的晶体管除了可作为记忆单元的读写选取控制之外，任何相变化存储元件操作时所需的电流都会流经此晶体管，因此，此晶体管的大小必须足够承受相变化组件的操作电流，这也将决定相变化存储器单元记忆单元的面积。

所以，有效地降低相变化存储元件的操作电流才能有效地增加相变化存储器的密度，这也将成为相变化存储器技术发展的最大挑战。

再有，目前相变化单元记忆单元的面积主要受限于金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)控制晶体管的面积，因此为了增加相变化存储器的密度，就必须降低操作电流来缩小金属氧化物半导体场效应晶体管控制组件的大小。借助提高电极的加热效率可以降低操作电流，而提高电极加热效率的方式大致有两种：一为缩小加热电极与相变化材质的接触面积，如此可提高电流密度；另一则可采用较高电阻率的加热电极材料，来进一步增加奥姆加热的效率。

举例来说，在2003年超大规模集成电路研讨会(Symposium on VLSITechnologic 2003)所发表的相变化存储器技术中就公开了一种使用边缘接触式制作方法所形成的相变化存储器，此相变化存储器与加热电极的接触面积可通过所沉积的加热电极层厚度来得到控制，此相比于传统架构的接触面积受光刻处理能力的限制，其对于接触面积的缩小可以获得极大的突破。

然而，所公开的相变化存储器中其加热电极位于沟渠侧壁的夹层中，会造成相变化材料在填洞与侧壁接触上的困难，且还会导致均匀性及可靠性问题。再有，此相变化存储器中较高电阻率的加热电极的电流流径极长，且相变化材料在组件中所涵盖的范围过大，当电流由侧向加热电极流至上电极时，会造成较多的功率损耗。

另外，在2005年5月15日美国专利第68674255中也公开一种侧向式相变化存储器及其制造方法，是在基板上形成电极材料并加以图形化，利用此图形化之后的电极来作为相变化材料上电流流通的两个电极，其好处是可借助侧向式接触来缩小电极接触面积以降低操作电流，且借助两个电极间距的缩短可减少电流流经相变化材料的路径，进而降低组件操作时的功率损耗。一般而言，为了增加相变化材料的加热效率，在相变化存储器中所采用的加热电极材料通常需具有较高的电阻率，而在设计上若同时也利用此加热电极当作导线，将会使得组件的寄生电阻增加而造成额外的功率消耗。再有，当两电极的间距逐渐缩小后，会造成相变化材料在填洞上的困难，进而导致侧向接触电极与相变化材料的界面接触不良，易造成组件均匀性与可靠度方面的问题。

所以，非常需要提供一种具有接触面积小、低操作电流、低消耗功率的相变化存储器，来解决公知技术中的问题。

发明内容

本发明的目的在于提供一种间隙壁电极侧接式相变化存储器及其制造方法，在相变化存储器的电极处加入间隙壁电极来作为加热电极，以提高加热效率并降低导线的寄生电阻，并借助间隙壁电极与相变化存储器的侧向接触来缩小接触面积，因而可减少相变化存储器的操作电流及功率消耗。此外，借助此间隙壁电极的加入，还可促进相变化材料的填洞能力并改善其与加热电极的界面接触特性。

为了实现上述目的，本发明提供一种间隙壁电极侧接式相变化存储器的制造方法，包含有下列步骤：形成第一绝缘介电层；在第一绝缘介电层上方形成第一非相变化材料层，其中第一非相变化材料层包含贯穿第一非相变化材料层的通道；在第一非相变化材料层的通道的两侧壁形成第二非相变化材料层，此第二非相变化材料层的电阻率大于第一非相变化材料层的电阻率；在第二非相变化材料层之间形成相变化材料层；在第一非相变化材料层、第二非相变化材料层与相变化材料层上方形成第二绝缘介电层，此第二绝缘介电层包含贯穿第二绝缘介电层的通道；及在第二绝缘介电层的通道形成电性插塞。

为了使线上述目的，本发明还提供一种间隙壁电极侧接式相变化存储器的制造方法，包含有下列步骤：形成半导体组件；在半导体组件上方形成绝缘介电层，且绝缘介电层包含贯穿绝缘介电层的数个金属拴塞；在该些金属拴塞上方形成该接地接垫与该电性接垫；在接地接垫、电性接垫及绝缘介电层上方形成第一绝缘介电层，此第一绝缘介电层包含连接电性接垫，并贯穿第一绝缘介电层的金属拴塞；在第一绝缘介电层上方形成第一非相变化材料层，此第一非相变化材料层包含贯穿第一非相变化材料层的通道；在第一非相变化材料层的通道的两侧壁形成第二非相变化材料层，其中第二非相变化材料层的电阻率大于第一非相变化材料层的电阻率；在第二非相变化材料层之间形成相变化材料层；在第一非相变化材料层、第二非相变化材料层与相变化材料层上方形成第二绝缘介电层，此第二绝缘介电层包含贯穿第二绝缘介电层的通道；及在第二绝缘介电层的通道形成接触插塞。

为了实现上述目的，本发明提供一种间隙壁电极侧接式相变化存储器，包括有：第一绝缘介电层、第一非相变化材料层、第二非相变化材料层、相变化材料层、第二绝缘介电层及电性插塞。第一非相变化材料层形成于第一绝缘介电层上方，且包含贯穿第一非相变化材料层的通道，第二非相变化材料层形成于第一非相变化材料层的通道的两侧壁，其中第二非相变化材料层的电阻率大于第一非相变化材料层的电阻率。

相变化材料层形成于第二非相变化材料层之间，第二绝缘介电层形成于第一非相变化材料层、第二非相变化材料层与相变化材料层上方，且包含贯穿第二绝缘介电层的通道。最后，电性插塞形成于第二绝缘介电层的通道。

为了实现上述目的，本发明还提供一种间隙壁电极侧接式相变化存储器，包括有：半导体组件、绝缘介电材料层、接地接垫、电性接垫、第一绝缘介电层、第一非相变化材料层、第二非相变化材料层、相变化材料层、第二绝缘介电层及电性插塞。绝缘介电材料层形成于半导体组件上方，且包含有贯穿绝缘介电层的数个金属拴塞。接地接垫与电性接垫分别连接至金属拴塞。第一绝缘介电层形成于绝缘介电材料层、接地接垫及电性接垫上方，且包含连接电性接垫且贯穿第一绝缘介电层的金属拴塞。第一非相变化材料层形成于第一绝缘介电层上方，且包含贯穿第一非相变化材料层的通道，第二非相变化材料层形成于第一非相变化材料层的通道的两侧壁，其中第二非相变化材料层的电阻率大于第一非相变化材料层的电阻率。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1A至图1F为本发明的第一实施例间隙壁电极侧接式相变化存储器及其制造方法的剖示图；及

图2A至图2I为本发明的第二实施例间隙壁电极侧接式相变化存储器及其制造方法的剖示图。

其中，附图标记：

10 第一绝缘介电层

11 第一绝缘介电层的金属拴塞

20 第一非相变化材料层

30 第二非相变化材料层

40 相变化材料层

50 第二绝缘介电层

60 电性插塞

80 绝缘介电层

81 绝缘介电层的金属拴塞

85 接地接垫

90 电性接端

100 金属氧化物半导体场效晶体管

101 掺杂区

具体实施方式

公知的相变化存储器中，导电区域与相变化材料层40相互堆栈，相变化材料层40平行于基材表面，一个或是多个通道穿过绝缘层，而暴露出导电区域。再利用信道的面积来决定导电区域与相变化材料层40之间的电性接触面积，而且此接触区域的平面平行于基材。通道的最小尺寸(即最小接触面积)主要由光刻处理来决定，而通道的面积将决定垂直流进相变化材料层40的操作电流，也就是决定用于设定或是重置相变化材质的电流量，因此公知的作法其相变化存储器的操作电流主要受限于光刻处理的能力。然而，本发明的相变化存储器，是在相变化存储器的导电区域处加入间隙壁电极，用以提高加热效率，同时利用侧向式的加热电极接触来缩小相变化存储器的电极接触面积，进而可减少相变化存储器的操作电流与消耗功率，因此本发明的相变化存储器的接触面积可借助电极的沉积厚度来控制，并不受限于光刻处理的能力。

本发明提供的间隙壁电极侧接式相变化存储器及其制造方法是以相变化存储器本身及相变化存储器与晶体管(例如金属氧化物半导体场效应管及双载子接面晶体管等)位于相同的基材上加以说明，且本发明适用于其它型式的存储器。上述存储器指存储器本身及与晶体管或是其它控制组件有关的存储器单元而言。

请参考图1A至图1F，为本发明提供的第一实施例的间隙壁电极侧接式相变化存储器及其制造方法的剖示图。首先，以公知的化学气相沉积(CVD)或物理气相沉积(PVD)制作流程进行沉积氧化硅材质(氧化硅材质可由等离子体辅助气相沉积法来形成)，来形成具有氧化硅材质的第一绝缘介电层10，如图1A所示。

上述的第一绝缘介电层10也可为各种介电材质，包含有等离子体辅助化学气相沉积(PECVD)、等离子体辅助四乙氧基硅烷(PETEOS)、硼磷四乙氧基硅烷(BPTEOS)、硼磷四乙氧基硅烷(BTEOS)、磷四乙氧基硅烷(PTEOS)、四乙氧基硅烷(TEOS)、聚氧化乙烯(烷)(PEOX)等制作流程所形成的氧化硅材质、低介电常数材质以及掺杂氟的玻璃材料(例如氟硅酸盐玻璃FSG)。

接着，沉积导电材料于第一绝缘介电层10的上方，例如铜(Cu)、铝(Al)、铂(Pt)或金(Au)等等，形成第一非相变化材料层20，再经过光刻处理在第一非相变化材料层20形成贯穿的通道，如图1B所示。

接下来，沉积高电阻率的导电材料于第一非相变化材料层20的通道间的表面，例如钛(Ti)、钨(W)、氮化钛(TiN)、氮化钽(TaN)、钛钨(TiW)、钛铝(TiAl)、氮化钨钛(TiWN)、氮化铝钛(TiAlN)、多晶硅(Poly-Si)、碳(C)、碳化硅(SiC)、钽(Ta)、氧化钽硅(TaSiOx)、钨化钽(TaW)、TiAlN_X、氮化锗(GeN)或氧化钽(TaO)等，再以公知的干刻蚀或是湿刻蚀进行回刻蚀(Etching-back)处理及控制回刻蚀的时间，形成等同第一非相变化材料层20高度，且连接于第一非相变化材料层20的通道的两侧壁的第二非相变化材料层30，如图1C所示。

其中，上述的第一非相变化材料层20与第二非相变化材料层30可是一层或是多层的非相变化材料层，且第一非相变化材料层20的导电材料与第二非相变化材料层30的导电材料的选择是以第二非相变化材料层30的导电材料的电阻率大于第一非相变化材料层20的导电材料的电阻率为原则。

由于公知相变化存储器的导电区域均具有较高电阻值，所以在导电区域中会产生大量的寄生电阻，而本发明所提供的相变化存储器采用低电阻率的第一非相变化材料层20结合高电阻率的第二非相变化材料层30来作为导电区域(与公知的导电区域相同)，故可降低导电区域内的寄生电阻，进而降低相变化存储器额外的功率损耗。此外，本发明中所形成的第二非相变化材料层30的间隙壁，对于后续的相变化材料的溅射沉积可提供较大的到达角度(arriving angle)，因此可促进相变化材料的填洞能力并改善其与第二非相变化材料层30的界面接触特性。

之后再沉积相变化材料，来覆盖第一非相变化材料层20、第二非相变化材料层30及第一非相变化材料层20的通道，然后利用公知的干刻蚀或是湿刻蚀进行回刻蚀处理及控制回刻蚀的时间，使得相变化材料形成等同第二非相变化材料层30的高度，且在第二非相变化材料层30之间形成相变化材料层40，如图1D所示。再有，相变化材料层40也可以化学机械研磨(ChemicalMechanical Polishing，CMP)技术来形成上述的相变化材料层40。

上述相变化材料包括有VI族元素的合金，例如锑化镓(GaSb)、砷化铟(InSb)、硒化铟(InSe)、碲化锑(Sb2Te3)、碲化锗(GeTe)、碲化镓锑(Ge₂Sb₂Te₅)、碲化铟锑(InSbTe)、碲化镓硒(GaSeTe)、碲化锡锑(SnSb₂Te₄)、锗化铟锑(InSbGe)、碲化银铟锑(AgInSbTe)、(锗化锡)碲化锑(GeSn)SbTe、锗化锑(碲化硒)GeSb(SeTe)、硫化碲锗锑(Te₈₁Ge₁₅Sb₂S₂)或是其它的二元化合金、三元化合金及四元化合金。

如图1C及图1D所示，上述第二非相变化材料层30即是增加间隙壁电极，并将相变化材料层40形成等高第二非相变化材料层，且包含在第二非相变化材料层之间，因此，可缩小电极与相变化材料层40的接触区域，所以能减少相变化存储器的操作电流与消耗功率。

再有，公知相变化存储器的接触面积区域是利用光刻处理来决定接触面积区域的尺寸，而本发明所提出的相变化存储器是以第二非相变化材料层30(也是间隙壁电极)作为与相变化材料层40的接触面积，故与相变化材料层40的接触面积尺寸不受限于公知光刻处理能力。

然后，再沉积氧化硅材质于第一非相变化材料层20、第二非相变化材料层30与相变化材料层40上方，来形成具有氧化硅材质的第二绝缘介电层50，再以光刻处理在第二绝缘介电层50形成贯穿的通道，如图1E所示。

最后，再借助沉积及光刻处理来形成一个电性插塞60于第二绝缘介电层50的通道，来完成本发明提供的间隙壁电极侧接式相变化存储器，如图1F所示。

其中，电性插塞60可与电流驱动电路(例如金属氧化物半导体场效应晶体管及双载子接面晶体管等)来形成电性接触，且第二绝缘介电层50的材质可与上述第一绝缘介电层10的材质相同，也可不同。

因此，本发明还以相变化存储器及该相变化存储器与晶体管(例如金属氧化物半导体场效应晶体管及双载子接面晶体管等)位于相同的基材上为例来加以说明。

请参考图2A至图2I，为本发明提供的第二实施例的间隙壁电极侧接式相变化存储器及其制造方法的剖示图。

首先，如图2A所示，为通过半导体集成电路(IC)处理技术形成的半导体组件100，此半导体组件100可为金氧半场效晶体管或是双载子接面晶体管(Bipolar Junction Transistor，BJT)，且金属氧化物半导体场效应晶体管包括有栅极、源极及漏极，双载子接面晶体管包括有基极、集极及射极。此第二实施例以本发明提供的相变化存储器与金属氧化物半导体场效应晶体管位于相同的基材上为例加以说明。

如图2B所示，以公知的化学气相沉积或物理气相沉积制作流程进行沉积氧化硅或氮化硅等介电质于金属氧化物半导体场效应晶体管上方，形成绝缘介电层，且在形成绝缘介电层80之后，进行图案化刻蚀，来将绝缘介电层80形成通道，再填入(公知沉积制作流程)导电材质(例如铜、铝、铂及金等等)于绝缘介电层80的通道，来形成两个金属拴塞81。两个金属拴塞81分别电性连接金属氧化物半导体场效应晶体管中的掺杂区101，也就是形成金属氧化物半导体场效应晶体管的漏极与源极。

接下来，如图2C所示，再使用公知沉积与光刻处理在绝缘介电层80的金属拴塞81上方形成接地接垫85与电性接垫90。其中接地接垫85形成于金属氧化物半导体场效应晶体管的源极，而电性接垫90形成于金属氧化物半导体场效应晶体管的漏极。

之后，如图2D所示，为沉积氧化硅或氮化硅等介电质于绝缘介电层80、接地接垫85及电性接垫90上方，形成第一绝缘介电层10，且在形成第一绝缘介电层10之后，将位于电性接垫90处的第一绝缘介电层10进行图案化刻蚀处理来形成通道，再用导电材质(例如铜、铝、铂或金等等)填入第一绝缘介电层10的通道中，来形成贯穿第一绝缘介电层10的金属拴塞11。

接着，如图2E所示，再沉积导电材料于第一绝缘介电层10的上方，且覆盖第一绝缘介电层10的金属拴塞11，形成第一非相变化材料层20。导电材料为例如铜、铝、铂或金等等，再通过光刻处理在第一非相变化材料层20形成贯穿的通道。

在图2E之后，其形成的步骤及方法均相同于第一实施例，例如图2F相同于图1C，均使用沉积较高电阻率的导电材料，再通过光刻处理来形成与相变化材料层40接触面积小的第二非相变化材料层30(也是加热电极)。

第二非相变化材料层30的材料包含有钛、钨、氮化钛、氮化钽、钛钨、钛铝、氮化钨钛、氮化铝钛、多晶硅、碳、碳化硅、钽、氧化钽硅、钨化钽、TiAlN_X、氮化锗或氧化钽等。

图2G对应于图1D，均沉积相变化材料，借助利用公知的干刻蚀或是湿刻蚀进行回刻蚀步骤，或通过化学机械研磨方法来形成相变化材料层40。

图2H对应于图1E，使用沉积及光刻处理形成第二绝缘介电层50与包含贯穿第二绝缘介电层50的通道。而图2I对应于图1F，为在第二绝缘介电层50的通道形成一个电性插塞60。

上述沉积制程并不限定于化学气相沉积法与物理气相沉积法，也可使用热蒸镀及溅射、低压化学气相沉积(LPCVD)法、等离子体辅助化学气相沉积(PECVD)法、原子层(ALD)沉积法及原子层化学气相沉积(ALCVD)法等等。

对于固定的电流而言，电极与相变化材料层40的表面接触面积越小，越容易对相变化材质加热，使得相变化材料层40进行相变化反应，也就是由结晶态转换为非结晶态。所以，本发明提供的间隙壁电极侧接式相变化存储器主要是在第一非相变化材料层的通道处增加间隙壁电极，也是第二非相变化材料层；且相变化材料层40形成于第二非相变化材料层之间，因此，缩小与相变化材料层40的接触区域。再有，间隙壁电极的最大宽度与厚度可通过调整回刻蚀的时间来达成，所以与相变化材料层40的接触面积尺寸不受限于公知光刻处理能力。

另外，本发明提供的相变化存储器采用低电阻率的第一非相变化材料层20结合高电阻率的间隙壁电极，所以可降低导电区域内的寄生电阻，从而能减少相变化存储器的操作电流与消耗功率。

当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims

1、一种间隙壁电极侧接式相变化存储器的制造方法，其特征在于，包含有下列步骤：

形成一第一绝缘介电层；

形成一第一非相变化材料层于该第一绝缘介电层上方，该第一非相变化材料层包含贯穿该第一非相变化材料层的一通道；

形成数个第二非相变化材料层于该第一非相变化材料层的该通道的两侧壁，其中该第二非相变化材料层的电阻率大于该第一非相变化材料层的电阻率；

形成一相变化材料层于该等第二非相变化材料层之间；

形成一第二绝缘介电层于该第一非相变化材料层、该第二非相变化材料层与该相变化材料层上方，该第二绝缘介电层包含贯穿该第二绝缘介电层的一通道；及

形成一电性插塞于该第二绝缘介电层的该通道。

2、根据权利要求1所述的制造方法，其特征在于，该第一非相变化材料层的材料选自铜、铝、铂及金组成的群组。

3、根据权利要求1所述的制造方法，其特征在于，该第二非相变化材料层的材料包含有钛、钨、氮化钛、氮化钽、钛钨、钛铝、氮化钨钛、氮化铝钛、多晶硅、碳、碳化硅、钽、氧化钽硅、钨化钽、TiAlN_x、氮化锗或氧化钽。

4、一种间隙壁电极侧接式相变化存储器的制造方法，其特征在于，包含有下列步骤：

形成一半导体组件；

形成一绝缘介电层于该半导体组件上方，且该绝缘介电层包含贯穿该绝缘介电层的数个金属拴塞；

形成一接地接垫与一电性接垫于该等金属拴塞上方；

形成一第一绝缘介电层于该接地接垫、该电性接垫及该绝缘介电层上方，且包含连接该金属拴塞，并贯穿该第一绝缘介电层的该金属拴塞；

形成一相变化材料层于该第二非相变化材料层之间；

形成一第二绝缘介电层于该第一非相变化材料层、第二非相变化材料层与该相变化材料层上方，该第二绝缘介电层包含贯穿该第二绝缘介电层的一通道；及

形成一接触插塞于该第二绝缘介电层的该通道。

5、根据权利要求4所述的制造方法，其特征在于，该半导体组件为一金属氧化物半导体场效应晶体管。

6、根据权利要求4所述的制造方法，其特征在于，该半导体组件为一双载子接面晶体管。

7、根据权利要求4所述的制造方法，其特征在于，该第一非相变化材料层的材料选自铜、铝、铂及金组成的群组。

8、根据权利要求4所述的制造方法，其特征在于，该第二非相变化材料层的材料包含有钛、钨、氮化钛、氮化钽、钛钨、钛铝、氮化钨钛、氮化铝钛、多晶硅、碳、碳化硅、钽、氧化钽硅、钨化钽、TiAlN_x、氮化锗或氧化钽。

9、一种间侧壁电极侧接式相变化存储器，其特征在于，包括有：

一第一绝缘介电层；

一第一非相变化材料层，形成于该第一绝缘介电层上方，且包含贯穿该第一非相变化材料层的一通道；

数个第二非相变化材料层，形成于该第一非相变化材料层的该通道的两侧壁，其中该第二非相变化材料层的电阻率大于该第一非相变化材料层的电阻率；

一相变化材料层，形成于该等第二非相变化材料层之间；

一第二绝缘介电层，形成于该第一非相变化材料层、第二非相变化材料层与该相变化材料层上方，且包含贯穿该第二绝缘介电层的一通道；及

一电性插塞，形成于该第二绝缘介电层的该通道。

10、根据权利要求9所述的相变化存储器，其特征在于，该第一非相变化材料层的材料选自铜、铝、铂及金组成的群组。

11、根据权利要求9所述的相变化存储器，其特征在于，该第二非相变化材料层之材料包含有钛、钨、氮化钛、氮化钽、钛钨、钛铝、氮化钨钛、氮化铝钛、多晶硅、碳、碳化硅、钽、氧化钽硅、钨化钽、TiAlN_x、氮化锗或氧化钽。

12、一种间隙壁电极侧接式相变化存储器，其特征在于，包括有：

一半导体组件；

一绝缘介电材料层，形成于该半导体组件上方，且包含有贯穿该绝缘介电层的数个金属拴塞；

一接地接垫与一电性接垫，分别连接该金属拴塞；

一第一绝缘介电层，形成于该绝缘介电材料层、该接地接垫及该电性接垫上方，且包含连接该电性接垫且贯穿该第一绝缘介电层的该金属拴塞；

一相变化材料层，形成于该等第二非相变化材料层之间；

一电性插塞，形成于该第二绝缘介电层的该通道。

13、根据权利要求12所述的相变化存储器，其特征在于，该该半导体组件可为一金属氧化物半导体场效应晶体管。

14、根据权利要求12所述的相变化存储器，其特征在于，该半导体组件可为一双载子接面晶体管。

15、根据权利要求12所述的相变化存储器，其特征在于，该第一非相变化材料层的材料选自铜、铝、铂及金组成的群组。

16、根据权利要求12所述的相变化存储器，其特征在于，该第二非相变化材料层的材料包含有钛、钨、氮化钛、氮化钽、钛钨、钛铝、氮化钨钛、氮化铝钛、多晶硅、碳、碳化硅、钽、氧化钽硅、钨化钽、TiAlN_x、氮化锗或氧化钽。