CN1977330A - 时钟信号生成装置、半导体集成电路以及数据再生方法 - Google Patents

Abstract

本发明提供一种时钟信号生成装置、半导体集成电路以及数据再生方法，通过扩大了相位误差检测范围的相位误差检测器、和根据PLL同步状态的增益控制，实现PLL的捕捉时间的改善。通过在相位误差增加时进行相位误差检测点的修正，扩大相位误差检测范围。另外，根据将相位误差值平滑化的值的标准偏差对PLL的锁止状态进行判断，通过在捕捉过渡状态和常规状态下转换增益，能够使PLL的捕捉时间缩短且稳定。

Description

时钟信号生成装置、半导体集成电路以及数据再生方法

技术领域

本发明涉及一种生成用于将从记录有信息的介质再生的再生信号二值化的定时信号(时钟信号)的PLL装置(时钟信号生成装置)及用于该装置的半导体集成电路以及数据再生方法。

背景技术

现在，将信息从记录有信息的光盘上进行再生时，通常是将从盘再生的信号输入PLL(Phase Locked Loop)电路，通过PLL电路生成与再生信号同步的时钟信号，并与该时钟信号同步，将再生信号进行数字处理，并再生数字数据(例如，参照特许文献1)。

图19是表示生成时钟信号的现有的PLL电路结构的框图。

光头4102将光束照射在光盘4101上，检测来自光盘的光反射量，再输出电信号。模拟信号处理电路4200从由光头输出的电信号提取再生信号。模拟信号处理电路4200包含对电信号进行放大的前置放大器4201、将进行了放大的信号的振幅控制为恒定的增益控制电路(AGC)4202、以及改善频率特性的均衡器4203。

PLL电路4300生成与再生信号同步的时钟信号。PLL电路4300包含：用时钟信号对再生信号进行数字化处理的A/D转换器301；以将数字化后的数字值的中心值设为零的方式除去低频成分的补偿消除器4302；从补偿消除后的数字值计算相位误差值的相位误差计算器4303；从相位误差值去除无用的低频成分的环路滤波器4304；生成与环路滤波器4304的输出值相匹配的频率的时钟信号的时钟振荡器4400。

时钟振荡器4400包含将环路滤波器输出值转换为电压信号的D/A转换器4401、生成与电压信号相对应的时钟信号的电压控制振荡器(VCO)4402。

图20是表示相位误差计算器4303的动作的时刻图。图20的(A)表示环路滤波器4302的输出值(即补偿消除后的数字值)。相位误差计算器4303从该数字值中检测过零点，将夹持过零点的两个数字值中绝对值小的一方的位置作为过零点检测位置决定(图20的(B))，在过零点检测位置的数字值的倾向为上升边缘的情况下，将该数字值原封不动作为相位误差值输出，相反，在过零检测位置的数字值的倾向为下降边缘的情况，将此数字值计乘以-1的值作为相位误差值输出(图20的(C))。PLL电路4300根据从相位误差计算器4303输出的相位误差值作为控制时钟信号的频率的电路动作，使得相位误差为零。

补偿消除器4302根据相位误差、输出值的二值化信号1和0的占空比进行运作，将这些值进行加法计算，进而将进行了累加运算的值设为零，由此控制进行补偿消除的电平、即进行二值化的电平(例如参照特许文献2)。

特许文献1：日本特开2000-100083号公报

特许文献2：日本特开2000-243032号公报

特许文献3：日本特开平10-107623号公报

特许文献4：日本特开2000-285605号公报

特许文献5：日本特开2002-334520号公报

特许文献6：日本特开2000-343025号公报

特许文献7：日本特许第3301691号公报

但是，在现有技术中，存在以下问题，由于能够计算相位误差的范围只有时钟信号的±1/2周期，所以PLL电路的俘获范围窄，在与再生信号的频率误差突然变大，或因光盘上的尘埃、划痕及指纹等造成再生信号的品质恶化时，再生信号与时钟信号的同步万一不谐调，则到再同步就需要花费时间，最差的情况是根本达不到同步，以至不能再生数据。

另外，现有技术存在的另一个问题是，为了判定再生信号与时钟信号的同步状态，必须检测出含在再生信号内含有的数据再生用同步码。因此，在因光盘上的尘埃、划痕及指纹等造成再生信号的品质恶化时，即使同步失谐，也要花费时间对同步失谐情况进行检测，造成再生性能恶化。

发明内容

本发明是解决上述既有的问题而构成的，其目的在于，提供一种时钟信号生成装置，即使再生信号与时钟信号的同步失谐也能立即通过稳定地进行再捕捉来改善再生性能。

另外，在现有技术中，由于能够计算相位误差的范围只有时钟信号的±1/2周期，所以PLL电路的俘获范围窄，在再生信号和时钟信号的频率失谐的情况下，PLL的捕捉动作需要较长的时间。与此相对，提案了以下这样的时钟信号生成装置，从在相位误差值的时间轴的倾斜度计算频率误差，通过根据得到的频率误差与相位误差对时钟信号的频率进行控制，将PLL的捕获范围扩大(例如参照特许文献3、特许文献4)。

但是，在上述已有的放大PLL的捕获范围的技术中，其问题在于，由于从相位误差值的倾斜大的部位、即相位误差发生了180°变化的瞬间状态判定俘获误差状态，因此，在因光盘上的尘埃、划痕及指纹或者光盘的面接触等造成再生信号的品质恶化时等，产生误检测或漏检测，会使PLL的捕捉时间不稳定，到可以数据再生的时间变长。

另一个问题是，为了提高俘获误差状态的检测的精度，而保持多个相位误差值，从保持的相位误差值检测相位误差曲线的的位移，但是，为了不在已知的特定特性图案、而在调制了的数据区间内得到精确的检测准确度，而必须保持多个相位误差值，电路规模将变得非常庞大。

另外，另一个问题是，在现有的补偿消除器中，由于受再生信号的振幅容易变小的传号/空号比的影响，从而二值化电平容易波动，在再生信号的品质不良的状态下，就会将二值化电平控制成错误的电平，不能正常地进行根据过零点的相位误差的计算，从而不能进行PLL的捕捉。

本发明是为解决上述已知的问题，其目的在于，用简单的电路结构来实现时钟信号装置，即使在再生信号和时钟信号的频率失谐、且再生信号的品质差的情况下，也能通过立即稳定地进行PLL的捕捉改善再生性能。

本发明提供时钟信号生成装置，生成与从记录有信息的光盘再生的再生信号同步的时钟信号，其中，具备：响应上述时钟信号对上述再生信号进行脉冲调制，通过将进行了上述脉冲调制的再生信号转换为数字值，在时间序列上生成多个数字值的A/D转换装置；根据上述多个各数字值，算出表示上述再生信号与上述时钟信号的相位误差的相位误差值的相位误差计算装置；根据上述相位误差值，输出控制上述时钟信号的频率的控制信号的环路滤波装置；将具有与上述控制信号匹配的频率的信号作为上述时钟信号生成的时钟振荡装置；根据上述相位误差值，判断上述相位误差是否处于预定的范围内的相位误差范围判断装置，上述相位误差计算装置中，对上述许多数字值的过零点进行检测，在用上述相位误差范围判断装置判断出相位误差在上述预定的范围内时，就根据位于上述过零点前后的两个数字值中接近零电平侧的数字值计算上述相位误差值，在用上述相位误差范围判断装置判断出上述相位误差不在上述预定的范围内时，就根据上述两个数字值中远离零电平侧的数字值算出上述相位误差值，由此实现上述目的。

上述相位误差范围判断装置包含将上述相位误差值平滑化的低通滤波装置，上述相位误差范围判断装置也可以根据上述低通滤波装置的输出值与预定的阈值的比较结果，判断上述相位误差是否在上述预定的范围内。

上述相位误差范围判断装置在判断出上述相位误差不在上述预定的范围内时，也可以控制上述环路滤波装置，以使上述环路滤波装置的增益提高。

还具备根据上述控制信号的振幅，判断上述再生信号和上述时钟信号是否处于同步状态的同步判断装置，在上述同步判断装置判定为上述再生信号和上述时钟信号不在同步状态时，由上述相位误差判断装置作出的判定有效，在判定上述再生信号和上述时钟信号处于同步状态时，由上述相位误差判断装置作出的判定无效。

还具备将对上述数字值进行二值化的电平进行检测，根据上述电平消除上述数字值的补偿成分的补偿消除装置，上述相位误差范围判断装置也可以通过由上述补偿消除装置进行补偿消除的数字值算出上述相位误差值。

还具备根据上述控制信号的振幅，判断上述再生信号和上述时钟信号是否处于同步状态的同步判断装置，

上述同步判断装置也可以在判定上述再生信号和上述时钟信号不在同步状态时，控制上述补偿消除装置以提高上述补偿消除装置的增益，在判定上述再生信号和上述时钟信号处于同步状态时，控制上述补偿消除装置以降低上述补偿消除装置的增益。

还具备：在每个预定的区间对上述数字值进行累加的累加装置；将经过上述累加装置计算的累加值进行平均化的平均化装置；在经过上述累加装置计算的累加值和经过上述平均处理装置得到的平均值之间的差大于预定的阈值时进行误差检测的误差检测装置，在通过上述误差检测装置进行误差检测时，也可以判断上述同步判断装置不在同步状态。

本发明提供半导体集成电路，用于生成与记录有信息的光盘再生的再生信号同步的时钟信号的时钟信号生成装置，其中，上述时钟信号生成装置包含：响应上述时钟信号对上述再生信号进行脉冲调制，通过将进行了上述脉冲调制的再生信号转换为数字值，在时间序列上生成多个数字值的A/D转换装置、和生成上述时钟信号的时钟振荡装置，上述半导体集成电路具备：根据上述多个各数字值，算出表示上述再生信号与上述时钟信号的相位误差的相位误差值的相位误差计算装置；根据上述相位误差值，输出控制上述时钟信号的频率的控制信号的环路滤波装置；根据上述相位误差值，判断上述相位误差是否处于预定的范围内的相位误差范围判断装置，上述相位误差计算装置中，对上述许多数字值的过零点进行检测，在用上述相位误差范围判断装置判断出相位误差在上述预定的范围内时，就根据位于上述过零点前后的两个数字值中接近零电平侧的数字值计算上述相位误差值，在用上述相位误差范围判断装置判断出上述相位误差不在上述预定的范围内时，就根据上述两个数字值中远离零电平侧的数字值计算上述相位误差值，上述时钟振荡装置生成具有与上述控制信号匹配的频率的信号作为上述时钟信号，由此实现上述目的。

本发明提供数据再生方法，生成与从记录有信息的光盘再生的再生信号同步的时钟信号，输出与上述时钟信号同步将上述再生信号进行数字化处理的再生数据，其中，包括：(a)响应上述时钟信号，对上述再生信号进行脉冲调制，通过将进行了上述脉冲调制的再生信号转换为数字值，在时间序列上生成多个数字值的步骤；(b)根据上述多个各数字值，算出表示上述再生信号与上述时钟信号的相位误差的相位误差值的步骤；(c)根据上述相位误差值，输出控制上述时钟信号的频率的控制信号的步骤；(d)生成具有对应上述控制信号的频率的信号作为上述时钟信号的步骤；(e)根据上述相位误差值，判断上述相位误差是否处于预定的范围内的步骤，上述步骤(b)包含：检测上述多个数字值的过零点的步骤；在上述相位误差范围判断步骤中判定上述相位误差处于上述预定的范围内时，根据位于上述过零点前后的两个数字值中接近零电平侧的数字值，计算出上述相位误差值的步骤；在上述相位误差范围判断步骤中判定上述相位误差不在上述预定的范围内时，根据上述两个数字值中远离零电平侧的数字值，计算出上述相位误差值的步骤，由此实现上述目的。

本发明另一方面提供时钟信号生成装置，生成与从记录有信息的光盘再生的再生信号同步的时钟信号，其中，具备：响应上述时钟信号，对上述再生信号进行脉冲调制，通过将进行了上述脉冲调制的再生信号转换为数字值，在时间序列上生成多个数字值的A/D转换装置；根据上述多个各数字值，算出表示上述再生信号与上述时钟信号的相位误差的相位误差的第一相位误差值的第一相位误差计算装置；对上述第一相位误差值的变位的分布进行检测的第一相位误差计算装置；根据上述第一相位误差值和上述第一相位误差值的变位的分布检测结果，生成控制上述时钟信号的频率的控制信号的环路滤波装置；生成具有与上述控制信号匹配的频率的信号作为上述时钟信号的时钟振荡装置，由此实现上述目的。

还具备根据上述控制信号的振幅，判断上述再生信号和上述时钟信号是否处于同步状态的同步判断装置，上述同步判断装置也可以在判定上述再生信号和上述时钟信号不在同步状态时，设通过上述第一变位分布检测装置进行的检测有效，在判定上述再生信号和上述时钟信号处于同步状态时，设通过上述第一变位分布检测装置进行的检测有效。

还具备在每个预定的区间对上述数字值作累加计算的累加装置；对经过上述累加装置计算的累加值进行平均化的平均化装置；在经过上述累加装置计算的累加值和经过上述平均处理装置得到的平均值的差大于预定的阈值时进行误差检测的误差检测装置，在通过上述误差检测装置进行误差检测时，也可以判断上述同步判断装置不在同步状态。

上述环路滤波装置也可以生成上述控制信号，使得上述第一相位误差值的变位分布的偏差变小。

在上述分布的偏差大时，上述环路滤波装置也可以只使用在上述相位误差值中偏差变小的配极的值。

上述变位分布检测装置也可以通过对上述变位的符号进行累加计算来检测分布。

上述变位分布检测装置也可以只在上述变位的绝对值大于预定的值时对上述变位的符号进行累加计算。

上述变位分布检测装置也可以在上述变位的绝对值小于预定的值时，在对上述变位符号进行累加的累加值的绝对值变小的方向增加或减少上述累加值。

还具备：提升上述数字值的高频成分的高频提升滤波装置；根据上述高频提升滤波装置的输出信号算出表示上述再生信号和上述时钟信号间的相位误差的第二相位误差值的第二相位误差计算装置；对上述第二相位误差值的变位的分布进行检测的第二变位分布检测装置，上述环路滤波装置也可以生成上述控制信号以使第一相位误差值的变位分布的偏差变小。

还具备对上述数字值作二值化处理的电平进行检测，根据上述电平对上述数字值的补偿成分进行消除的补偿消除装置，上述第一相位误差计算装置根据通过上述补偿消除装置补偿消除的数字值计算上述第一相位误差值，上述高频提升滤波装置也可以包含于上述补偿消除装置中。

还具备根据上述控制信号的振幅，对上述再生信号和时钟信号是否处于同步状态进行判断的同步判断装置，在判定出上述再生信号与上述时钟信号不在同步状态时，上述同步判断装置控制上述补偿消除装置以提高上述补偿消除装置的增益，在判定出上述再生信号与上述时钟信号处于同步状态时，上述同步判断装置也可以控制上述补偿消除装置以降低上述补偿消除装置的增益。

本发明其他发明提供半导体集成电路，其生成与从记录有信息的光盘再生的再生信号同步的时钟信号，其中，上述时钟信号生成装置包含响应上述时钟信号对上述再生信号进行脉冲调制，并通过将进行了上述脉冲调制的再生信号转换为数字值，在时间序列上生成多个数字值的A/D转换装置、和生成上述时钟信号的时钟振荡装置，上述半导体集成电路包含：根据上述多个各数字值算出表示上述再生信号和上述时钟信号的相位误差的第一相位误差值的第一相位误差计算装置；对上述第一相位误差值的变位分布进行检测的第一变位分布检测装置；根据上述第一相位误差值和上述第一相位误差值的变位分布的检测结果，生成控制上述时钟信号的频率的控制信号的环路滤波装置，上述环路滤波装置生成控制信号，使得上述第一相位误差值的变位分布的偏差变小，上述时钟振荡装置生成具有与上述控制信号匹配的频率的信号作为上述时钟信号，由此实现上述目的。

本发明其他发明提供数据再生方法，生成与从记录有信息的光盘再生的再生信号同步的时钟信号，输出与上述时钟信号同步将上述再生信号进行数字化处理的再生数据，其中，包括：(a)响应上述时钟信号，对上述再生信号进行脉冲调制，通过将进行了上述脉冲调制的再生信号转换为数字值，在时间序列上生成多个数字值的步骤；(b)根据上述多个各数字值，算出表示上述再生信号与上述时钟信号的相位误差的第一相位误差值的步骤；(c)检测上述第一相位误差值的变位分布的步骤；(d)根据上述第一相位误差值和上述第一相位误差值的变位分布检测结果生成控制上述时钟信号的频率的控制信号的步骤；(e)生成具有与上述控制信号匹配的频率的信号作为上述时钟信号，上述步骤(d)包含：生成上述控制信号，使得上述第一相位误差值的变位分布的偏差变小的步骤，由此实现上述目的。

在以上的本发明中，通过根据对相位误差的范围进行了判断的结果算出相位误差值，从而能够将可以计算的相位误差值的范围扩展到时钟信号的±1周期。

另外，根据从环路滤波装置输出的控制信号对再生信号和时钟信号的相位同步状态立即作出判断，通过适宜地控制时钟信号生成装置能够生成稳定的时钟信号。

根据本发明的时钟信号生成装置，通过进行可算出的相位误差值的范围的修正，能够扩大俘获误差范围，即使在再生信号的频率发生突然变化造成同步失谐的情况下，也能够重新同步。

另外，根据相位误差值的判断结果和同步状态的判断结果，通过控制环路滤波装置及补偿消除装置的增益及相位误差范围判断装置，在再生信号与时钟信号不在同步状态时提高增益，扩大算出相位误差值的范围且极快地牵引到同步状态，在再生信号与时钟信号处于同步状态时降低增益，对算出相位误差值的范围进行修正，能够生成稳定的时钟信号。

还有，根据本发明的其他时钟信号生成装置，求出相位误差的变位的分布，对其偏差进行检测。在检测的偏差大时，以如没有偏差的相位误差值为基准生成控制时钟信号频率的控制信号。由此，即使是再生信号的品质不良的状态，也能够正确的检测到PLL不能俘获再生信和时钟信号的频率误差的状态，通过根据检测结果控制时钟信号的频率，使得频率误差位于俘获范围，从而能够生成稳定的时钟信号。

另外，根据本发明的一个实施例，由于通过将相位误差值的变位的符号进行累加运算的累加值求出相位误差值的变位分布，从而不必保持多个相位误差值，即可在小型的电路中实现高精度的检测。

再有，根据本发明的一个实施例，通过由高通提升滤波装置将短标记/空间部的振幅放大，能够使二值化电平的检测精度提高，且能够使PLL的捕获动作稳定。

附图说明

图1是表示本发明实施例1的PLL电路的结构的模式图；

图2是表示本发明实施例1的相位误差计算的动作的定时图；

图3是表示本发明实施例1的相位误差范围判断电路的结构的模式图；

图4是表示本发明实施例1的相位误差范围判断的动作的定时图；

图5是表示本发明实施例1的同步判断电路的结构的模式图；

图6是表示本发明实施例1的状态机的状态转移图；

图7是表示本发明实施例1的振幅误差检测的动作的定时图；

图8是表示本发明实施例1的同步状态判断的动作的定时图；

图9是表示本发明实施例2的时钟信号发生电路的结构的模式图；

图10是表示本发明实施例2的变位分布检测器的结构的模式图；

图11是表示本发明实施例2的变位分布检测器的动作的定时图；

图12是表示本发明实施例2的变位分布检测器的动作的定时图；

图13是表示本发明实施例2的变位分布检测器的动作的定时图；

图14是表示本发明实施例2的环路滤波器的结构的模式图；

图15是表示本发明实施例2的变位分布检测器和环路滤波器的动作的定时图；

图16是表示本发明实施例3的时钟信号发生电路的结构的模式图；

图17是表示本发明实施例3的高频提升滤波的结构的模式图；

图18是表示本发明实施例4的盘装置的结构的模式图；

图19是表示现有的PLL电路的结构的模式图；

图20是表示现有的PLL电路的相位误差计算的动作的定时图。

符号说明

101  光盘

102  光头

103  电机

200  模拟信号处理电路

201  前置放大器

202  AGC(增益控制电路)

203  补偿器

300  PLL电路

301  A/D转换器

302  补偿消除器

303  相位误差计算器

304  环路滤波器

400  时钟振荡器

401  D/A转换器

402  VCO(电压控制振荡器)

500  相位误差范围判断器

501  延时器

502  比较器

600  同步判断器

601    直流电平检测器

602    LPF

603    减法器

604    比较器

605    交流电平检测器

606    LPF

607    减法器

608    比较器

609    标准偏差计算器

610    比较器

611    连续判断器

612    状态机

613    门脉冲发生器

1101   光盘

1102   光头

1102a  光束

1102b  电信号

1103   电机

1200   模拟信号处理电路

1200a  再生信号

1200b  伺服用再生信号

1201   前置放大器

1202   AGC

1203   补偿器

1300   时钟信号生成装置

1301   A/D转换器

1301a  数字值

1302   补偿消除器

1302a  补偿消除后的数字值

1303   相位误差计算器

1303a  相位误差值

1303b  相位误差计算同步信号

1304   环路滤波器

1304a  控制信号

1305   分布检测用相位误差计算器

1305a  分布检测用相位误差计算值

1305b  分布检测用相位误差计算定时信号

1400   时钟振荡器

1401   D/A转换器

1402   VCO

1400a  时钟信号

1500   变位分布检测器

1501   微分滤波器

1502、1504、1505、1506  延时器

1503、1510  加法器

1507、1508、1509  减法器

1501a  微分滤波输出值

1501b  微分滤波输出值的符号

1511   比较器

1512   累加器

1512a  符号的累加值

1513   比较器

1500a  分布检测结果

1601   导引通道电路

1601a  再生数据

1602   数据解调电路

1602a  数据解调结果

1603   地址译码器

1603a  地址值

1604   缓冲存储器

1605   CPU

1606   伺服电路

1606a  电机驱动信号

1606b  光头驱动信号

1607  接口

1701、1702、1703、1704、1705  延时器

1706、1707、1708、1709、1710  累加器

1711   加法器

3021   零电平检测器

3021a  零电平检测值

3022   二值化DUTY检测值

3022a  二值化检测值

3023   累加器

3023a  值化电平值

3024   高频提升滤波器

3024a  高频提升滤波输出值

3025   减法器

3041   相位误差屏蔽器

3042、3045  放大器

3043、3046  加法器

3044   延时器

具体实施方式

下面，参照附图对与本发明的PLL装置(时钟信号生成装置)的实施例进行说明。

(实时例1)

图1是表示本发明实施例1的PLL装置的结构的框图。

光头102将光束照射在光盘101上，检测来自光盘101的反射光量，输出电信号。模拟信号处理电路200从由光头102输出的电信号中提取再生信号。模拟信号处理电路200包含：将电信号放大的前置放大器201、将放大了的信号的振幅控制为恒定的放大控制电路(AGC)202、改善频率特性的补偿器203。

其次，对PLL电路300的结构进行说明。

PLL电路300生成与再生信号同步的时钟信号。时钟信号生成电路300包含：用时钟信号对再生信号进行数字化处理的A/D转换器301、以将数字化了的数字值的中心值设为零的方式除去低频成分的补偿消除器302、算出从补偿消除器302输出的数字值与时钟信号的相位误差的相位误差计算器303、控制相位误差计算器303进行的相位误差值的计算范围的修正的相位误差范围判断器500、从相位误差值当中除去无用的频带成分的环路滤波器304、生成具有与环路滤波器304的输出值相匹配的频率的时钟信号的时钟振荡器400、通过环路滤波器输出值对再生信号与时钟信号的相位同步状态进行判断的同步判断器600。

用A/D转换器301进行了数字化的数字值中含有在模拟信号处理器200中没有被去除而残存的无用低频的成分。补偿消除器302提取出该低频带域成分，通过减去从数字值提取出的补偿值，去除低频成分。由此，即使诸如在光盘的信息记录面上附着上尘埃及指纹、再生信号因低频率而发生波动的情况下，也能够进行稳定的时钟脉冲生成动作。

相位误差计算器303根据补偿消除后的数字值计算相位误差值。图2是表示相位误差计算器303的动作的定时图。图2的(A)以时间序列表示补偿消除后的数字值。从这些数字值当检测位于过零点前后的两个数字值，通常将这两个数字值中绝对值小的一方的位置当作过零检测位置而决定(图2的(B))，而将两个数字值中另一方的位置当作修正过零检测位置决定(图2的(C))。在由相位误差范围判断器500发出的判断信号是表示***的“L”时，选择过零检测位置，相反，在表示有修正的“H”时，选择过零检测位置(图2的(D)(E))。相位误差值在被选择的位置数字值的倾斜为上升的边缘时，以该数字值原封不动作为相位误差值输出，在被选择的位置数字值的倾斜为下降的边缘时，将-1乘以该数字值后的值作为相位误差值输出。

通过环路滤波器304，从相位误差值中去除无用的频率成分。环路滤波器304的输出值输入到时钟振荡器400。时钟振荡器400包含将环路滤波器304的输出值转换为电压信号的D/A转换器401、和电压控制振荡器(VCO)402。当环路滤波器304的输出值大，D/A转换器401的输出电压高时，由VCO402生成的时钟信号的频率变高。另外，当环路滤波器304的输出小，D/A转换器401的输出电压小时，由VCO402生成的时钟信号的频率变低。因此，PLL电路300在由相位误差计算器303算出的相位误差值为正的值时，时钟信号的频率就动作而升高，在由相位误差计算器303算出的相位误差值为负的值时，时钟信号的频率就降低。

图3是表示相位误差判断器500的结构的框图。将用相位误差计算器303计算出的相位误差值设为P倍，在其被延时器延时的值上加(1-P)倍的值，再将该加法值输入延时器501。P值例如也可以是1/2。包含延时器501的循环电路在每次通过相位误差计算器303计算出相位误差值时动作，由此，延时器501的输出值在相位误差值持续增加或减小的情况下，其绝对值都变大。比较器502在延时器501的输出值变得大于预定的正阈值时，或者变得小于预定的负阈值时，需要进行相位误差计算范围的修正，输出相位误差范围判断信号。

图4是表示相位误差范围判断器500的动作的定时图。图4的(A)表示再生信号和时钟信号处于同步状态的数字值，在过零检测位置的值为零。另一方面，图4的(B)表示时钟信号的频率相对于再生信号低的情况下的数字值。由于时钟信号的频率低，所以在每个若干周期，时钟信号的相位相对于再生信号延迟时钟信号的1/2周期以上。图4的(C)表示此时的相位误差值。由于在不需修正相位误差计算范围时，相位误差计算范围只有±1/2周期，所以时钟信号的相位延迟稳定在1/2周期以内时，相位误差值就成了表示时钟信号的频率UP的值，但是，如果延迟1/2周期以上，则旋转一个周期，成为表示相位频率DOWN表示的值，不能生成同步的时钟信号。图4的(D)表示与此相对应的在相位误差判断器500的延时器501的值。在时钟信号的频率低的情况下，延时器501的输出值在正侧时绝对值增加，时钟信号相对于再生信号的相位延迟1/2周期时，就会超出预定的正向阈值，其结果是，必须进行相位误差范围的修正，相位误差范围判断信号变成“H”(图4的(E))。相位误差计算器303依照相位误差范围判断信号选择修正过零检测位置，由此，可计算相位误差的范围是+1/2周期～+1周期的范围，在相位不超过+1周期的范围时，可以继续输出表示频率UP的相位误差值。其结果是，能够生成稳定同步的时钟信号。另外，在时钟信号的频率高的情况下，延时器501的输出值在负侧时绝对值增加，在时钟信号相对于再生信号的相位提前1/2周期时，就会超出预定的负向阈值，其结果是，相位误差范围判断信号变成“H”。相位误差计算器303依照相位误差范围判断信号选择修正过零检测位置，由此，可计算相位误差的范围为-1/2周期～-1周期的范围，在相位不超过-1周期的范围，可以继续输出表示频率DOWN的相位误差值。在此，控制+侧阈值和-侧阈值的值，使得输入到A/D转换器301的再生信号的振幅通过模拟信号处理电路200的增益控制电路(AGC)202而成为恒定，由此，可决定为对应于该振幅的值。

下面，对同步判断器600的动作进行说明。

图5是表示同步判断器600的结构的框图。同步判断器600包含：检测从A/D装换器301输出的数字值的直流电平的DC电平检测器601；对直流电平检测值的变化进行平滑处理的低通滤波器(LPF)602；计算DC电平检测值与LPF输出值差值的减法器603；对上述差值与预定的DC误差检测阈值进行比较的比较器604；检测从A/D转换器301输出的数字值的AC电平的AC电平检测器605；对AC电平检测值的变化进行平滑处理的低通滤波器(LPF)606；计算AC电平检测值与LPF输出值之差的减法器607；对上述差值与预定的AC误差检测阈值进行比较的比较器608；计算环路滤波器304的输出值的标准偏差的标准偏差计算器609；对上述标准偏差与预定的标准偏差阈值进行比较的比较器610；判断比较结果的连续性的连续判断器611；依照上述检测结果进行动作的状态机612；根据状态机612控制PLL电路300的动作的门脉冲生成器613。

图7的(A)是表示对数字值的DC变动进行检测的动作的定时图。DC电平检测器601是求出在每一个预定的区间对从A/D转换器301输出的数字值进行乘算的值，该区间对于应该检测DC波动动成分的周期，非常短，而且只要大于数字值表示的信息比特“1”和“0”的比例(占空比)大体成1∶1的区间即可。通过用LPF602使DC电平检测值平滑化，求得DC电平检测值的平均值。LPF602只要除去应该检测的DC波动成分的频率特性即可。在减法器603中，对DC电平检测值与其平均值的差值进行计算，在发生了DC波动的情况下，差值的绝对值变大，当超出DC误差检测阈值时，通过比较器604对DC误差进行检测。

图7的(B)是表示检测数字值的DC变动的动作的定时图。AC电平检测器605求出将从A/D转换器301输出的数字值在每一个预定的区间积算的值，该区间只要对于应该检测的AC波动成分的周期尽可能的短即可。通过用LPF606将AC电平检测值平滑，求得AC电平检测值的平均值。LPF606只要为除去应该检测的AC波动成分的频率特性就可以。在减法器607中，AC电平检测值与其平均值的差值被计算出来，在发生了AC波动的情况下差值的绝对值变大，当超出AC误差检测阈值时，通过比较器604作为AC误差进行检测。

图8是表示对应于再生信号与时钟信号的环路滤波器304的输出值的变化的定时图。标准偏差计算器609在每个预定的区间算出环路滤波器304的输出值的标准偏差。在再生信号与时钟信号不同步的情况下，标准偏差值变大，如果同步则标准偏差值变小。在比较器610内，通过用该标准偏差值与预定的标准偏差临界值进行比较，判断每个区间的同步状态。再者，在连续判断器611内，若每个区间的同步状态的判断结果在预定次数内连续判断为同步OK，则再生信号与时钟信号的同步被锁止，输出锁止检测信号，相反，若判断结果在预定次数内连续判定为同步NG，则非锁止同步，输出非锁止检测信号。这样就能够正确地判断同步状态。

状态机612依照上述的DC误差检测信号、AC误差检测信号以及关闭检测信号、非锁止检测信号进行状态转换，门脉冲发生器613根据状态机612的状态，输出控制相位误差范围判断器500的相位误差范围判断恢复操作信号、控制环路滤波器304增益的环路滤波器增益切换信号、控制补偿消除器302的增益的补偿消除器增益切换信号。

图6是状态机612的状态转换和门脉冲发生器613在各个状态的动作的示意图。一旦PLL电路300的动作开始运行，状态机的状态就开始从位置“0”开始运转。在位置“0”，由于再生信号和时钟信号的频率的误差大，所以为了使捕捉动作平稳而启动相位误差范围判断器500，为了缩短捕捉时间而提高环路滤波器304的增益，为通过控制数字值的中心使其立即变为“零”，而提高补偿消除器302的增益。一旦输出非锁止检测信号，状态就转换到位置“1”。在位置“1”，由于再生信号和时钟信号的频率的误差变得非常小，所以相位误差范围判断是不必要的，再则，为了防止因再生信号的品质差相位误差范围判定执行错误动作而使PLL电路不稳定，而停止相位误差范围判断器500的运转。另一方面，由于相位及数字值的补偿消除控制还没有完全地捕捉，所以所有的增益都高。这时如果输出关闭检测信号，状态就迁移到位置“3”，如果输出非锁止检测信号，状态就再次回到位置“0”。位置“3”是将再生信号和时钟信号完全判断为同步的状态，为使PLL电路300所有的动作稳定，而将相位误差范围判断器500的运行停止，同时使环路滤波器304的增益降低，也使补偿消除器302的增益降低。在此，如果进行非锁止检测就迁移到位置“0”，如果进行DC误差检测或AC误差检测就迁移到位置“2”。位置“2”因数字值的DC变动或AC变动的影响，从而补偿消除器302的控制有可能不稳定，由此，表示由相位误差计算器303可能不能正确地计算相位误差值。因此，为了马上捕捉以使数字值的中心变为零，只要提高补偿消除器302的增益就可以了。而且，如果进行锁止检测，则再次迁移到位置“3”，在不能稳定地捕捉而非锁止检测时迁移到位置“1”。

如上所述，依照本实施例，通过进行相位误差范围判断和与其对应的相位误差的计算，可以计算的相位误差的范围能够从时钟信号的±1/2周期扩展到±1周期，即使在再生信号与时钟信号的频率误差大的情况下也能够正确地计算相位误差，能够稳定地生成与再生信号同步的时钟信号。

另外，根据环路环路滤波器304的输出值的标准偏差对再生信号与时钟信号的同步状态进行判断，根据该结果控制相位误差范围判断器500和环路环路滤波器304的动作，由此能够使从PLL电路300的动作开始到关闭状态的捕捉动作稳定进行，而且能够缩短捕捉时间。

另外，从通过A/D转换器301的数字值进行再生信号的DC变动或AC变动的误差检测，根据其结果控制控制补偿消除器302的动作，由此即使由于光盘信息记录面上的划痕尘埃及指纹等的影响造成再生动作不稳定，也能够立即恢复到能够再生的状态，且能够提高再生性能。

再者，在本实施例中，为在再生信号在D/A转换后进行补偿消除的构成，但因也可以对检测了的补偿量进行D/A转换，在模拟信号处理电路200内将补偿消除。

再者，PLL电路的构成中也可以省略补偿消除器302。这种情况下，相位误差计算器303只要根据从A/D转换器输出的数字值算出相位误差值即可。

再者，也可以在单个半导体片上形成PLL电路300的一部分或整体。例如在图1所示的PLL电路300的结构中，也可以将补偿消除器302、相位误差计算器303、环路滤波器304、相位误差范围判断器500以及同步判断器600当作半导体集成电路来实现。

再者，在本实施例中，图6表示状态机612和门脉冲发生器613的动作，但并不是局限于此。

(实施例2)

图9是表示本发明实施例2的时钟信号生成装置的结构的框图。

图9所示的时钟信号生成装置使用记录有信息的光盘生成时钟信号。时钟信号生成装置包含光头1102、模拟信号处理电路1200和时钟信号生成电路1300。

光头1102将光束1102a照射在光盘1101上，检测来自光盘1101的反射光，再根据反射光生成电信号1102b。

模拟信号处理电路1200从电信号1102b提取再生信号1200a，其包含对电信号1102b进行放大的前置放大器1201、控制放大了的电信号的振幅使其恒定的增益控制电路(AGC)1202、以及改善频率特性的补偿器1203。

时钟信号生成装置1300作为使再生信号1200a和时钟信号1400a的相位差接近零而动作的PLL起作用，生成与再生信号1200a同步的时钟信号1400a。时钟信号生成装置1300包含：使再生信号1200a与时钟信号同步而进行数字处理的A/D转换器1301；将从A/D转换器1301输出的数字值1301a的中心电平控制为零的补偿消除器1302；对从补偿消除器1302输出的数字值1302a和时钟信号1400a之间的相位误差值1303a进行计算的相位误差计算器1303；检测相位误差值1303a的变位分布的偏差的变位分布检测器1500；从相位误差值1303a去除无用的频率域成分的环路滤波器1304；生成根据环路滤波器1304输出值的频率的时钟信号1400a的时钟振荡器1400。

在由A/D转换器1301进行了数字化的数字值1301a中含有没有在模拟信号处理电路1200中除去而残留的无用的低频的成分。补偿消除器1302通过提取该低频成分，减去从数字值1301a中提取的补偿值，除去低频成分。由此，即使在诸如光盘1101的信息记录面上附着了尘埃及指纹等，因低频造成再生信号1200a波动的情况下，也能够进行稳定的时钟信号生成动作。

相位误差计算器1303，从补偿消除后的数字值1302a计算出相位误差值。相位计算器1303的动作时刻与图19所示的相位计算器303的动作的定时相同(参照图20的(A))。即，相位误差计算器1303对过零点进行检测，通常将位于过零点前后的两个数字值中绝对值较小的一方的位置设为过零点位置决定(图20的(B))，当在过零点检测位置的数字值的倾斜为向上边缘时，就将该数字值原封不动作为相位误差值输出，在过零点检测位置的数字值的倾斜为向下边缘时，则将该值乘以-1后的值作为相位误差值输出(图20的(C))。

利用环路滤波器1304从相位误差值1303a中去除无用的频率域成分。将环路滤波器1304的输出值输入时钟振荡器1400。时钟振荡器1400包含将环路滤波器1304的输出值1304a转换为电压信号的D/A转换器1401和电压控制振荡器(VCO)1402。如果环路滤波器1304的输出值1304a变大，D/A转换器1401的输出电压变小，则由VCO1402生成的时钟信号1400a的频率变低。因此，当由相位误差计算器1303计算出的相位误差值1303a为正的值时，PLL运行提高时钟信号1400a的频率的动作，以使锁止信号1400a的频率提高，当为负的值时其动作使时钟信号1400a的频率降低。

下面，对变位分布检测器1500进行详细说明。

图10是表示变位分布检测器1500结构的框图。变位分布检测器1500包含通过对相位误差值1303a进行微分求得变位(微分滤波输出值1501a)的微分滤波器1501和对微分滤波输出值1501a的分布的偏差进行检测的电路。

在微分滤波器1501中，1502是对每个由相位误差计算器1303进行的每个相位误差计算时刻锁止并保持相位误差值的延时器，经过在加法器1503内将二批相位误差值1303a进行加法计算，在去除相位误差值1303a的噪声成分的同时，其分辨率得到提高。1504、1505、1506是在每个相同相位误差计算时刻将加法器1503的输出值进行锁止并保持的延时器，通过减法器1507、1508、1509分别在与加法器1503的输出值之间进行微分。进而在加法器1510内，通过将三个微分值相加，在去除微分结果的噪声的同时，其分辨率得到提高。

通过比较器1511，微分滤波输出值1501a与预定的阈值进行绝对值比较，当微分滤波输出值1501a较大时，在累加器1512内对应于微分滤波输出值1501a的符号1501b进行累加计算。在符号1501b为正时，对乘积1512a进行+1的加法计算，在符号1501b为负时，进行-1的减法计算。另外，在经比较器1511进行的比较中，在微分滤波输出值1501a较小时，进行加法或减法以使累加器1512的累加值1512a的绝对值变小。在累加值1512a为负值时进行+1的加法，在为正值时进行进行-1的减法。由此，如果微分滤波输出值1501a偏向正向，则累加值512a沿正向徐徐增加，相反，如果偏向负向则沿负向徐徐增加。另外，在微分滤波输出值1501a的绝对值较小时，累加值1512a就保持在零左右的值。

累加值1512a通过比较器1513与预定的阈值进行绝对值比较，将比较结果作为分布检测结果1500a输出。在累加值1512a较小时，作为分布检测结果1500a，输出微分滤波输出值1501a的分布没有偏差的值、例如“0”。在累加值1512a较大时，作为分布检测结果1500a，在累加值1512a为负值时，输出表示微分滤波输出值1501a的分布偏向负侧的值、例如“-1”，在累加值1512a为正值时，输出微分波输出值1500a的分布表示偏向正侧的的值、例如“+1”。

图11、图12、图13是表示分布检测器1500的动作的定时框图。

图11表示再生信号1200a和时钟信号1400a的频率在PLL可以捕捉的范围内几乎一致时的动作。在图11中，(A)表示相位误差值1303a在时间序列上的变化，(B)表示微分滤波输出值1501a，(C)表示累加值1512a在时间序列上的变化。在频率基本一致时，如(A)所示，相位误差值1303a是因再生信号1200a的噪声成分和时钟信号1400a的不稳定移动成分的影响而在零附近产生误差的值。因此，如(B)所示，微分滤波输出值1501a也不偏向正与负哪一方，都取在零附近误差的值，图(C)所示的累加值1512a保留零附近的值。

图12表示对于再生信号1200a，时钟信号1400a的频率错开PLL不能捕捉的低侧时的动作。在图13中，(A)表示相位误差值1303a在时间序列上的变化，(B)表示微分滤波输出值1501a在时间序列上的变化，(C)表示累加值1512a在时间序列上的变化。在时钟信号1400a的频率低时，如(A)所示，由于再生信号1200a的噪声成分和时钟信号1400a的不稳定移动成分的影响，相位误差值1303a在高频域误差的基础上，成为包含具有右上倾斜的锯齿状的低频成分的值。因此，如图(B)所示，在相位误差值1303a的变化处于右向上的区间，微分滤波输出值1501a总是正值，在相位误差值1303a突然变小的区间，微分滤波输出值1501a总是负值。由于右向上的区间占据了大半部分，所以如(C)所示，累加值1512a徐徐向正侧增加，由此，可检测到时钟信号1400a的不能捕捉的频率错开到低的一侧。

图13表示对于再生信号1200a，时钟信号1400a的频率错开PLL不能捕捉的搞的一侧时的动作。在图13中，(A)表示相位误差值1303a在时间序列上的变化，(B)表示微分滤波输出值1501a在时间序列上的变化，(C)表示累加值1512a在时间序列上的变化。在时钟信号1400a的频率高时，如(A)所示，由于再生信号1200a的噪声成分和时钟信号1400a的不稳定移动成分的影响，相位误差值1303a在高频域误差的基础上，成为包含具有向右降低趋势的锯齿状的低频成分的值。因此，如图(B)所示，在相位误差值1303a的变化处于向右下向的区间，微分滤波输出值1501a总是负值，在相位误差值1303a突然变大的区间，微分滤波输出值1501a总是正值。由于向右下向的区间占据了大半部分，所以如(C)所示，累加值1512a徐徐向负侧增加，由此，可检测到时钟信号1400a的频率错开不能捕捉的高的一侧。

另外，如图11～图13的(A)所示，相位误差值1303a根据再生信号1200a的质量及时钟信号1400a的噪声成分而偏差，由于用累加器1512进行累加计算，因此，如(C)所示，能够准确地检测到不能捕捉时的频率的错开方向。

下面，详细地说明环路滤波器1304的动作。

图14是表示环路滤波器1304的结构的框图。环路滤波器1304包含根据分布检测结果对相位误差值1303a的值做屏蔽处理的相位误差屏蔽器3041；将屏蔽处理后的相位误差值放大a倍的放大器3042；对每一组相位误差计算脉冲波形累积同一个屏蔽处理后的相位误差值的加法器3043及延时器3044；将相位误差值的累加值放大b倍的放大器3045；将两个放大器3042、3045的输出值相加的加法器3046。从加法器3046输出的控制信号1304a被输入时钟脉冲发生器1400。

在分布检测结果1500a显示微分滤波器输出值的分布没有偏移时，相位误差屏蔽器3041就将相位误差值1303a原封不动输出。在表示向正侧偏移时，如果相位误差值303a为正值则原封不动输出，如果为负值则进行屏蔽而不输出相位误差值。相反，在表示向负侧偏移时，相位误差值1303a如果为负值则照原样输出，如果为正值则进行屏蔽而不输出相位误差值。

对屏蔽处理后的相位误差值，通过放大器3042进行时钟信号1400a的相位调制，时钟信号1400a的频率调制是通过累加器内含的加法器3043和延时器3044及放大器3045进行的。通过相位误差屏蔽器3041，在没有进行屏蔽处理时，如果时钟信号1400a的频率低，则只输出正的相位误差值，因此，时钟信号1400a的频率随着再生信号1200a的频率单调地增高。另外，由于如果时钟信号1400a的频率高则只输出负的相位误差值，因此，时钟信号1400a的频率随着再生信号1200a的频率单调地降低。其结果是，一旦捕捉频率基本一致的范围，就不进行屏蔽处理而进行相位调制，得到与再生信号1200a相位同步的时钟信号。另外，在放大器3045内，在分布检测结果1500a显示有正向或负向偏移时，通过提高倍率b就能够进一步缩短频率捕捉的时间。

图15是定时图，其表示相对于再生信号1200a，时钟信号1400a的频率错开PLL不能捕捉的高的一侧的情况下的相位分布监测器1500和环路滤波器1304的动作。在图15中，(A)表示相位误差值1303a在时间序列上的变化，(B)表示微分滤波输出值1501a在时间序列上的变化，(C)表示累加值1512a在时间序列上的变化，(D)表示分布检测结果1500a在时间序列上的变化，(E)表示相位误差屏蔽器的输出值在时间序列上的变化，(F)表示控制信号304a在时间序列上的变化。在前半部分，由于时钟信号1400a的频率处于PLL不能捕捉的较高的状态，因此，相位误差值(A)成为具有右下倾斜的锯齿状波形，因此，微分滤波器输出值(B)总是负值，符号的累加值(C)在负向上增加。符号的累加值(C)的绝对值如果超过预定的阈值B，则分布检测结果(D)成为表示具有向负向偏移的值例如-1。在分布检测结果(D)成为-1的区间，由于相位误差值(A)的正值在相位误差屏蔽器3041进行了屏蔽，所以如屏蔽处理后的相位误差值(E)所示，输出的只是负值。其结果是，时钟脉冲频率的控制信号(F)开始不能捕捉而为接近0的值，但将时钟信号1400a的频率控制在降低的方向。时钟信号1400a的频率如果接近再生信号1200a的频率，则相位误差值(A)的锯齿状倾斜变小，微分滤波输出值(B)的绝对值也超过预定的阈值的频度减少，因此，符号的累加值(C)的绝对值显示减小趋势。随着符号的累加值(C)的绝对值的减小，如果低于预定的阈值，则由于判断为分布的偏移变小，因而分布检测结果(D)成为表示没有偏移的值例如0，不运行由相位误差屏蔽器3041进行的屏蔽处理，而直接输出相位误差值(A)。在这种状态下，再生信号1200a和时钟信号1400a的频率误差处在PLL能够捕捉的范围内，因此，时钟脉冲频率的控制信号(F)就能够在再生信号1200a中增大，控制在时钟信号1400a相位同步的稳定的状态。

如上所述，根据实施例2可知，及时PLL不能捕捉在生信号和时钟信号的频率误差的状态为再生信号的品质恶化的状态，也能够正确地进行检测，根据检测结果控制时钟信号的频率使得频率误差处于捕捉范围内，由此能够生成之后稳定的时钟信号。

另外，由将相位误差值的变位符号进行累加计算的累加值求出相位误差值的变位的分布，由此，不必保留多个的相位误差值，就能够实现在小型电路上高精度的检测。

再者，时钟信号发生电路1300的结构中也可以省略补偿消除器1302。此时，相位误差计算器1303只要根据从A/D转换器1301输出的数字值计算出相位误差值即可。

再者，也可以在单个半导体晶片上形成时钟信号发生电路1300的局部或全部。例如，在图9所示的时钟信号发生电路1300的结构中，可以将补偿消除器1302、相位误差计算器1303、比较器1304以及变位分布检测器1600当作半导体集成电路来实现。

再者，在时钟信号发生信号电路1300中，设有同步判断器600a，其结构与在实施例1中进行过说明的同步判断器600的结构相同，使用同步判断器600a也可以控制变位分布检测的有效、无效。例如，当同步判断器600a判断出再生信号与时钟信号不在同步状态时，只要将由变位分布检测器的检测认作是有效即可，当同步判断器600a判断出再生信号与时钟信号处于同步状态时，只要将由变位分布检测器的检测认作是无效即可。

另外，与同步判断器600一样，在同步判断器600a检测出误差时，也可以判断出再生信号与时钟信号不在同步状态。

再者，与同步判断器600一样，当同步判断器600a判断出再生信号与时钟信号不在同步状态时，控制补偿消除器1302以使补偿消除器1302的增益增大，在判断出再生信号与时钟信号处于同步状态时，也可以控制补偿消除器1302以使补偿消除器1302的增益降低。

(实施例3)

图16是表示本发明的实施例3的时钟信号生成装置的结构的框图。在图16中，对于与图9所示的结构元件相同的结构元件仍注上相同的参照符号而省略说明。

将从A/D转换器1301输出的数字值1301a的中心电平控制为零的补偿消除器1302包含：零电平检测器3021、二值化DUTY检测器3022、累加器3023、减法器3025、高频提升滤波器3024。

高频提升滤波器3024输出将补偿消除后数字值1302a的高频成分进行放大的高频提升滤波输出值。例如将振幅易于变小的2T及3T等短标示或短间隔部分进行放大。在图17表示高频提升滤波器的结构例。图17所示的高频提升滤波器是一种5次FIR滤波器，使利用延时器1701、1702、1703、1704、1705输入的数字值1302a与时钟信号1400a同步延迟，将延时器的值分别输入累加器1706、1707、1707、1709、1710，输出将5个累加值用加法器1711进行了加法计算的值3024a。5个累加器的系数P、Q、R、S、T例如也可以设为P＝2、Q＝-18、R＝63、S＝-18、T＝2。

零电平检测器3021与相位误差计算器1303一样，从补偿消除后数字值1302a中提取过零点，将夹着过零点的两个数字值中绝对值小的一侧判定为过零点位置，将该值当作零电平检测值输出。

二值化DUTY检测器3022输出将高频提升滤波输出值3024a二值化以得到绝对值相同的对极值的二值化检测值3022a。例如，高频提升滤波输出值3024a为正值就时，设为+1，为负值时设为-1。

累加器3023将零电平检测值3021a和二值化检测值3022a进行了加法计算的值再进行累加计算，将累加值作为二值化电平值3023a输出。

在减法器3025中，从数字值1301a减去二值化电平值3023a。

通过上述的回路结构，二值化电平值3023a被控制得慢慢趋近零，能够去除包含在数字值1301a的低频波动成分。

分布检测用相位误差计算器1305以高频提升滤波输出值作为输入，进行与相位误差计算器1303运行同样的动作，并对于变位分布监测器1500输出分布检测用相位误差计算值1305a和分布检测用相位误差计算定时信号1305b。

如上所述，依照本发明实施例3，在再生信号1200a的高频成分的振幅小，S/N低的情况下，也能够通过高频提升滤波器3024提高二值化的精度及过零点的检测精度，且能够稳定地进行补偿消除控制和相位误差分布检测。

再者，在实时例3，将高频提升滤波器设为五次FIR滤波器，但也可以是例如特许文献5、特许文献6所记载的波形均衡器，或者是特许文献9所示的几大似然译码器。

(实施例4)

图18是表示本发明的实施例4的磁盘装置的构成的框图。在图18，对于与图9所示的结构元件相同的结构元件仍注上相同的参照符号而省略说明。

磁盘装置包含：将激光1102a照射在光盘1101上的光头1102；驱动光盘1101运转的电机1103；控制电机1103和光头1102的伺服电路1606；通过光头1102得到的电信号1102b中提取数据再生信号1200a和伺服***用再生信号1200b的模拟信号处理电路1300；上述实施例2～实施例3中说明的时钟信号生成电路1300；从数字值1302a中提取再生数据1601a的导引通道电路1601；进行再生数据1601a的解调的数据解调电路1602；从数据解调结果1602a中提取地址信息1603a的地址译码器1603；存储数据解调结果1602a的缓冲存储器1604；进行整体控制的CPU1605；与外部的主计算机进行连接的接口1607。

从光头1102发射出的激光在光盘1101的磁道上进行聚光，扫描磁道，同时，对来自光盘101的反射光进行检测，输出电信号1102b。模拟信号处理电路1200从电信号1102b中提取出再生信号1200a和伺服***用再生信号1200b，其中再生信号1200a对应着光盘1101上记录的信息，伺服***用再生信号1200b对应着对于光盘1101上形成的磁道的扫描状态。

伺服电路1606使用伺服用再生信号1200b进行控制，使得电机1103的转速和激光在光盘1102上的聚光状态、磁道的扫描状态达到最佳的状态。

时钟信号生成电路1300提取与再生信号1200a同步的时钟信号1400a，与时钟信号1400a同步输出对再生信号进行了脉冲调制的数字值。

导引通道电路1601提取对数字值1302a进行了二值化处理的再生数据1601a，进而通过在数据解调电路1602中对再生数据1601a进行解调，能够得到记录在光盘1101上的数字信息。

地址译码器1603提取包含在解调结果1602a内的地址值，再传送到CPU1605。

CPU1605得到地址值，同时控制再生动作，通过接口1607与主计算机进行信息的输入输出。

如上所述，根据本实施例4可知，通过使用实施例2～实施例3中记载的时钟信号生成电路中生成的时钟信号，即使由于光盘1101的质量及光头1102的性能不佳造成再生信号的品质恶化，也能够稳定地再生数字信息。

再者，本发明的时钟信号生成装置可作为集成电路即LSI实现。时钟信号生成装置具备的构成元件既可以个别地做成一个芯片，也可以将部分或全部都做在一个芯片上。

这里虽然将集成电路称作LSI，但是由于集成度的不同，有时候也称作IC、***LSI、超级LSI、超LSI。

另外，本发明的集成电路并非局限于LSI，也可以通过专用电路或通用处理器实现。也可以利用在LSI制造后能运行程序的FPGA(Fieid Programmabie Gate Array)、以及能够将LSI内部的电路单元的连接及设定再组合的可量构处理器。

进而，通过半导体技术的进步或衍生的其他技术，如果出现替代LSI的集成电路化的技术，也可以使用该技术进行功能时钟的集成化。生物技术的应用等也成为可能。

综上所述，用本发明的最佳实施例例示了本发明，但是本发明并非局限于该实施例中进行的解释。本发明理解为应只是通过权利要求的范围解释其范围。业界人士从本发明的具体的最佳实施例的记载理解为，根据本发明的记载或技术常识可实施等效的范围。在本说明书中引用的专利、专利要求及文献，其内容本身与具体地记载在说明书上的一样，应该理解成，其内容作为对本说明书的参考而进行了援用。

产业上的可利用性

本发明具有的效果在于，即使输入的再生信号的频率发生剧烈变化、或再生信号暂时处于振幅变小等异常状态，也能够立即生成同步的时钟信号，本发明在光盘装置中作为用于数据再生的PLL电路等中是有用的。

另外，本发明的效果还在于，即使在再生信号与时钟信号的频率不一致而且再生信号的质量较差的情况下，也能够立即生成同步的时钟信号，本发明在光盘装置中作为用于数据再生的时钟信号生成电路等中是有用的。

Claims (21)

1.一种时钟信号生成装置，生成与从记录有信息的光盘再生的再生信号同步的时钟信号，其特征在于，包含：

A/D转换装置，响应上述时钟信号对上述再生信号进行脉冲调制，通过将上述脉冲调制的再生信号转换为数字值，在时间序列上生成多个数字值；

相位误差计算装置，根据上述多个数字值的每一个，算出表示上述再生信号与上述时钟信号的相位误差的相位误差值；

环路滤波装置，根据上述相位误差值，输出控制上述时钟信号的频率的控制信号；

时钟振荡装置，将具有与上述控制信号匹配的频率的信号作为上述时钟信号生成；

相位误差范围判断装置，根据上述相位误差值，判断上述相位误差是否处于预定的范围内，

上述相位误差计算装置，对上述多个数字值的过零点进行检测，在用上述相位误差范围判断装置判断出相位误差在上述预定的范围内时，根据位于上述过零点前后的两个数字值中接近零电平侧的数字值，计算上述相位误差值，在用上述相位误差范围判断装置判断出上述相位误差不在上述预定的范围内时，根据上述两个数字值中远离零电平侧的数字值，计算上述相位误差值。

2.如权利要求1所述的时钟信号生成装置，其特征在于，

上述相位误差范围判断装置包含：对上述相位误差值进行平滑处理的低通滤波装置，

上述相位误差范围判断装置根据上述低通滤波装置的输出值与预定的阈值的比较结果，判断相位误差是否处于上述预定的范围内。

3.如权利要求1所述的时钟信号生成装置，其特征在于，

在上述相位误差范围判断装置判定上述相位误差不在上述预定的范围内时，控制上述环路滤波装置以使上述环路滤波装置的增益变高。

4.如权利要求1所述的时钟信号生成装置，其特征在于，

还包含：根据上述控制信号的振幅，判断上述再生信号和上述时钟信号是否处于同步状态的同步判断装置，

在上述同步判断装置判定上述再生信号和上述时钟信号不在同步状态时，由上述相位误差判断装置作出的判断有效，在判定上述再生信号和上述时钟信号处于同步状态时，由上述相位误差判断装置作出的判断无效。

5.如权利要求1所述的时钟信号生成装置，其特征在于，

还包含：补偿消除装置，检测对上述数字值进行二值化的电平，根据上述电平消除上述数字值的补偿成分，

上述相位误差计算装置根据由上述补偿消除装置补偿消除的数字值，计算上述相位误差值。

6.如权利要求5所述的时钟信号生成装置，其特征在于，

还包含：同步判断装置，根据上述控制信号的振幅，判断上述再生信号和上述时钟信号是否处于同步状态，

上述同步判断装置在判定上述再生信号和上述时钟信号不在同步状态时，控制上述补偿消除装置以使上述补偿消除装置的增益变高，在判定上述再生信号和上述时钟信号处于同步状态时，控制上述补偿消除装置，以使上述补偿消除装置的增益变低。

7.如权利要求4所述的时钟信号生成装置，其特征在于，包含：

在每个预定的区间对上述数字值进行累加的累加装置；

将经过上述累加装置计算的累加值进行平均化的平均化装置；

在上述累加装置计算的累加值和上述平均处理装置得到的平均值之间的差大于预定的阈值时进行误差检测的误差检测装置，

上述同步判断装置在上述误差检测装置检测出误差时，判定为不在同步状态。

8.一种半导体集成电路，其使用于生成与记录有信息的光盘再生的再生信号同步的时钟信号的时钟信号生成装置中，其特征在于，

上述时钟信号生成装置包含：响应上述时钟信号对上述再生信号进行脉冲调制，通过将上述脉冲调制的再生信号转换为数字值，在时间序列上生成多个数字值的A/D转换装置、和生成上述时钟信号的时钟振荡装置，

上述半导体集成电路具备：

根据上述多个数字值的每一个，算出表示上述再生信号与上述时钟信号的相位误差的相位误差值的相位误差计算装置；

根据上述相位误差值，输出控制上述时钟信号的频率的控制信号的环路滤波装置；

根据上述相位误差值，判断上述相位误差是否处于预定的范围内的相位误差范围判断装置，

上述相位误差计算装置，对上述多个数字值的过零点进行检测，在用上述相位误差范围判断装置判断出上述相位误差在上述预定的范围内时，根据位于上述过零点前后的两个数字值中接近零电平侧的数字值，计算上述相位误差值，在用上述相位误差范围判断装置判断出上述相位误差不在上述预定的范围内时，根据上述两个数字值中远离零电平侧的数字值，计算上述相位误差值，

上述时钟振荡装置生成具有与上述控制信号匹配的频率的信号作为上述时钟信号。

9.一种数据再生方法，生成与从记录有信息的光盘再生的再生信号同步的时钟信号，输出与上述时钟信号同步并将上述再生信号数字化的再生数据，其特征在于，包括：

(a)响应上述时钟信号，对上述再生信号进行脉冲调制，通过将上述脉冲调制的再生信号转换为数字值，在时间序列上生成多个数字值的步骤；

(b)根据上述多个数字值的每一个，算出表示上述再生信号与上述时钟信号的相位误差的相位误差值的步骤；

(c)根据上述相位误差值，输出控制上述时钟信号的频率的控制信号的步骤；

(d)生成具有与上述控制信号匹配的频率的信号作为上述时钟信号的步骤；

(e)根据上述相位误差值，判断上述相位误差是否处于预定的范围内的步骤，

上述步骤(b)包含：

检测上述多个数字值的过零点的步骤；

在上述相位误差范围判断步骤中，判定上述相位误差处于上述预定的范围内时，根据位于上述过零点前后的两个数字值中接近零电平侧的数字值，计算出上述相位误差值的步骤；

在上述相位误差范围判断步骤中，判定上述相位误差不在上述预定的范围内时，根据上述两个数字值中远离零电平侧的数字值，计算出上述相位误差值的步骤。

10.一种时钟信号生成装置，生成与从记录有信息的光盘再生的再生信号同步的时钟信号，其特征在于，包含：

A/D转换装置，响应上述时钟信号，对上述再生信号进行脉冲调制，通过将上述脉冲调制的再生信号转换为数字值，在时间序列上生成多个数字值；

第一相位误差计算装置，根据上述多个数字值的每一个，算出表示上述再生信号与上述时钟信号的相位误差的相位误差的第一相位误差值；

第一变位分布检测装置，对上述第一相位误差值的变位的分布进行检测；

环路滤波装置，根据上述第一相位误差值和上述第一相位误差值的变位的分布检测结果，生成控制上述时钟信号的频率的控制信号；

时钟振荡装置，生成具有与上述控制信号匹配的频率的信号作为上述时钟信号；

上述环路滤波装置生成上述控制信号，以使上述第一相位误差值的变位分布偏差减小。

11.如权利要求10所述的时钟信号生成装置，其特征在于，

还包含：根据上述控制信号的振幅，判断上述再生信号和上述时钟信号是否处于同步状态的同步判断装置，

上述同步判断装置在判定上述再生信号和上述时钟信号不在同步状态时，通过上述第一变位分布检测装置进行的检测有效，在判定上述再生信号和上述时钟信号处于同步状态时，通过上述第一变位分布检测装置进行的检测有效。

12.如权利要求11所述的时钟信号生成装置，其特征在于，

包含：

在每个预定的区间对上述数字值作累加计算的累加装置；

对经过上述累加装置计算的累加值进行平均化的平均化装置；

在上述累加装置计算的累加值和上述平均处理装置得到的平均值的差大于预定的阈值时进行误差检测的误差检测装置，

上述同步判断装置在通过上述误差检测装置检测出误差时，判断为不在同步状态。

13.如权利要求10所述的时钟信号生成装置，其特征在于，

在上述分布的偏差大时，上述环路滤波装置只使用在上述相位误差值中偏差变小的配极的值。

14.如权利要求10所述的时钟信号生成装置，其特征在于，

上述变位分布检测装置通过对上述变位的符号进行累加来检测分布。

15.如权利要求14所述的时钟信号生成装置，其特征在于，

上述变位分布检测装置只在上述变位的绝对值大于预定的值时，对上述变位的符号进行累加。

16.如权利要求15所述的时钟信号生成装置，其特征在于，

上述变位分布检测装置在上述变位的绝对值小于预定的值时，在对上述变位符号进行累加后的累加值的绝对值变小的方向增加或减少上述累加值。

17.如权利要求10所述的时钟信号生成装置，其特征在于，包含：

提升上述数字值的高频成分的高频提升滤波装置；

根据上述高频提升滤波装置的输出信号，算出表示上述再生信号和上述时钟信号间的相位误差的第二相位误差值的第二相位误差计算装置；

对上述第二相位误差值的变位的分布进行检测的第二变位分布检测装置，

上述环路滤波装置生成上述控制信号，以使第二相位误差值的变位分布的偏差变小。

18.如权利要求17所述的时钟信号生成装置，其特征在于，

还包含：对上述数字值二值化的电平进行检测，根据上述电平对上述数字值的补偿成分进行消除的补偿消除装置，

上述第一相位误差计算装置根据通过上述补偿消除装置补偿消除后的数字值，计算上述第一相位误差值，

上述高频提升滤波装置包含于上述补偿消除装置中。

19.如权利要求18所述的时钟信号生成装置，其特征在于，

还包含：根据上述控制信号的振幅，对上述再生信号和时钟信号是否处于同步状态进行判断的同步判断装置，

在判定出上述再生信号与上述时钟信号不在同步状态时，上述同步判断装置控制上述补偿消除装置以使上述补偿消除装置的增益变高，在判定出上述再生信号与上述时钟信号处于同步状态时，上述同步判断装置控制上述补偿消除装置以使上述补偿消除装置的增益变低。

20.一种半导体集成电路，其使用于生成与从记录有信息的光盘再生的再生信号同步的时钟信号的时钟信号生成装置中，其特征在于，

上述时钟信号生成装置包含：响应上述时钟信号对上述再生信号进行脉冲调制，并通过将上述脉冲调制的再生信号转换为数字值，在时间序列上生成多个数字值的A/D转换装置、和生成上述时钟信号的时钟振荡装置，

上述半导体集成电路包含：

根据上述多个数字值的每一个，算出表示上述再生信号和上述时钟信号的相位误差的第一相位误差值的第一相位误差计算装置；

对上述第一相位误差值的变位分布进行检测的第一变位分布检测装置；

根据上述第一相位误差值和上述第一相位误差值的变位分布的检测结果，生成控制上述时钟信号的频率的控制信号的环路滤波装置，

上述环路滤波装置生成控制信号，以使上述第一相位误差值的变位分布的偏差变小，

上述时钟振荡装置生成具有与上述控制信号匹配的频率的信号作为上述时钟信号。

21.一种数据再生方法，生成与从记录有信息的光盘再生的再生信号同步的时钟信号，输出与上述时钟信号同步并数字化上述再生信号的再生数据，其特征在于，包括：

(a)响应上述时钟信号，对上述再生信号进行脉冲调制，通过将上述脉冲调制的再生信号转换为数字值，在时间序列上生成多个数字值的步骤；

(b)根据上述多个数字值的每一个，算出表示上述再生信号与上述时钟信号的相位误差的第一相位误差值的步骤；

(c)检测上述第一相位误差值的变位分布的步骤；

(d)根据上述第一相位误差值和上述第一相位误差值的变位分布检测结果，生成控制上述时钟信号的频率的控制信号的步骤；

(e)生成具有与上述控制信号匹配的频率的信号作为上述时钟信号，

上述步骤(d)包含：生成上述控制信号，以使上述第一相位误差值的变位分布的偏差变小的步骤。

Images