CN1976039A - 非易失性存储器及其操作方法 - Google Patents

非易失性存储器及其操作方法 Download PDF

Info

Publication number
CN1976039A
CN1976039A CNA2006101360724A CN200610136072A CN1976039A CN 1976039 A CN1976039 A CN 1976039A CN A2006101360724 A CNA2006101360724 A CN A2006101360724A CN 200610136072 A CN200610136072 A CN 200610136072A CN 1976039 A CN1976039 A CN 1976039A
Authority
CN
China
Prior art keywords
layer
memory
fullerene
metal level
nanostructured layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101360724A
Other languages
English (en)
Other versions
CN1976039B (zh
Inventor
文昌郁
李相睦
柳寅儆
李升运
埃尔·M·布里姆
李殷洪
赵重来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1976039A publication Critical patent/CN1976039A/zh
Application granted granted Critical
Publication of CN1976039B publication Critical patent/CN1976039B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/35—Material including carbon, e.g. graphite, grapheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种包括具有金属－绝缘体－金属(MIM)结构的存储节点的非易失性存储器及其操作方法。该存储器包括开关元件和连接到该开关元件的存储节点。该存储节点包括顺序堆叠的第一金属层、第一绝缘层和第二金属层，以及纳米结构层。该存储节点还可包括第二绝缘层和第三金属层，且作为碳纳米结构层的所述纳米结构层可包括至少一个富勒烯层。

Description

非易失性存储器及其操作方法
技术领域
本发明涉及半导体存储器及其操作方法，更特别地，涉及包括具有金属-绝缘体-金属结构的存储节点的非易失性存储器及其操作方法。
背景技术
随着半导体器件制造工艺技术的发展，电路线的宽度从微米单位向纳米单位变窄。电路线宽度变窄的事实直接涉及到半导体器件集成密度的改善。
当电路线的宽度在微米单位水平时，存储器的存储节点具有金属-绝缘体-硅树脂(下文称为MIS)层结构。然而，当电路线的宽度窄化到纳米单位水平，即纳米工艺应用于制造工艺时，存储器的存储节点难以具有MIS结构。当存储器的存储节点通过纳米工艺形成为具有MIS结构时，MIS结构的硅树脂层破裂，于是存储器不能正常运行。
因此，在使用纳米工艺的制造工艺中，存储器的存储节点形成为具有金属-绝缘体-金属(下文称为MIM)结构。
然而，在存储器包括具有根据现有技术的MIM结构的存储节点的情况下，存储器的电阻偏离较宽，上金属层易于损坏。
发明内容
本发明提供一种非易失性存储器，能够防止金属-绝缘体-金属(MIM)结构中上金属层的损坏，从而解决上述现有技术中的问题。
本发明还提供一种操作该非易失性存储器的方法。
根据本发明的一个方面，提供一种存储器，包括开关元件以及与其连接的存储节点，其中该存储节点包括顺序堆叠的第一金属层、第一绝缘层和第二金属层，以及纳米结构层。
该纳米结构层可形成在该第二金属层上，或者可形成在该第一绝缘层与该第二金属层之间。
该存储器还可包括除了该纳米结构层之外的另一纳米结构层。此时，所述两个纳米结构层之一可以是富勒烯(fullerene)层，其另一个可以是非富勒烯层。
第二绝缘层和第三金属层可以顺序堆叠在该第二金属层上。此时，该纳米结构层可以形成在该第三金属层上。
该纳米结构层还可包括在该第二金属层与该第二绝缘层之间的另一纳米结构层。此时，所述两个纳米结构层之一可以是富勒烯层，其另一个可以是非富勒烯层。
该纳米结构层可以是碳纳米结构层。该碳纳米结构层可以是富勒烯层。
该第一绝缘层可以是选自包括氧化铝层、NiO层、ZrO2层、ZnO层和TiO2层的组的一种。
该第一和第二金属层的至少一种可以是选自包括金层、铜层、铝层、铌层、银层、钨层、钴层和镍层的组的一种。
根据本发明的另一方面，提供一种操作包括开关元件和与该开关元件连接的存储节点的存储器的方法，该存储节点包括顺序堆叠的第一金属层、第一绝缘层和第二金属层，以及纳米结构层，该方法包括维持该开关元件的沟道在导通(ON)状态，以及施加电压到该存储节点。
所述电压可以是用于记录数据位的设置电压或重置电压。
所述电压可以是用于读取记录在该存储节点中的数据位的读取电压。
在施加所述电压之前，记录在该存储节点中的数据状态可以被检查。
该电压可以是用于擦除记录在该存储节点中的数据位的擦除电压。
该方法还可包括在施加所述读取电压期间测量流经该存储节点的电流，以及将所测得的电流与参考电流比较。
第二绝缘层和第三金属层可以顺序堆叠在该第二金属层上。此时，该纳米结构层可以形成在该第三金属层上。
附图说明
通过参照附图详细描述其示例性实施例，本发明的上述和其他特征和优点将变得更加明显，附图中：
图1是剖视图，示出根据本发明一实施例的包括具有金属-绝缘体-金属(MIM)结构的存储节点的非易失性存储器；
图2至5是剖视图，示出图1的存储节点的修改示例；以及
图6是曲线图，示出图1至5的非易失性存储器的操作特性。
具体实施方式
下面，将参照附图更充分地描述根据本发明一实施例的包括具有金属-绝缘体-金属(MIM)结构的存储节点的非易失性存储器及其操作方法，附图中示出本发明的优选实施例。附图中，为了清晰起见而放大了层和区域的厚度。
首先，将说明根据本发明一实施例的MIM存储器。
参照图1，被掺杂以导电杂质例如n型杂质的第一和第二杂质区域S1和D1彼此分隔开地形成在衬底40中。衬底40可以是p型硅衬底，或者可以是当前存储器的制造中广泛使用的不同衬底。第一和第二杂质区S1和D1可以具有各种形状。例如，第一和第二杂质区S1和D1可具有轻掺杂漏极(LDD)结构。第一和第二杂质区S1和D1之一，例如第一杂质区S1，可以是源极区，另一个区域可以是漏极区。栅极氧化物层42和栅极44顺序堆叠在第一和第二杂质区S1和D1之间衬底40上。衬底40、第一和第二杂质区S1和D1、以及栅极44构成晶体管。然而，晶体管仅是可应用的开关元件的一个示例。因此，晶体管可以被其他不同的开关元件例如PN结二极管所替代。
然后，覆盖晶体管的第一绝缘中间层(interlayer)46形成在衬底40上。第一接触孔48形成在第一绝缘中间层46中从而暴露第一杂质区S1。第一接触孔48可以形成在暴露第二杂质区D1而不是第一杂质区S1的位置。第一接触孔48被填充以第一导电塞50。垫层(pad layer)52形成在第一绝缘中间层46上从而覆盖第一导电塞50的暴露部分。垫层52形成来充分确保后面的接触裕度(margin)，且可以是导电材料层。覆盖垫层52的第二绝缘中间层54形成在第一绝缘中间层46上。暴露垫层52的第二接触孔56形成在第二绝缘中间层54中。第二绝缘中间层54可以由与第一绝缘中间层46相同的绝缘层形成。第二接触孔56被填充以第二导电塞58。第一和第二导电塞50和58可以是例如掺杂的多晶硅塞(plug)。具有MIM结构的存储节点100形成在第二绝缘中间层54上从而覆盖第二导电塞58的暴露部分。
存储节点100的第一金属层60形成在第二绝缘中间层54上，且覆盖第二导电塞58的暴露部分。第一金属层60优选是具有低功函数的金属构成的层。例如，第一金属层60可以是金(Au)构成的层。第一金属层60可以由金之外的金属构成，可以由例如铜(Cu)层、铝(Al)层、铌(Nb)层、银(Ag)层、钨(W)层、钴(Co)层、镍(Ni)层等形成。存储节点100的第一绝缘层62形成在第一金属层60的上表面上。第一绝缘层62可以是铝氧化物层，例如Al2O3层，但也可以是铝氧化物层之外的其他绝缘层，例如NiO层、ZrO2层、ZnO层或TiO2层。当第一绝缘层62是氧化铝层时，第一绝缘层62的厚度可以是5至10nm。第一绝缘层62的厚度可以根据采用的绝缘材料而改变。在存储节点100中第二金属层64和第一富勒烯层66顺序堆叠在第一绝缘层62上。第二金属层64可以是与第一金属层60相同的金属构成的层。第一富勒烯层66是碳纳米结构层的示例，因此，第一富勒烯层66可以被其他碳纳米结构层或其他纳米结构层代替。第一富勒烯层66可以是被涂覆以预定的富勒烯分子66c的层。富勒烯分子66c可以是C60，或者可以是C60之外的富勒烯分子族，例如C70、C72、C74、C76、C82、C84、C86、C116等。
同时，存储节点100中的第一富勒烯层66可以形成在第一绝缘层62和第二金属层64之间，如图2所示。或者，存储节点100可具有在第一绝缘层62和第二金属层64之间的第一富勒烯层66，且可具有在第二金属层64上的第二富勒烯层68，如图3所示。第二富勒烯层68可以是涂覆以预定富勒烯分子68c的层。富勒烯分子68c可以是与第一富勒烯层66的富勒烯分子66c相同的分子。然而，第一和第二富勒烯层66和68的富勒烯分子66c和68c可以彼此不同。例如，第一富勒烯层66的富勒烯分子66c可以是C70，第二富勒烯层68的富勒烯分子68c可以是C60。或者，第一和第二富勒烯层66和68的任一个可以是除了富勒烯分子之外的碳纳米结构层。
此外，图1的存储节点100可以被修改为图4所示的存储节点200。
参照图4，存储节点200还包括第二绝缘层70和第三金属层72，其顺序堆叠在图1的存储节点100的第二金属层64上。此外，存储节点200包括第三金属层72上的第一富勒烯层66。存储节点200的第二绝缘层70优选由与第一绝缘层62相同的绝缘材料构成，但是也可以是由与第一绝缘层62不同的绝缘材料构成的层。此外，存储节点200的第三金属层72可以是与第一和第二金属层60和64相同的材料层，或者可以是与其中的任一个相同的材料层，或者可以是与它们的任一个都不同的层。然而，第一至第三金属层60、64和72优选具有低功函数。
在图4的存储节点200中，第一富勒烯层66可以形成在第二金属层64和第二绝缘层70之间，第二富勒烯层68可以形成在第三金属层72上，如图5所示。
简短地说明制造如上所述示于图1至5的MIM存储器的工艺，构成存储节点的材料层顺序堆叠在第二绝缘中间层54上，然后，限制存储节点区域的光致抗蚀剂层图案形成在堆叠的材料层上。然后，堆叠的材料层利用光致抗蚀剂层图案作为蚀刻掩模被去除。
然后，将参照图6说明MIM存储器的操作特性。
图6中，第一曲线G1示出电流根据初始施加到本发明的没有任何记录数据的MIM存储器的电压(下文称为初始电压)的改变，第二曲线G2示出在初始电压施加到本发明的MIM存储器之后电流根据施加到本发明的MIM存储器的电压的改变。
参照图6的第一曲线G1，当初始电压是正电压时，本发明的MIM存储器维持高电阻状态，直到初始电压达到阈值电压，例如+5V。当初始电压大于阈值电压时，本发明的MIM存储器的电流以指数函数增大。这意味着当初始电压大于阈值电压时本发明的MIM存储器的电阻迅速减小。该特性类似于二极管特性。
在施加正初始电压之后，当负初始电压施加到本发明的MIM存储器时，通过所施加的正初始电压累积在上电极即第二金属层64中的电子移到下电极，即第一金属层60。因此，本发明的MIM存储器的电阻维持高电阻状态，直到负初始电压达到-6V。然而，当负初始电压低于-6V(作为绝对值大于6V)时，本发明的MIM存储器的电流迅速增大。
即，当负初始电压低于-6V时本发明的MIM存储器的电阻迅速减小。此特性类似于反偏压施加到二极管时发生的特性。
如上所述，因为在施加初始电压的过程期间电流路径形成在本发明的MIM存储器的第一绝缘层62和第二绝缘层70中，所以第一和第二绝缘层62和70开始具有导体的特性。此外，第一和第二富勒烯层66和68也起到导体的作用。第一和第二富勒烯层66和68作为导体的性能源自于在施加初始电压的过程期间电子被捕获在富勒烯分子66和68中的事实。
然后，参照图6的第二曲线G2，如上所述通过初始电压扫描(sweep)过程的本发明的MIM存储器(下文称为活性(active)存储器)在给定负电压下具有恒定电流。此时，作为绝对值给定负电压低于电阻迅速减小时的负初始电压(下文称为设置电压)。此外，活性存储器在给定正电压具有恒定电流。然而，当给定正电压增大从而达到预定电压时，从活性存储器测量的电流迅速降低。活性存储器的电阻迅速增大。该现象源自于在初始电压扫描过程期间形成的活性存储器的第一和第二绝缘层62和70中形成的电流路径被切断的事实。然后，当给定正电压增大到预定电压或更高时，从活性存储器测量的电流以指数函数增大。
当所述预定电压施加到活性存储器时，该活性存储器的电流-电压特性遵循第一曲线G1的特性。这意味着活性存储器在该预定电压返回到经过初始电压的扫描过程之前的状态。因此，该预定电压被称为重置电压。如果假定活性存储器在数据位1被记录的状态，重置电压可以是使活性存储器非活性的电压，即，从活性存储器擦除数据位1的电压。
图6的第一和第二曲线G1和G2的每个示出两次或更多的测量结果。第一和第二曲线G1和G2看上去几乎是一条线。这意味着本发明的MIM存储器的电流偏离即电阻偏离非常狭窄。窄电阻偏离意味着本发明的MIM存储器可以良好实现，因为在给定电压多次测量的电阻值几乎相同。
现在，参考操作特性说明本发明的MIM存储器的操作方法。
下面对操作方法的说明将基于下面的前提。然而，所述前提可以相反。
在下面的描述中，当本发明的MIM存储器具有与图6的第一曲线G1相同的电流-电压特性时，假定数据位0记录在本发明的MIM存储器中。当本发明的MIM存储器具有与图6的第二曲线G2相同的电流-电压特性，即MIM存储器是活性存储器时，假定数据位1记录在本发明的MIM存储器中。
<写>
首先，操作模式中开关元件的沟道维持在导通状态。
写数据位0的操作根据本发明的MIM存储器的状态而不同。当本发明的MIM存储器的状态遵循图6的第一曲线G1时，不需要写数据位0到本发明的MIM存储器的额外操作。然而，当本发明的MIM存储器的状态遵循图6的第二曲线G2时，等于或高于重置电压或更高电压的电压施加到本发明的MIM存储器作为用于写数据位0的写电压Vw。
为了应用写操作，必须进行确定本发明的MIM存储器的状态的读操作。
然而，当关于本发明的MIM存储器状态的确认过程将被省略，或者不能被发现时，至少重置电压作为写电压Vw被施加从而记录数据位0到本发明的MIM存储器。
然后，当数据位1被写到本发明的MIM存储器时，如果本发明的MIM存储器的状态遵循图6的第一曲线G1，等于阈值电压Vth或更高的电压施加到本发明的MIM存储器，或者设置电压被施加。
然而，如果本发明的MIM存储器的状态遵循图6的第二曲线G2，因为数据位1被记录在本发明的MIM存储器中，所以不需要写数据位1的额外操作。
以与数据位0被记录相同的方式，当本发明的MIM存储器的状态不能被发现，或者当本发明的MIM存储器的状态的确认过程将被省略时，假定本发明的MIM存储器的状态遵循图6的第一曲线G1，设置电压施加到本发明的MIM存储器从而写数据位1到本发明的MIM存储器。
同时，当假定本发明的MIM存储器的状态遵循图6的第一曲线G1，且数据位1被写到本发明的MIM存储器时，阈值电压Vth或更高的电压可以施加到本发明的MIM存储器。然而，当本发明的MIM存储器的状态遵循图6的第二曲线G2时，施加阈值电压或更高的电压到本发明的MIM存储器的操作会是擦除记录在本发明的MIM存储器中的数据位1的操作。因此，当记录数据位1的操作期间不检查本发明的MIM存储器的状态时，优选施加设置电压到本发明的MIM存储器，从而记录数据位1。
<读>
比较图6的第一和第二曲线G1和G2，本发明的MIM存储器在比阈值电压Vth低的预定电压，或者比设置电压高(电压的绝对值小于设置电压)的预定电压下，可具有两个不同电流值，即两个不同电阻值。因此，低于阈值电压Vth(例如当第一绝缘层62或第一和第二绝缘层62和70由氧化铝(Al2O3)构成时为5V)且高于0V的预定电压施加到本发明的MIM存储器，从而测量本发明的MIM存储器的电流。所测量的电流(或电阻)与参考电流(或电阻)比较。
作为比较结果，如果所测量的电流大于参考电流，因为本发明的MIM存储器处于图6的第二曲线G2表示的状态中，所以假定从本发明的MIM存储器读取数据位1。
然而，如果所测量的电流小于参考电流，则假定从本发明的MIM存储器读取数据位0。
<擦除>
擦除操作可通过施加重置电压到本发明的MIM存储器来进行。
如上所述，本发明的MIM存储器至少在存储节点的上金属层(图1至3的第二金属层64，或者图4和5的第三金属层72)上具有富勒烯层，该富勒烯层具有高抗张强度。
因此，根据本发明，在存储器的操作过程期间上金属层的损坏可以最小化，且可以使电阻偏离更窄，从而提高重复能力。
虽然参照其示例性实施例特别显示和描述了本发明，但是本领域技术人员将理解，它们必须被理解为本发明的优选实施例的示例，而不是限制了本发明的范围。例如，图1至5所示的存储节点的组元的宽度可以形成为锥形。此外，分隔间隔物(separate spacer)可形成在存储节点的侧壁上。此外，第二导电塞58可以形成为直接接触第一杂质区S1。此外，用作碳纳米结构层的一个示例的第一和第二富勒烯层66和68之一可以被不同的碳纳米结构层替代，例如碳纳米管、碳纳米线、碳纳米纤维等。因此，本发明的范围必须由所附权利要求定义，而不是由上述实施例定义。

Claims (36)

1.一种存储器，包括开关元件和连接到该开关元件的存储节点，其中该存储节点包括顺序堆叠的第一金属层、第一绝缘层和第二金属层，以及纳米结构层。
2.如权利要求1所述的存储器，其中该纳米结构层形成在该第二金属层上。
3.如权利要求1所述的存储器，其中该纳米结构层形成在该第一绝缘层与该第二金属层之间。
4.如权利要求2所述的存储器，还包括在该第一绝缘层和该第二金属层之间的另一纳米结构层。
5.如权利要求2所述的存储器，其中该纳米结构层是碳纳米结构层。
6.如权利要求4所述的存储器，其中所述两个纳米结构层之一是富勒烯层，且其另一个是非富勒烯层。
7.如权利要求1所述的存储器，还包括顺序堆叠在该第二金属层上的第二绝缘层和第三金属层。
8.如权利要求7所述的存储器，其中该纳米结构层形成在该第三金属层上。
9.如权利要求7所述的存储器，其中该纳米结构层形成在该第二金属层与该第二绝缘层之间。
10.如权利要求8所述的存储器，还包括在该第二金属层与该第二绝缘层之间的另一纳米结构层。
11.如权利要求8所述的存储器，其中该纳米结构层是碳纳米结构层。
12.如权利要求10所述的存储器，其中所述两个纳米结构层之一是富勒烯层，且其另一个是非富勒烯层。
13.如权利要求1所述的存储器，其中该第一绝缘层是选自包括铝氧化物层、NiO层、ZrO2层、ZnO层和TiO2层的组的一种。
14.如权利要求5所述的存储器，其中该碳纳米结构层是富勒烯层。
15.如权利要求1所述的存储器，其中该第一和第二金属层的至少一个是选自包括金层、铜层、铝层、铌层、银层、钨层、钴层和镍层的组的一种。
16.如权利要求3所述的存储器，其中该纳米结构层是碳纳米结构层。
17.如权利要求4所述的存储器，其中该纳米结构层是碳纳米结构层。
18.如权利要求9所述的存储器，其中该纳米结构层是碳纳米结构层。
19.如权利要求10所述的存储器，其中该纳米结构层是碳纳米结构层。
20.如权利要求7所述的存储器，其中该第一绝缘层是选自包括铝氧化物层、NiO层、ZrO2层、ZnO层和TiO2层的组的一种。
21.如权利要求11所述的存储器，其中该碳纳米结构层是富勒烯层。
22.一种操作包括开关元件和连接到该开关元件的存储节点的存储器的方法，该存储节点包括顺序堆叠的第一金属层、第一绝缘层和第二金属层，以及纳米结构层，该方法包括：
维持该开关元件的沟道在导通状态；以及
施加电压到该存储节点。
23.如权利要求22所述的方法，其中所述电压的施加包括施加设置电压或重置电压用于记录数据位。
24.如权利要求22所述的方法，其中所述电压的施加包括施加读取电压用于读取记录在该存储节点中的数据位。
25.如权利要求23所述的方法，其中所述电压的施加包括在施加所述电压之前进行确认记录在该存储节点中的数据状态。
26.如权利要求22所述的方法，其中所述电压的施加包括施加擦除电压用于擦除记录在该存储节点中的数据位。
27.如权利要求24所述的方法，其中所述电压的施加还包括在施加所述读取电压期间测量流经所述存储节点的电流，且将所测量的电流与参考电流比较。
28.如权利要求22所述的方法，其中第二绝缘层和第三金属层顺序堆叠在该第二金属层上。
29.如权利要求28所述的方法，其中该纳米结构层形成在该第三金属层上。
30.如权利要求22所述的方法，其中该纳米结构层是碳纳米结构层。
31.如权利要求22所述的方法，其中该纳米结构层包括两个富勒烯层，或者包括一个富勒烯层和一个非富勒烯层。
32.如权利要求30所述的方法，其中该碳纳米结构层是富勒烯层。
33.如权利要求22所述的方法，其中该第一和第二金属层的至少一个是选自包括金层、铜层、铝层、铌层、银层、钨层、钴层和镍层的组的一种。
34.如权利要求22所述的方法，其中该第一绝缘层是选自包括铝氧化物层、NiO层、ZrO2层、ZnO层和TiO2层的组的一种。
35.如权利要求28所述的方法，其中该纳米结构层是碳纳米结构层。
36.如权利要求28所述的方法，其中该纳米结构层包括两个富勒烯层，或者包括一个富勒烯层和一个非富勒烯层。
CN2006101360724A 2005-12-02 2006-10-20 非易失性存储器及其操作方法 Active CN1976039B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR117225/05 2005-12-02
KR1020050117225A KR100718142B1 (ko) 2005-12-02 2005-12-02 금속층-절연층-금속층 구조의 스토리지 노드를 구비하는불휘발성 메모리 소자 및 그 동작 방법

Publications (2)

Publication Number Publication Date
CN1976039A true CN1976039A (zh) 2007-06-06
CN1976039B CN1976039B (zh) 2011-06-01

Family

ID=38117843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101360724A Active CN1976039B (zh) 2005-12-02 2006-10-20 非易失性存储器及其操作方法

Country Status (4)

Country Link
US (1) US7859035B2 (zh)
JP (1) JP5122118B2 (zh)
KR (1) KR100718142B1 (zh)
CN (1) CN1976039B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412309A (zh) * 2010-09-17 2012-04-11 海力士半导体有限公司 开关器件和包括所述开关器件的存储器件
WO2012048521A1 (zh) * 2010-10-15 2012-04-19 复旦大学 一种nio基电阻式随机存储器及其制备方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723419B1 (ko) * 2006-02-17 2007-05-30 삼성전자주식회사 불휘발성 메모리소자 및 그 동작방법
JP5205670B2 (ja) * 2006-03-20 2013-06-05 独立行政法人物質・材料研究機構 固体素子構造とそれを使用した電気・電子素子及び電気・電子機器
KR100846502B1 (ko) * 2006-11-21 2008-07-17 삼성전자주식회사 비휘발성 메모리소자 및 그 제조방법
KR100889779B1 (ko) * 2007-09-19 2009-03-20 한양대학교 산학협력단 메모리 소자 및 그 제조 방법
KR101343362B1 (ko) 2007-12-20 2013-12-20 삼성전자주식회사 메모리 유닛의 제조 방법, 이에 따라 제조된 메모리 유닛,메모리 장치의 제조 방법 및 이에 따라 제조된 메모리 장치
US7781806B2 (en) * 2008-04-18 2010-08-24 Spansion Llc Optical erase memory structure
US8129704B2 (en) * 2008-05-01 2012-03-06 Intermolecular, Inc. Non-volatile resistive-switching memories
US8080460B2 (en) * 2008-11-26 2011-12-20 Micron Technology, Inc. Methods of forming diodes

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685173A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体集積回路用キャパシタ
US6664115B2 (en) * 1992-10-23 2003-12-16 Symetrix Corporation Metal insulator structure with polarization-compatible buffer layer
US6791131B1 (en) * 1993-04-02 2004-09-14 Micron Technology, Inc. Method for forming a storage cell capacitor compatible with high dielectric constant materials
US6147395A (en) * 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US5926360A (en) * 1996-12-11 1999-07-20 International Business Machines Corporation Metallized oxide structure and fabrication
US6104049A (en) * 1997-03-03 2000-08-15 Symetrix Corporation Ferroelectric memory with ferroelectric thin film having thickness of 90 nanometers or less, and method of making same
JPH1140767A (ja) * 1997-07-16 1999-02-12 Sanyo Electric Co Ltd 誘電体素子及びその製造方法
JP4204755B2 (ja) * 1999-02-17 2009-01-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報を保存するマイクロ電子デバイスとその方法
JP2002111096A (ja) * 2000-09-29 2002-04-12 Toshiba Corp 磁気抵抗素子、磁気抵抗素子を用いた半導体記憶装置、およびこれらの製造方法
JP2004513513A (ja) * 2000-10-31 2004-04-30 ザ　リージェンツ　オブ　ザ　ユニバーシティ　オブ　カリフォルニア 有機物双安定デバイス及び有機物メモリセル
EP1421026B1 (en) * 2001-07-20 2009-12-16 President And Fellows of Harvard College Transition metal oxide nanowires, and devices incorporating them
JP4090817B2 (ja) * 2001-09-13 2008-05-28 株式会社東芝 定電圧発生回路及び半導体記憶装置
TW506083B (en) * 2001-11-28 2002-10-11 Ind Tech Res Inst Method of using nano-tube to increase semiconductor device capacitance
KR20050021988A (ko) * 2002-06-21 2005-03-07 필립 모리스 프로덕츠 에스.에이. 돋을새김 표식
US6911373B2 (en) * 2002-09-20 2005-06-28 Intel Corporation Ultra-high capacitance device based on nanostructures
US6630380B1 (en) * 2002-09-30 2003-10-07 Chartered Semiconductor Manufacturing Ltd Method for making three-dimensional metal-insulator-metal capacitors for dynamic random access memory (DRAM) and ferroelectric random access memory (FERAM)
KR100763897B1 (ko) * 2002-12-23 2007-10-05 삼성전자주식회사 나노도트를 가지는 메모리 제조방법
KR100493166B1 (ko) * 2002-12-30 2005-06-02 삼성전자주식회사 수직나노튜브를 이용한 메모리
KR100521988B1 (ko) * 2003-01-29 2005-10-17 재단법인서울대학교산학협력재단 나노 구조물을 이용한 커패시터를 포함하는 반도체 소자 및 그 제조 방법
JP4541651B2 (ja) * 2003-03-13 2010-09-08 シャープ株式会社 抵抗変化機能体、メモリおよびその製造方法並びに半導体装置および電子機器
KR100982419B1 (ko) * 2003-05-01 2010-09-15 삼성전자주식회사 탄소나노튜브를 이용한 반도체 소자의 배선 형성 방법 및이 방법에 의해 제조된 반도체 소자
JPWO2005041303A1 (ja) * 2003-10-23 2007-04-26 松下電器産業株式会社 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法
JP2006154168A (ja) * 2004-11-29 2006-06-15 Seiko Epson Corp アクティブマトリクス基板、電気光学装置、電子デバイス、及びアクティブマトリクス基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412309A (zh) * 2010-09-17 2012-04-11 海力士半导体有限公司 开关器件和包括所述开关器件的存储器件
WO2012048521A1 (zh) * 2010-10-15 2012-04-19 复旦大学 一种nio基电阻式随机存储器及其制备方法

Also Published As

Publication number Publication date
JP2007158344A (ja) 2007-06-21
JP5122118B2 (ja) 2013-01-16
US20070126043A1 (en) 2007-06-07
KR100718142B1 (ko) 2007-05-14
CN1976039B (zh) 2011-06-01
US7859035B2 (en) 2010-12-28

Similar Documents

Publication Publication Date Title
CN1976039A (zh) 非易失性存储器及其操作方法
US7521704B2 (en) Memory device using multi-layer with a graded resistance change
JP5091491B2 (ja) 不揮発性半導体記憶装置
CN100533744C (zh) 使用碳纳米管沟道的多位非易失性存储器件及其操作方法
US9040949B2 (en) Information recording device and method of manufacturing the same
JP4981302B2 (ja) 不揮発性メモリ素子、不揮発性メモリ素子アレイ、及び不揮発性メモリ素子アレイの動作方法
Lai Non-volatile memory technologies: The quest for ever lower cost
US20160254320A1 (en) Memory device
JP4628500B2 (ja) 不揮発性記憶素子及び不揮発性記憶装置
EP1484799A2 (en) Nonvolatile memory device comprising a switching device and a resistant material and method of manufacturing the same
CN101064359A (zh) 包括可变电阻材料的非易失存储器件
CN102077347B (zh) 存储单元阵列以及其制造方法、非易失性存储装置、存储单元
KR20080085215A (ko) 저항 변화형 소자, 반도체 장치, 및 그 제조 방법
CN104900805A (zh) 存储器
CN1949391A (zh) 具有金属绝缘体转换膜电阻器的半导体存储器件
US20120092935A1 (en) Semiconductor memory device
CN101026177B (zh) 非易失性存储器件及其操作方法
CN1265460C (zh) 存储器件及其驱动方法
CN1607668A (zh) Sonos存储器及其制造和操作方法
WO2021120621A1 (zh) 一种阻变存储器单元结构及制备方法
CN1913191A (zh) 用于稳定复位电流的制造存储器件的方法
KR101120339B1 (ko) 정보 기록/재생 장치
JP5477284B2 (ja) 半導体記憶装置、メモリセルアレイ、半導体記憶装置の製造方法および駆動方法
WO2009122571A1 (ja) 情報記録再生装置
JP5374865B2 (ja) 抵抗変化素子、これを用いた記憶装置、及びそれらの作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant