CN1975768A - 存储卡 - Google Patents

存储卡 Download PDF

Info

Publication number
CN1975768A
CN1975768A CNA2006101636113A CN200610163611A CN1975768A CN 1975768 A CN1975768 A CN 1975768A CN A2006101636113 A CNA2006101636113 A CN A2006101636113A CN 200610163611 A CN200610163611 A CN 200610163611A CN 1975768 A CN1975768 A CN 1975768A
Authority
CN
China
Prior art keywords
sheet bag
multicore sheet
storage card
top surface
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101636113A
Other languages
English (en)
Inventor
青木祯孝
筒井敬一
西泽裕孝
和田环
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Sony Corp
Original Assignee
Renesas Technology Corp
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Sony Corp filed Critical Renesas Technology Corp
Publication of CN1975768A publication Critical patent/CN1975768A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5388—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates for flat cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Credit Cards Or The Like (AREA)
  • Sheet Holders (AREA)

Abstract

本发明公开了一种有利于适应存储容量的增大的存储卡。作为本发明的实施例，存储卡由壳体和矩形多芯片包以矩形薄板形式形成的，该壳体由绝缘材料制成，并且在该壳体中，凹下部分形成在是在厚度方向上的一个表面的顶部表面中，该矩形多芯片包包含在凹下部分中。壳体具有矩形底部壁和从底部壁的四侧的三个竖立的侧壁。在这些侧壁中，两个侧壁彼此面对，并且剩余一个侧壁连接这些侧壁的一个端部部分。凹下部分由底部壁和三个侧壁形成为向上和向侧面敞开。

Description

存储卡
对于相关申请的交叉参考
本发明包含与在日本专利局于2005年12月2日提交的日本专利申请JP2005-349699相关的主题，该专利申请的全部内容通过引用包括在本文中。
技术领域
本发明涉及一种存储卡(memory card)。
背景技术
已经提供了一种存储卡，该存储卡具有数据可重写快擦写存储器，并且在该存储卡中数据写在这种快擦写存储器上并且从其读取数据。
作为这样的存储卡，已经提供成由壳体、和矩形多芯片包以矩形薄板形式形成，该壳体由绝缘材料制成，并且在该壳体中，向上敞开且在平面视图中为矩形的凹下部分形成在是在厚度方向上的一个表面的顶部表面中，该矩形多芯片包包括快擦写存储器，并且包含在凹下部分中(见日本专利特开(Japanese Patent Laid-Open)No.2001-338274)。
在这种存储卡中，壳体具有矩形底部壁和从底部壁的四侧竖立的侧壁，并且存储卡的四个侧表面由壳体的四个侧壁形成。
发明内容
在最近几年，因为已经要求存储卡的存储容量的增大，所以待设置在多芯片包中的快擦写存储器的尺寸已经增大，并且多芯片包的外部尺寸已经增大。
另一方面，壳体的外部尺寸由存储卡的规格固定。因此，有可包含在壳体的凹下部分中的多芯片包的尺寸限制。不利于适应存储卡的存储容量的增大。
鉴于上文，希望提供一种有利于适应存储容量增大的存储卡。
根据本发明的实施例，提供有一种由壳体、和矩形多芯片包以矩形薄板形式形成的存储卡，该壳体由绝缘材料制成，并且在该壳体中，凹下部分形成在作为在厚度方向上的一个表面的顶部表面上，该矩形多芯片包包含在以上凹下部分中。以上壳体具有矩形底部壁、和从底部壁的四侧中的三侧竖立的侧壁。以上凹下部分通过底部壁和三个侧壁形成为向上和向侧面敞开。并且以上多芯片包在凹下部分中在以上底部壁的整个区域上延伸。
当联系其中类似部分由类似附图标记或文字指示的附图时，本发明的本质、原理及实用性将变得更明白。
附图说明
在附图中：
图1是存储卡10的立体图；
图2A和2B是存储卡10的分解立体图；
图3是在图1中箭头A的视图；
图4是通过在图1中线BB的剖视图；
图5是壳体12的立体图；
图6是多芯片包14的立体图；
图7是多芯片包14的立体图；
图8A是多芯片包14的平面图，并且图8B是通过在图8A中的线BB的剖视图；
图9表示在存储卡10上的连接件36与信号名称之间的对应性；
图10A是第二实施例的存储卡10的多芯片包14的平面图，并且图10B是通过在图10A中的线BB的剖视图；
图11A是第三实施例的存储卡10的多芯片包14的平面图，并且图11B是通过在图11A中的线BB的剖视图；
图12A是第四实施例的存储卡10的多芯片包14的平面图，并且图12B是在图12A中的箭头B的视图；
图13A是上下颠倒第五实施例的存储卡10的多芯片包14的立体图，图13B是多芯片包14的立体图，及图13C是壳体12的立体图；
图14A是上下颠倒第六实施例的存储卡10的多芯片包14的立体图，图14B是多芯片包14的立体图，及图14C是壳体12的立体图；
图15是第七实施例的存储卡10的立体图；及
图16A和16B表示在第七实施例的存储卡10的连接件36与信号名称之间的对应性的例子。
具体实施方式
参照附图将描述本发明的优选实施例：
(1)第一实施例
参照附图将描述本发明的第一实施例。
图1是存储卡10的立体图。图2A和2B是存储卡10的分解立体图。图3是在图1中箭头A的视图。图4是通过在图1中线BB的剖视图。及图5是壳体12的立体图。
注意，在本说明书中，存储卡10指示Memory Stick Micro(SonyCorporation的注册商标)。
如图1、2A及2B中所示，存储卡10由绝缘材料制成。它由壳体12、和矩形多芯片包14以矩形薄板形式形成，在该壳体12中，凹下部分16形成在作为厚度方向上的一个表面的顶部表面上，该矩形多芯片包14包含在凹下部分16中。
作为形成壳体12的绝缘材料，例如可使用诸如聚碳酸酯和聚对苯二甲酸丁二酯之类的热塑性树脂。
如图5中所示，壳体12具有矩形底部壁20和从底部壁20的四侧中的三侧竖立的侧壁22。在这些侧壁22中，两个侧壁22A彼此面对，并且剩余一个侧壁22B连接这两个侧壁22A的一个端部部分。
凹下部分16通过底部壁20和三个侧壁22形成为向上和向侧面敞开。
在彼此面对的侧壁22A的端部部分处，形成除以上端部部分之外的凸起部分24，该凸起部分24比剩余侧壁22A的顶部表面2202向上伸出得多。
在彼此面对的侧壁22A的外部侧表面上，形成凹下部分2210，从而当这个存储卡10***到在外部装置中提供的卡连接器(卡槽)中时，锁定存储卡10的***状态的锁定机构与该凹下部分2210接合。
多芯片包14在凹下部分16中的底部壁20的整个区域上延伸。
然后，如图1和3中所示，存储卡10的四个侧表面的三个由壳体12的侧壁22(22A、22B)形成，并且剩余一个侧表面由底部壁20的端面2002、彼此相对的两个侧壁22A的端面2204以及多芯片包14包含在凹下部分16中的侧表面1402形成。
如图1中所示，是剩余一个侧表面的底部壁20的端面2002、两个侧壁22A的端表面2204以及多芯片包14的侧表面1402在同一平面上延伸。
多芯片包14的顶部表面由平的面1410和用于指钩的凸起长窄部分40形成，该平的面1410在除了沿多芯片包14的一侧的部分之外的剩余部分上延伸，该一侧处在没有侧壁22(22A、22B)竖立的底部壁20上，该凸起长窄部分40沿上述一侧比平的面1410高地在沿多芯片包14的该一侧的部分处延伸。
多芯片包14具有由绝缘材料制成的矩形薄板形式的保持部件30(见图4)和布置在保持部件30上的板32(见图4)，并且在该板32上形成可写和/或可读数据的存储部分34(见图4)。平的面1410形成在板32的顶面上，并且在板32的顶面上形成有连接件36。
更明确地说，多个连接件36在面对凸起长窄部分40的侧的部分处、沿以上侧、按行设置在平的面1410上。
如图4中所示，凸起长窄部分40具有面对平的面1410的内侧表面4002、在对于内侧表面4002的相对侧上并且形成多芯片包14的一个侧表面1402的外侧表面4004以及连接这些内侧表面4002和外侧表面4004的预部端面4006。
如图3和4中所示，在凸起长窄部分40上，从内侧表面4002向外侧表面4004的凹槽42形成为沿凸起长窄部分40的延伸方向延伸。板32的端部部分3210***到凹槽42中。
如图1中所示，除在延伸方向上在凸起长窄部分40的两端处的两个侧壁22A的端部部分(凸起部分24)之外的两个侧壁22A的顶部表面2202每个形成得比多芯片包14的平的面1410高。
在延伸方向上在凸起长窄部分40的两端处的两个侧壁22A的端部部分(凸起部分24)的顶部表面2230，每个形成得比三个侧壁22A和22B的、除两个侧壁22A的端部部分的每个之外的顶部表面2202和2220高，并且与凸起长窄部分40的顶部表面4006一样高。
如图1和4中所示，面对凸起长窄部分40的侧壁22B的顶部表面2220与多芯片包14的平的面1410连续地形成，从而存储卡10可平滑地***到外部装置的卡连接器和卡槽中。
注意，在这个实施例中，为了上述平滑***，顶部表面2220形成在倾斜表面中，在该倾斜表面中顶部表面随着向顶部端前进而变低。然而，这个倾斜表面可以从顶部表面2220到平的面1410的端部部分连续地形成。
其次，将详细描述多芯片包14。
图6和7是多芯片包14的立体图。图8A是多芯片包14的平面图，并且图8B是通过在图8A中的线BB的剖视图。
如图4中所示，多芯片包14除上述保持部件30、板32、存储部分34及多个连接件36之外具有控制器38。
作为形成保持部件30的绝缘材料，例如可使用诸如包括玻璃纤维的环氧树脂之类的热固物。
板32以矩形薄板形式由绝缘材料形成。导电图案形成在板的表面上或内部，并且板在保持部件30的顶部表面上。
存储部分34在它附装到保持部件30的底部表面上的状态下设置成埋入在保持部件30中，并且向/从它可写和/或读数据。在这个实施例中，存储部分34是数据可重写快擦写存储器(data rewritable flashmemory)。
连接件36设置在厚度方向上是保持部件30的一个表面的顶部表面上。具体地说，除顶部表面之外的板32的一部分设置成埋入在保持部件30中，并且连接件36形成为从顶部表面到底部表面穿透过板32。板32的表面(顶部表面)覆盖有由绝缘材料制成的抗蚀层3202。在抗蚀层3202上，与连接件36相对应的一部分被打开，并且连接件36经这个开口向外暴露。
控制器38经设置成埋入在保持部件30中的连接件36与外部装置进行数据通信，并且进行向/从存储部分34写和/或读数据。在这个实施例中，控制器38设置成埋入在存储部分34上的保持部件30的一部分处。然而，控制器38可以设置成埋入在板32上的保持部件30的一部分处。
注意，在图4中，附图标记40指示分别在存储部分34与板32的图案之间、在控制器38与板32的图案之间、在存储部分34与连接件36之间以及在控制器38与连接件36之间电气连接的连结导线。
如图2中所示，多芯片包14布置成，其底部表面由粘合剂S附装到凹下部分16的底部壁20上，并且在凹下部分16中的底部壁20的整个区域上延伸。
图9表示在存储卡10上的连接件36与信号名称之间的对应性。
如图8A中所示，连接件36由十一个连接件36-1至36-11形成。如图9中所示，未使用连接件36-10和36-11，并且信号分配到剩余九个连接件。
就是说，多个连接件36包括用来向/从控制器38传输/接收信号的信号终端、用来把接地电位供给到控制器38和存储部分34的接地终端以及用来给控制器38和存储部分34供电的供电终端。
连接件36-1至36-7是上述信号终端，连接件36-8是上述供电终端，及连接件36-9是上述接地终端。
如果详细地解释，则连接件36-1是用来输入总线状态信号BS的信号终端，该总线状态信号BS表示作为数据信号DATA(数据)0至DATA3通信的数据段。
连接件36-2是用来进行数据信号DATA1的输入-输出的信号终端，连接件36-3是用来进行数据信号DATA0的输入-输出的信号终端。连接件36-4是用来进行数据信号DATA2的输入-输出的信号终端。连接件36-6是用来进行数据信号DATA3的输入-输出的信号终端。
连接件36-5是用来探测***和拔出的连接件，并且是用来传输/接收INS信号的信号终端，该INS信号由用来探测存储卡的***和拔出的上述外部装置使用。
连接件36-7是用来输入时钟信号SLCK的信号终端。上述总线状态信号BS和数据信号DATA0至DATA3与这个时钟信号SLCK同步地通信。
连接件36-8是用来输入电源Vcc的电源终端。
连接件36-9是连接到接地电平(Vss)上的接地终端。
注意，未使用的连接件36-10和36-11供扩展之用。
根据这个实施例，在壳体12中形成的凹下部分16由底部壁20和三个侧壁22形成为向上和向侧面敞开，并且多芯片包14在这个凹下部分16中的底部壁20的整个区域上延伸。由于比传统存储卡少一个侧壁，所以可为板32(多芯片包14)保留较大面积。因此，可得到一种存储卡10，该存储卡10与传统存储卡的尺寸相同，但具有其中存储容量增大和外部尺寸大于传统存储部分的存储部分34(多芯片包14)；或者可得到一种存储卡10，该存储卡10尽管尺寸小于传统存储卡，但具有与传统存储部分相同的存储容量的存储部分34。
此外，由于用于指钩的凸起长窄部分40设置在多芯片包14的顶部表面上，所以可容易地进行存储卡10的附装/脱开。况且，由于凹槽42设置在这个凸起长窄部分40上，用来***板32的端部部分3210，所以进一步有利于保留板32的面积。
(2)第二实施例
其次，将描述第二实施例。
图10A是第二实施例的存储卡10的多芯片包14的平面图，并且图10B是通过在图10A中的线BB的剖视图。注意，通过把相同附图标记添加到与第一实施例类似的部分和部件上，将描述如下实施例。
第二实施例与第一实施例的不同之处在于用来***板32的端部部分3210的凹槽42的形状。
明确地说，在第一实施例中，凹槽42形成为沿凸起长窄部分40的整个长度延伸。另一方面，在第二实施例中，凹槽42在延伸方向上沿除凸起长窄部分40的两个端部之外的部分设置。
如果详细地解释，凹槽42由第一凹槽部分42A和第二凹槽部分42B形成，该第一凹槽部分42A在延伸方向上在凸起长窄部分40的中央部分处以比第一实施例大的深度值延伸，在该第二凹槽部分42B中，深度从第一凹槽部分的两端逐渐变小，并且连接到内侧表面4002上。
根据第二实施例，进一步有利的是，通过凹槽部分42A保留板32的面积。况且，凸起长窄部分40的强度可由形成第二凹槽部分42B的后部的侧壁部分44保持。
当然，也在这个第二实施例中，可得到与第一实施例类似的效果。
(3)第三实施例
其次，将描述第三实施例。
图11A是第三实施例的存储卡10的多芯片包14的平面图，并且图11B是通过在图11A中的线BB的剖视图。
第三实施例与第一实施例的不同之处在于用来***板32的端部部分3210的凹槽42的形状。
明确地说，在第一实施例中，凹槽42形成为沿凸起长窄部分40的整个长度延伸。另一方面，在第三实施例中，多个凹槽42在凸起长窄部分40的延伸方向上以间隔形成。
如果详细地解释，每个凹槽42形成为以比第一实施例大的深度值延伸，并且在凹槽42的每一个之间有壁部分46。
然后，与每个凹槽42相对应的板32的端部部分3210的部分***在每个凹槽42中。
根据第三实施例，进一步有利的是，通过多个凹槽42保留板32的面积。况且，凸起长窄部分40的强度可由壁部分46保持。
当然，也在这个第三实施例中，可得到与第一实施例类似的效果。
(4)第四实施例
其次，将描述第四实施例。
图12A是第四实施例的存储卡10的多芯片包14的平面图，并且图12B是在图12A中的箭头B的视图。
第四实施例与第一实施例的不同之处在于用来***板32的端部部分3210的凹槽42的形状。
明确地说，凹槽42形成为从内侧表面向外侧表面透过而剩下在延伸方向上凸起长窄部分40的两个端部，并且壁部分48在延伸方向上保持在凹槽42的两个端部处。
然后，在板32的端部部分3210中与凹槽42相对应的部分***在凹槽42中，并且以上部分与外侧表面4004在同一平面上。
根据第四实施例，进一步有利的是，通过凹槽42保留板32的面积。况且，凸起长窄部分40的强度可由壁部分48保持。
当然，也在这个第四实施例中，可得到与第一实施例类似的效果。
(5)第五实施例
其次，将描述第五实施例。
图13A是上下颠倒第五实施例的存储卡10的多芯片包14的立体图，图13B是多芯片包14的立体图，及图13C是壳体12的立体图。
第五实施例是，多芯片包14还牢固地附装到壳体12上。
明确地说，如图13C中所示，在没有侧壁22的底部壁20的一侧上，从底部壁20向上伸出的倾斜表面50(壳体侧接合部分)形成为沿一侧扩展。
另一方面，如图13A和13B中所示，在凸起长窄部分40下在多芯片包14的底部表面的部分处，与突起50可接合的倾斜表面52(包侧接合部分)形成为延伸。
然后，当多芯片包14的底部表面由粘合剂S附装到凹下部分16的底部壁20上时，倾斜表面50和52彼此接合，从而多芯片包14对于壳体12的附装变得进一步牢固。此外，通过接合倾斜表面50和52，有利的是，容易地进行多芯片包14对于壳体12的定位。
当然，也在这个第五实施例中，可得到与第一实施例类似的效果。
(6)第六实施例
其次，将描述第六实施例。
图14A是通过上下颠倒第六实施例的存储卡10的多芯片包14的立体图，图14B是多芯片包14的立体图，及图14C是壳体12的立体图。
第六实施例是，多芯片包14还牢固地附装到壳体12上。
明确地说，在没有侧壁22的底部壁20的一侧上，从底部壁20向上伸出的突起54(壳体侧接合部分)形成为沿一侧扩展。
另一方面，在凸起长窄部分40下在多芯片包14的底部表面的部分处，与突起54可接合的凹下部分56(包侧接合部分)形成为延伸。
然后，当多芯片包14的底部表面由粘合剂S附装到凹下部分16的底部壁20上时，突起54与凹下部分56接合，从而多芯片包14对于壳体12的附装变得进一步牢固。此外，通过使突起54与凹下部分56接合，有利的是，容易地进行多芯片包14对于壳体12的定位。
当然，也在这个第六实施例中，可得到与第一实施例类似的效果。
(7)第七实施例
其次，将描述第七实施例。
图15是第七实施例的存储卡10的立体图，图16A和16B表示在第七实施例的存储卡10的连接件36与信号名称之间的对应性的例子。
第七实施例是，除多芯片包14的连接件36-1至36-11之外新提供九个连接件36-12至36-20。在第一实施例中，可通信数据信号的数量是4位。另一方面，在第七实施例中，可通信数据信号的数量增大到8位。
明确地说，如图15中所示，类似于第一实施例，连接件36-1至36-11在平的面1410上面对凸起长窄部分40的一侧的部分处，沿以上侧按行设置。并且新添加的连接件36-12至36-20在平的面1410上靠近凸起长窄部分40的一侧的部分处，沿以上侧按行设置。
在图16A中表示的例子中，连接件36-13是用来进行DATA5的输入-输出的信号终端，连接件36-14是用来进行DATA4的输入-输出的信号终端，连接件36-15是用来进行DATA6的输入-输出的信号终端，及连接件36-16是用来进行DATA7的输入-输出的信号终端。未使用剩余连接件36-12以及36-17至36-20。
在图16B中表示的例子中，连接件36-13是用来进行DATA5的输入-输出的信号终端，连接件36-14是用来进行DATA4的输入-输出的信号终端，连接件36-19是用来进行DATA6的输入-输出的信号终端，及连接件36-20是用来进行DATA7的输入-输出的信号终端。未使用剩余连接件36-12以及36-15至36-18。
注意，对于连接件36-1至36-11的信号分配与在图9中表示的例子类似。
根据第七实施例，当然，可通信数据信号的数量可增大到8位，并且也可得到与第一实施例类似的效果。
注意，在上述实施中，已经涉及了存储卡10是Memory StickMicro的情形。然而，存储卡10的格式不限于它们。
而且，在上述实施例中，已经处置了其中数据可重写快擦写存储器用作存储部分34的情形。然而，本发明不仅仅限于这个，只要存储部分34可重写和/或可读数据即可。
根据本发明的实施例，在存储卡中，多芯片包在壳体中形成的凹下部分中的底部壁的整个区域上延伸，从而与传统存储卡相比可减少一个侧壁。因而，可为多芯片包保留较大面积。由此，可得到一种具有多芯片包的存储卡，该多芯片包尽管尺寸与传统存储卡的相同，但存储容量增大，并且外部尺寸大于传统的。有利的是，适应存储容量的增加。
尽管联系本发明的优选实施例已经进行了描述，但对于本领域的技术人员显然可以目标在于各种变化、修改、组合、子组合及变更，因此在附属权利要求书中覆盖这样的变化、和修改，就像落在本发明的真正精神和范围内。

Claims (12)

1.一种由壳体和矩形多芯片包以矩形薄板形式形成的存储卡，该壳体由绝缘材料制成，并且在该壳体中，凹下部分形成在作为厚度方向上的一个表面的顶部表面上，该矩形多芯片包包含在所述凹下部分中，其中：
所述壳体具有矩形底部壁和从所述底部壁的四侧中的三侧竖立的侧壁；
通过所述底部壁和所述三个侧壁所述凹下部分形成为向上和向侧面敞开；并且
所述多芯片包在所述凹下部分中在所述底部壁的整个区域上延伸。
2.根据权利要求1所述的存储卡，其中
所述存储卡的四个侧表面中的三个由所述壳体的侧壁形成；并且剩余一个侧表面由所述底部壁的端面、彼此相对的所述两个侧壁的端面以及包含在所述凹下部分中的所述多芯片包的侧表面形成。
3.根据权利要求1所述的存储卡，其中
形成所述剩余一个侧表面的所述底部壁的端面、所述两个侧壁的端面、及所述多芯片包的侧表面在同一平面上延伸。
4.根据权利要求1所述的存储卡，其中
所述多芯片包的顶部表面由平的面和用于指钩的凸起长窄部分形成，所述平的面在除沿所述多芯片包的一侧的部分之外的剩余部分上延伸，该多芯片包的一侧处在所述底部壁的、没有所述侧壁竖立的部分上，所述凸起长窄部分在沿所述多芯片包的上述一侧的部分处沿一侧以比所述平的面高的高度延伸。
5.根据权利要求4所述的存储卡，其中
用来向外部装置传输/从外部装置接收信号的多个连接件设置在所述平的面上。
6.根据权利要求4所述的存储卡，其中
用来向外部装置传输/从外部装置接收信号的多个连接件在面对所述凸起长窄部分一侧的部分处沿上述侧按行设置在所述平的面上。
7.根据权利要求5或6所述的存储卡，其中：
所述多芯片包具有呈矩形薄板形式的由绝缘材料制成的保持部件和布置在所述保持部件的顶部表面上的板，并且可写和/或可读数据的存储部分形成在所述板上；
所述平的面形成在所述板的顶部表面上；并且
所述连接件形成在所述板的顶部表面上。
8.根据权利要求4所述的存储卡，其中：
所述凸起长窄部分具有面对所述平的面的内侧表面、在所述内侧表面的相对侧上并且形成所述多芯片包的一个侧表面的外侧表面以及连接所述内侧表面和外侧表面的顶端表面；
所述多芯片包具有呈矩形薄板形式的由绝缘材料制成的保持部件和布置在所述保持部件的顶部表面上的板，并且可写和/或可读数据的存储部分形成在该板上；
所述平的面形成在所述板的顶部表面上；
从所述内侧表面到所述外侧表面的凹槽形成为在延伸方向上沿所述凸起长窄部分延伸；并且
所述板的端部部分***在所述凹槽中。
9.根据权利要求4所述的存储卡，其中：
所述凸起长窄部分具有面对所述平的面的内侧表面、在所述内侧表面的相对侧上并且形成所述多芯片包的一个侧表面的外侧表面以及连接这些内侧表面和外侧表面的顶端表面；
所述多芯片包具有呈矩形薄板形式的由绝缘材料制成的保持部件和布置在所述保持部件的顶部表面上的板，并且可写和/或可读数据的存储部分形成在该板上；
所述平的面形成在所述板的顶部表面上；
从所述内侧表面穿透到所述外侧表面的凹槽形成为在延伸方向上沿所述凸起长窄部分延伸；并且
在所述板的端部部分处并且与所述凹槽相对应的部分***在所述凹槽中，并且所述部分与所述外侧表面在同一平面上。
10.根据权利要求4所述的存储卡，其中
面对所述凸起长窄部分的侧壁的顶部表面与所述多芯片包的平的面连续地形成。
11.根据权利要求4所述的存储卡，其中：
除在延伸方向上在所述凸起长窄部分的两个端部处的两个侧壁的每个端部部分之外的这两个侧壁的顶部表面形成得比所述多芯片包的平的面高；
在延伸方向上在所述凸起长窄部分的两个端部处的两个侧壁的每个端部部分的顶部表面，形成得比所述三个侧壁的、除所述两个侧壁的每个端部部分之外的顶部表面高，并且与所述凸起长窄部分的顶部表面一样高；并且
面对所述凸起长窄部分的侧壁的顶部表面与所述多芯片包的平的面连续地形成。
12.根据权利要求1所述的存储卡，其中：
壳体侧接合部分设置在所述底部壁的、所述侧壁没有竖立在上面的一侧上；
能与所述壳体侧接合部分接合的包侧接合部分设置在与所述底部壁的一侧相对应的部分处，并在面对所述底部壁的所述多芯片包的底部表面上；并且
所述壳体侧接合部分与所述包侧接合部分接合。
CNA2006101636113A 2005-12-02 2006-12-01 存储卡 Pending CN1975768A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005349699 2005-12-02
JP2005349699A JP2007156738A (ja) 2005-12-02 2005-12-02 メモリカード

Publications (1)

Publication Number Publication Date
CN1975768A true CN1975768A (zh) 2007-06-06

Family

ID=38117875

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101636113A Pending CN1975768A (zh) 2005-12-02 2006-12-01 存储卡

Country Status (3)

Country Link
US (1) US20070126099A1 (zh)
JP (1) JP2007156738A (zh)
CN (1) CN1975768A (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA141195S (en) * 2011-05-17 2012-02-03 Sony Computer Entertainment Inc Digital memory card
USD669479S1 (en) * 2012-01-13 2012-10-23 Research In Motion Limited Device smart card
USD669478S1 (en) * 2012-01-13 2012-10-23 Research In Motion Limited Device smart card
US8747162B2 (en) 2012-03-29 2014-06-10 Sandisk Technologies Inc. Host device with memory card slot having a card gripping-extracting recess
US20130258576A1 (en) * 2012-03-29 2013-10-03 Gadi Ben-Gad Memory Card
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
USD701864S1 (en) 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
US9442539B2 (en) 2013-04-05 2016-09-13 Pny Technologies, Inc. Reduced length memory card
USD734756S1 (en) * 2014-04-04 2015-07-21 Pny Technologies, Inc. Reduced length memory card
USD730907S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD730910S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD730908S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD729251S1 (en) * 2014-06-27 2015-05-12 Samsung Electronics Co., Ltd. Memory card
USD730909S1 (en) * 2014-06-27 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD727912S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD727913S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD727911S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD736212S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736215S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736214S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD727910S1 (en) * 2014-07-02 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD739856S1 (en) * 2014-07-30 2015-09-29 Samsung Electronics Co., Ltd. Memory card
USD773466S1 (en) * 2015-08-20 2016-12-06 Isaac S. Daniel Combined secure digital memory and subscriber identity module
USD798868S1 (en) * 2015-08-20 2017-10-03 Isaac S. Daniel Combined subscriber identification module and storage card
USD783621S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD783622S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
EP3255665B1 (en) * 2016-06-08 2022-01-12 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic device with component carrier and method for producing it
EP3302006A1 (en) 2016-09-30 2018-04-04 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier comprising at least one heat pipe and method for producing said component carrier
USD934868S1 (en) * 2018-02-28 2021-11-02 Sony Corporation Memory card

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100335716B1 (ko) * 2000-05-23 2002-05-08 윤종용 메모리 카드
US7030316B2 (en) * 2004-01-30 2006-04-18 Piranha Plastics Insert molding electronic devices

Also Published As

Publication number Publication date
JP2007156738A (ja) 2007-06-21
US20070126099A1 (en) 2007-06-07

Similar Documents

Publication Publication Date Title
CN1975768A (zh) 存储卡
CN1127838C (zh) 配备ic卡的蜂窝电话电池及配备该电池的便携式通信装置
CN101238579B (zh) 装配具有led的半导体装置的方法
CN1178159C (zh) 卡接插件
CN1781346A (zh) 印刷线路板的连接结构
CN1700843A (zh) 基板接合构件和采用其的三维连接结构体
US20080311771A1 (en) Edge connection structure for printed circuit boards
CN1832166A (zh) 半导体器件及其制造方法
CN1728462A (zh) 用于存储介质的双连接装置和包含该装置的移动通讯终端
CN1489207A (zh) 半导体封装和半导体装置
US20060220201A1 (en) Structure of memory card packaging and method of forming the same
JP2004119371A (ja) ランド・グリッド・アレイ・コネクタおよびその形成方法
RU2013131114A (ru) Электронная карточка с внешним разъемом
EP2306514A3 (en) Carbon nanotube bond pad structure and manufacturing method thereof
CN1822747A (zh) 立体电路模块及其制造方法
US7270557B1 (en) High-density storage device
CN1738512A (zh) 立体电路模块和用其的叠层立体电路模块及其制造方法
CN202488883U (zh) 一种垂直陀螺仪与电路板的安装结构
CN101030565A (zh) 高频集成电路封装构造及其制造方法
JP5080843B2 (ja) 表面実装用スタンド、表面実装型ｌｅｄランプ及びｌｅｄユニット
CN100345268C (zh) 半导体装置
US7656676B2 (en) Removable data storage device and related assembling method
KR101228628B1 (ko) 범용직렬버스 3.0을 지원하는 5-핀 접속부와 이를 포함하는 유에스비 메모리 패키지
US8902596B2 (en) Data storage device
CN1443369A (zh) 外壳器件及其中所用的接触单元

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication