CN1956154A - 刻蚀含－碳层的方法和制造半导体器件的方法 - Google Patents

刻蚀含－碳层的方法和制造半导体器件的方法 Download PDF

Info

Publication number
CN1956154A
CN1956154A CNA2006101321471A CN200610132147A CN1956154A CN 1956154 A CN1956154 A CN 1956154A CN A2006101321471 A CNA2006101321471 A CN A2006101321471A CN 200610132147 A CN200610132147 A CN 200610132147A CN 1956154 A CN1956154 A CN 1956154A
Authority
CN
China
Prior art keywords
carbon
etching
mist
coating
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101321471A
Other languages
English (en)
Other versions
CN100570830C (zh
Inventor
裵根熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1956154A publication Critical patent/CN1956154A/zh
Application granted granted Critical
Publication of CN100570830C publication Critical patent/CN100570830C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供一种使用含－Si气体在半导体衬底上刻蚀含－碳层的方法，以及一种制造半导体器件的相关方法，其中通过使用根据本发明形成的以及具有几十nm宽度的含－碳层图形作为刻蚀掩模，刻蚀层间绝缘层，形成具有优异侧壁外形的多个接触孔。为了刻蚀待用作第二刻蚀掩模的含－碳层，在该含－碳层上形成第一掩模图形，以部分地露出含－碳层的顶表面。然后使用第一掩模图形作为第一刻蚀掩模，利用由O2和含－Si气体形成的碳－刻蚀混合气体的等离子各向异性地刻蚀含－碳层，以形成含－碳层图形。根据本发明制造的高密度单元阵列区中的相邻接触孔明显地互相分开，即使当相邻接触孔之间的间隔小到几十nm以下；因此可以防止使用这种接触孔的相邻基本单元之间的短路。

Description

刻蚀含-碳层的方法和制造半导体器件的方法
与相关申请的交叉引用
本申请要求2005年10月12日在韩国知识产权局申请的韩国专利申请号10-2005-0096164的权益，在此将其公开内容全部引入作为参考。
技术领域
本发明涉及一种与半导体器件制造结合使用的刻蚀方法，以及涉及使用该刻蚀方法制造半导体器件的方法，更具体涉及一种使用新的刻蚀气体刻蚀含-碳层的方法以及涉及一种使用该刻蚀方法制造半导体器件的方法。
背景技术
随着半导体器件变得更集成以及其特征尺寸相应地减小，在这种半导体器件的厚度增加的同时，半导体器件的水平面积也减小。结果，单元元件的高度和用于电连接单元元件的接触增加，因此相应接触孔的高宽比也增加。在用于形成具有这种增加的高宽比的图形的刻蚀工序中，将被刻蚀的层的厚度更大，以及由于需要使用的光刻胶图形的高度，基本上没有刻蚀工序余量。因此，光刻胶层的厚度被减小，以及相对薄的光刻胶层导致大量问题。为了解决与光刻胶图形被减薄相关的问题，研制了使用非晶碳层(ACL)作为刻蚀掩模的技术(参见美国专利特开公告号2004/0079726A1)，在此将其公开内容引入作为参考。
包括用于形成高集成半导体器件的精细图形(微米或更小的规模)的ACL的刻蚀掩模可以是包括多层结构的刻蚀掩模，其中在衬底上的待刻蚀薄膜上顺序地层叠ACL、帽盖层以及光刻胶层。在此情况下，通过曝光和显影工序形成光刻胶图形，以及该图形被转移到抗反射层和帽盖层，因此产生帽盖层图形。使用帽盖层图形作为第一刻蚀掩模刻蚀ACL，以及由此该帽盖层图形被转移到ACL，因此产生ACL图形。然后使用由此形成的ACL图形作为第二刻蚀掩模，用于刻蚀衬底上的待刻蚀薄膜。在待刻蚀的薄膜被刻蚀之后，通过灰化和剥离工序除去ACL图形的残留物和刻蚀副产物。
具有如上所述的多层结构的刻蚀掩模的ACL包括作为主要成分的碳。由此，通常包括O2、N2或其组合物的刻蚀气体可以用来刻蚀该ACL。在ACL和光刻胶层之间***的帽盖层优选由例如SiON或SiO2的材料形成，该材料对于被用作ACL刻蚀气体的成分(如O2和N2)具有强烈的抗刻蚀性，也允许低温淀积。
但是，因为半导体器件变得更高度地集成，以及单元元件的宽度相应地减小，光刻胶层的厚度变小，由此，帽盖层的厚度也变小。当使用较薄的帽盖层作为第一刻蚀掩模刻蚀ACL时，在刻蚀步骤的继续过程中，在获得待用作第二刻蚀掩模的ACL图形的优异侧壁外形中，帽盖层和ACL层之间的刻蚀选择率变为关键因素。特别，当使用等离子刻蚀ACL时，通过离子溅射帽盖层，由此附加地降低帽盖层的抗刻蚀性。
在现有技术中，为了增加用作刻蚀ACL的刻蚀掩模的较薄帽盖层的抗刻蚀性，可以注入碳氟系气体，以便保护在帽盖层上层叠的碳系聚合物。但是，由于ACL包括作为主要成分的碳，必须使用包括N2或O2的刻蚀气体刻蚀碳。由此，当使用也包括碳氟系气体的刻蚀气体刻蚀ACL时，在帽盖层上淀积保护碳系聚合物是困难的，由此获得ACL相对于帽盖层的希望刻蚀选择率是困难的。
为了形成精细图形，例如，超出光刻工艺的普通分辨极限的接触孔图形，需要形成接触孔或其他精细图形的孔的形状(如由刻蚀掩模的限定)通常在其底部或下部中要求比顶部或上部更小的临界尺寸(CD)，顶部或上部是接触孔的入口。由此，应该优选用倾斜的或锥形的侧壁外形形成通过刻蚀ACL获得的ACL图形，以相对于孔上部的入口减小孔底部的CD。为了获得这种倾斜的侧壁外形，在通过ACL刻蚀形成的孔侧壁上可以淀积用作刻蚀掩模的聚合物。但是，用这种聚合物淀积之后的倾斜侧壁外形刻蚀该图形是困难的。
通过本发明，完全克服或至少部分地克服现有技术的这些及其他问题或限制。
发明内容
本发明提供解决与现有技术方法相关的上述问题的办法。本发明提供一种刻蚀含-碳层的方法，特别是ACL，以形成具有倾斜侧壁外形的接触孔，以便孔底部的CD小于孔顶部的CD，该孔的顶部用作孔的入口。通过用含-碳层如ACL的充分刻蚀选择性，相对于用作刻蚀工序中的刻蚀掩模的帽盖层，刻蚀含-碳层，获得这种结构，以获得希望的精细图形形成。
本发明也提供一种制造半导体器件的方法，其中使用用于刻蚀含-碳层的刻蚀掩模形成接触孔，以实现希望的结果，该含-碳层具有足够的抗刻蚀性。在该方法中，当根据需要形成具有高的高宽比的接触孔，以形成用于高度地集成的半导体器件的接触时，即使当相邻接触孔之间的间隔窄至几十nm以下时，相邻接触孔保持小的距离，但是在刻蚀时互相保持明显的距离，由此防止相邻接触之间的短路。
根据本发明的一个方面，提供一种刻蚀含-碳层的方法，这种方法包括以下步骤：在含-碳层上形成掩模图形，以部分地露出含-碳层的顶表面；以及使用掩模图形作为第一刻蚀掩模，用包括由O2和含-Si气体形成的碳-刻蚀混合气体的等离子各向异性地刻蚀，以形成待用作第二刻蚀掩模的含-碳层图形。
根据本发明的另一方面，提供一种用于制造半导体器件的方法，这种方法包括以下步骤：在半导体衬底上形成层间绝缘层；在层间绝缘层上形成含-碳层；在含-碳层上形成帽盖层；使用光刻工序构图帽盖层，以形成部分地露出含-碳层的顶表面的帽盖层图形；使用帽盖层图形作为第一刻蚀掩模，用包括由O2和含-Si气体形成的碳-刻蚀混合气体的等离子各向异性地刻蚀含-碳层，以形成含-碳层图形；以及使用该含-碳层图形作为第二刻蚀掩模，各向异性地刻蚀层间绝缘层，以通过该层间绝缘层形成接触孔。
含-Si气体可以选自由SiF4、SiCl4、SiH4、SiClxFy(其中x+y＝4)或其组合物构成的组。
当碳-刻蚀混合气体仅仅主要由O2和含-Si气体构成时，该碳-刻蚀混合气体可以由在给定的温度/压力下基于碳-刻蚀混合气体的总体积的约50至95％体积的O2以及相应地约50至5％体积的含-Si气体形成。
但是，在选择性的发明实施例中，碳-刻蚀混合气体还可以包括选自N2和惰性气体的至少一种材料。例如，碳-刻蚀混合气体可以由基于碳-刻蚀混合气体总体积的20至95％体积的O2、基于碳-刻蚀混合气体总体积的约50至5％体积的含-Si气体、相对于碳-刻蚀混合气体中的O2的体积约0至100体积％的N2以及相对于碳-刻蚀混合气体中的O2的体积约0至50％体积的惰性气体形成。在本发明实施例中，碳-刻蚀混合气体中的N2的含量和惰性气体的含量不同时为零(即，在碳-刻蚀混合气体中将包括至少一些N2或一些惰性气体)。
根据本发明的特定实施例，包括O2和含-Si气体的碳-刻蚀混合气体的等离子用来各向异性地刻蚀含-碳层，该含-碳层随后用作第二刻蚀掩模，以便在帽盖层图形上形成Si系聚合物残渣层(其为刻蚀残留物)，在刻蚀含-碳层的步骤过程中帽盖层图形被用作第一刻蚀掩模。由此，通过Si聚合物残渣保护帽盖层图形，以便相对于含-碳层获得帽盖层图形的充分刻蚀选择性。此外，可以执行刻蚀，以便通过刻蚀含-碳层获得的孔在其底部具有比在其顶部更小到CD，该顶部是孔的入口。由此，当根据需要应用于形成具有高的高宽比的接触孔时，本发明是特别有利的，以形成用于高度地集成的半导体器件的接触。
附图说明
通过参考附图对其优选示例性实施例的详细描述将使本发明的上述及其他特点和优点变得更明显，其中：
图1示意地说明示例性半导体器件的主要部分的布局，其中可有利地应用根据本发明实施例的制造半导体器件的方法；
图2A至2D是说明根据本发明实施例的制造半导体器件的方法的示意性剖面图；
图3A和3B分别是说明在根据本发明的一个实施例制造半导体器件的方法中使用帽盖层图形作为第一刻蚀掩模，刻蚀含-碳层的结果的剖面SEM图像和平面SEM图像；
图4A和4B分别是说明在根据本发明的另一实施例制造半导体器件的方法中使用帽盖层图形作为第一刻蚀掩模，刻蚀含-碳层的结果的剖面SEM图像和平面SEM图像；以及
图5A和5B分别是说明根据现有技术使用帽盖层图形作为刻蚀掩模，刻蚀含-碳层的结果的剖面SEM图像和平面SEM图像。
具体实施方式
图1示意地说明示例性半导体器件的主要部分的布局，其中可有利地应用根据本发明实施例的制造半导体器件的方法。
更具体，图1图示了构成NAND型快闪存储器的部分单元块的布局。具体，图示了连接到位线BL的直接接触DC的布局。在最近的设计规则中，每隔几十nm布置直接接触DC，例如约20至40nm。本发明使用非晶碳层(ACL)图形作为刻蚀掩模，提供以如上所述的这种较窄间隔布置的图形的有效和经济的方法。
图2A至2D是说明根据本发明实施例的制造半导体器件的方法的示意性剖面图。图2A至2D示出了对应于沿图1的II-II′线的截面的部分示意性剖面图，以说明根据本发明的工序，在半导体衬底上形成图1所示的直接接触DC。参考图2A，在适合的半导体衬底100上形成层间绝缘层110，作为待刻蚀的薄膜。层间绝缘层110可以包括例如氧化层、氮化物膜或其组合物。该层间绝缘层110可以形成约5,000至15,000的厚度。
在层间绝缘层110上形成含-碳层120，例如ACL或类似的材料。在某些实施例中，含-碳层120可以由碳和氢构成，或在其他实施例中，主要由碳、氢和氧构成。例如，含-碳层120可以由以商品名为APF(产品型号，由AMAT公司制造，称为“ACL”)标识的材料、以商品名为SiLK(产品型号，由Dow Chemical公司制造)标识的材料、以商品名为NCP(产品型号，由ASM公司制造.)标识的材料、以商品名为AHM(产品模型，由Novellous公司制造)标识的材料或类似的这种材料形成。通过考虑层间绝缘层110的厚度，可以适当地选择含-碳层120的厚度。例如，含-碳层120可以形成至1,000至2,000的厚度。
在含-碳层120上形成帽盖层130。帽盖层130将用作用于刻蚀含-碳层120的第一刻蚀掩模。帽盖层130优选是便于低温淀积的层，例如，在约400℃以下的温度下淀积。例如，帽盖层130可以由SiON、等离子-增强的(PE)氧化物、四乙基原硅酸酯(tetraethyl orthosilicate)(TEOS)、原子层淀积(ALD)氧化物、Si、SiGe或其组合物形成。通过参考将形成在帽盖层130上的光刻胶层的厚度，适当地选择帽盖层130的厚度。例如，帽盖层130可以形成至约300至500的厚度。
在该帽盖层130上顺序地形成有机抗反射层140和光刻胶图形150。有机抗反射层140可以形成至约300至500的厚度。对于某些发明实施例，有机抗反射层140可能是不必要的，这样的话，它不必被形成。
可以用于某些发明实施例的光刻胶图形150由适合于KrF、ArF或F2光源的光刻胶材料形成，但是本发明中的光刻胶图形150不局限于这种材料。
参考图2B，使用光刻胶图形150作为初步刻蚀掩模，顺序地各向异性干法刻蚀有机抗反射层140(如图2A所示，如果存在)以及帽盖层130(如图2A)所示，因此产生有机抗反射层图形140a(如果存在)和帽盖层图形130a，如图2B所示。在该初步刻蚀工序中，部分或所有光刻胶图形150可以被除去。
参考图2C，使用等离子刻蚀工序各向异性地刻蚀含-碳层120，根据本发明，使用帽盖层图形130a作为第一刻蚀掩模，以形成具有或限定孔120h的含-碳层图形120a。在该工序中，有机抗反射层图形140a(如果存在)可以被除去。另外，可以通过在用于形成含-碳层图形120a的刻蚀工序之前或之后的分开工序步骤除去有机抗反射层图形140a。
根据本发明，为了形成含-碳层图形120a，可以通过利用感应耦合等离子(ICP)技术或使用双频率电容耦合的等离子(CCP)技术或任意其他适合的等离子技术的等离子刻蚀设备执行该等离子刻蚀工序。此时，使用由O2和含-Si气体的有效量形成的碳-刻蚀混合气体(由箭头160表示)作为等离子刻蚀气体。
在本发明的示例性实施例中，含-Si气体可以是SiF4、SiCl4、SiH4、SiClxFy(其中x+y＝4)或其组合物。当碳-刻蚀混合气体160仅仅主要由O2和含-Si气体构成时，该碳-刻蚀混合气体160可以包括，例如，在给定的反应温度压力下，分别基于碳-刻蚀混合气体160的总体积，约50至95％体积的O2以及相应地约50至5％体积的含-Si气体。
当如上所述使用帽盖层图形130a作为第一刻蚀掩模，刻蚀含-碳层120时，通过使用具有O2的含-Si气体，可以增加帽盖层图形130a相对于含-碳层120的刻蚀选择性，由此相对于孔120h的上部尺寸，有效地减小孔120h的底部(B)CD。亦即，如图2C所示，当包含有效量的含-Si气体的碳-刻蚀混合气体160被用作等离子刻蚀含-碳层120时，发现从含-Si气体分解含-Si材料，例如，从SiF4分解原子团和离子如SixFy，以及被淀积在帽盖层图形130a的露出表面上，以形成由Si、F和O成分构成的聚合物残渣层170，以便帽盖层图形130a经受钝化，以及帽盖层图形130a相对于含-碳层120的刻蚀选择性被提高。尽管在图2C中为了图示的方便起见，仅仅标明聚合物残渣层170的Si原子和原子，但是本发明不被如此限制。应当理解，聚合物残渣层170的成分将根据含-Si气体的化学成分而变化。此外，当刻蚀含-碳层120以形成具有孔120h的含-碳层图形120a时，含-Si气体如SixFy的原子团和离子也在孔120h的露出侧壁上形成由Si、F和O成分构成的聚合物残渣层170，因此也在这些侧壁上形成钝化层。该钝化层用作刻蚀掩模，直到用于形成孔120h的刻蚀工序结束，以便孔120h的底部B处的CD小于孔120h的上部或入口处的CD。该结果可以被如下理解：如上所述的刻蚀工序是等离子刻蚀工序，其中通过离子轰击各向异性地刻蚀含-碳层120。在各向异性等离子刻蚀工序中，聚合物残渣层170用作刻蚀掩模。因此，一直进入孔120h的离子不能到达被聚合物残渣层170覆盖的部分含-碳层120以及其下的层。因此，孔底部120h的CD小于孔120h的上部或入口的CD。
在由本发明人进行的实验结果中，在孔120h的底部B处(与该方法一致，在图2C中图示了孔120h)没有大量地观察到聚合物残渣层170，该聚合物残渣层170由从含-Si气体分解的原子团和离子如SixFy形成。这被认为是因为原子团和离子被很好的淀积在孔120h的侧壁上，以便在孔120h底部B处，原子团和离子如SixFy的流量充分地小于在孔120h的顶部，亦即入口。
在本发明的另一示例性实施例中，碳-刻蚀混合气体160可以包括O2、含-Si气体以及选自N2气体和惰性气体的至少一种气体。在此情况下，碳-刻蚀混合气体160可以包括基于碳-刻蚀混合气体总体积的约20至95％体积的O2、基于碳-刻蚀混合气体160的总体积约50至5％体积的含-Si气体、相对于碳-刻蚀混合气体160中的O2的体积约0至100％体积的N2以及相对于碳-刻蚀混合气体160中的O2的体积约0至50％体积的惰性气体形成。在本发明实施例中，碳-刻蚀混合气体160中的N2的含量和惰性气体的含量不都为零。混合气体中的N2气体的存在与未稀释的O2相比相对于含-碳层120提供更低的刻蚀速率，但是N2气体用来在含-碳层120的刻蚀过程中增加孔120h中的含-碳层图形120a的侧壁的钝化。这提高各向异性刻蚀性能和减小孔120h的底部CD。碳-刻蚀混合气体中的惰性气体的存在提高碳-刻蚀混合气体的各向异性干法刻蚀性能以及稳定等离子气氛。该惰性气体可以选自由Ar、He、Xe和Kr组成的组。
在本发明的另一示例性实施例中，碳-刻蚀混合气体160还可以包括CxFy系气体如CF4、C2F6、C3F8、C4F8、C4F6、C5F8等等。CxFy系气体可以被添加到碳-刻蚀混合气体，以增加含-碳层120的刻蚀速率，如果需要的话。在本发明实施例中，碳-刻蚀混合气体160可以包括，例如，基于碳-刻蚀混合气体160的总体积约0至10％体积的CxFy系气体。
为了最佳地建立用于在被含-碳层图形120限定的孔120h中获得优异侧壁侧面的各向异性刻蚀条件，可以与适当的刻蚀设备正确地控制半导体衬底100侧面处的RF偏压电源。
参考图2D，在完成图2C描绘的刻蚀步骤之后(如上所述)，聚合物残渣层170被除去。例如，使用含CF4和Ar的第二混合气体或含Cb和Ar第二混合气体的刻蚀工序可以用来除去聚合物残渣层170。
然后使用含-碳层图形120a(由图2C中描绘的刻蚀工序形成)作为第二刻蚀掩模各向异性地刻蚀层间绝缘层110，以形成限定直接接触孔(DCH)的层间绝缘层图形110a。在该工序中，帽盖层图形130a(由图2C描绘的刻蚀工序形成)可以被除去。另外，在用于形成直接接触孔(DCH)的刻蚀工序之前或之后，可以通过分开的工序除去帽盖层图形130a。
尽管在上述实施例中已经说明了使用含-碳层图形120a和帽盖层图形130a在层间绝缘层110中形成直接接触孔(DCH)，但是本发明不局限于这种使用。亦即，所属领域的技术人员应当理解，本发明可以同样地应用于半导体制造，其中使用含-碳层图形120a作为刻蚀掩模刻蚀用于半导体器件的其他材料层，例如，用于刻蚀各种材料层，如多晶硅层、绝缘层、导电层等等，代替或除刻蚀层间绝缘层之外。
在根据本发明的再一实施例的方法中，当使用帽盖层图形作为第一刻蚀掩模(如图2C所描绘)刻蚀含-碳层时，为其中通过调整碳刻蚀气体的成分而评估含-碳层性能的实验制备下列样品。首先，在半导体衬底上形成的层间绝缘层上形成ACL至约1500的厚度，以及在该ACL上形成由SiON构成的帽盖层至约260的厚度。然后在帽盖层上分别顺序地形成有机抗反射层和光刻胶层至约380和1600的厚度。使用典型的方法构图该光刻胶层，以形成光刻胶图形，以及该图形被转移到帽盖层，以形成帽盖层图形。在基于双等离子CCP的等离子刻蚀设备中，使用帽盖层图形作为刻蚀掩模刻蚀该ACL。对于该刻蚀步骤，工艺温度(衬底-侧温度)约为30，以及工艺压力约为15mT。使用含O2、SiF4、N2以及Ar的碳-刻蚀混合气体作为碳刻蚀气体。在该例子中，O2、SiF4、N2以及Ar分别以40sccm、20sccm、20sccm以及20sccm的速度流动，导致碳-刻蚀混合气体具有40％O2、20％SiF4、20％N2以及20％Ar的体积浓度。ACL的刻蚀时间约为90秒。
图3A和3B分别是说明根据上述方法，使用帽盖层图形作为第一刻蚀掩模刻蚀含-碳层的结果的截面SEM图像和平面SEM图像。
在图3A和3B中，在ACL图形310上剩下ACL图形310、帽盖层图形320，以及可以看到包括Si系聚合物的聚合物残渣层330。在图3A中，ACL图形310具有约80nm的宽度。
图4A和4B分别是说明在使用上述方法的条件下，使用帽盖层图形作为第一刻蚀掩模刻蚀含-碳层的结果的截面SEM图像和平面SEM图像，除了在该例子中用于ACL的刻蚀时间是1800秒(即，比用于图3A和3B例子的刻蚀时间长约20倍)之外。
在图4A和4B中，在ACL图形310上剩下ACL图形410、帽盖层图形420，以及可以看到包括Si系聚合物的聚合物残渣层430，类似于图3A和3B看到的。ACL图形410的侧壁外形被看到具有比ACL图形310的侧壁外形更大的斜率，以便ACL图形410中的每个孔的底部CD小于ACL图形310中的孔。此外，可以看到在帽盖层图形420上剩下的聚合物残渣层430具有比帽盖层图形320上剩下的聚合物残渣层330更大的厚度。从这些结果可以理解，可以连同其他工艺参数一起使用用于ACL的刻蚀时间的调整，以通过聚合物控制钝化效应，以便形成ACL图形，限定具有希望的侧壁斜率的孔和底部CD。通过调整含-Si碳-刻蚀混合气体以及通过调整刻蚀时间也可以部分地控制侧壁斜率和底部CD。
图5A和5B分别是为了与根据本发明实施例的方法比较，而进行的根据本发明的方法不执行试验性例子的结果的截面SEM图像和平面SEM图像。
如图5A和5B所示，仅仅在ACL图形510上剩下帽盖层图形520的小/薄部分。帽盖层图形520的那些剩下部分不足够地执行用于刻蚀ACL的刻蚀掩模的功能。结果，相邻孔明显地互相分开，而是部分地连接或互相重叠，如图5B所示。
换句话说，当使用不包含SiF4或类似的硅材料的碳-刻蚀混合气体刻蚀ACL作为刻蚀气体的成分时，如图5A和5B所示的例子，发生用作帽盖层的SiON层的大量侵蚀。但是，当含-SiF4的碳刻蚀气体用来刻蚀ACL时，如图3A和3B以及图4A和4B所示的例子，帽盖层图形的刻蚀速率被显著地减小以及通过SiFx或类似的硅材料的钝化效应抑制用作帽盖层的SiON层的侵蚀。此外，如图4A以及4B所示的例子，当含-SiF4的刻蚀气体用来刻蚀ACL时，即使当刻蚀时间增加也不会不利地影响SiON层；以及，相反，通过聚合物残渣层的形成SiON层和ACL图形的侧壁经受钝化，包括如SixFyOz，由此防止或减小SiON帽盖层的侵蚀，以及由此也减小被ACL图形限定的孔的底部CD。
在根据本发明用于形成高集成半导体器件的精细图形的刻蚀工序中，由O2和含-Si气体形成的碳-刻蚀混合气体的等离子用来各向异性地刻蚀含-碳层，该含-碳层被用作刻蚀掩模。通过以此方式刻蚀含-碳层，对于刻蚀含-碳层的步骤，可以在用作第一刻蚀掩模的帽盖层图形上形成Si系聚合物残渣层，该Si系聚合物残渣层是刻蚀残留物。该聚合物残渣层保护帽盖层图形，由此相对于含-碳层，获得帽盖层图形的提高刻蚀选择率。此外，当含-碳层被刻蚀时，至少在含-碳层图形的侧壁上部上也淀积Si系聚合物残渣层。在含-碳层侧壁上淀积的聚合物残渣层也起刻蚀掩模的作用，在刻蚀工序过程中，由此减小所得孔的底部CD。
由此，本发明特别有利地应用于半导体接触孔的形成，具有所需要的较大的高宽比，以形成用于高度地集成的半导体器件的接触。
相邻接触孔在刻蚀时互相保持分立的距离，由此防止相邻接触之间的短路，即使当相邻接触孔之间的间隔窄至几十或以下。通过使用具有足够的抗刻蚀性的第一刻蚀掩模刻蚀含-碳层，可以可靠地形成具有希望的锥形的接触孔，然后通过使用因此获得的含-碳层图形作为第二刻蚀掩模刻蚀该刻蚀的薄膜。
尽管参考其示例性实施例已经具体展示和描述了本发明，但是本领域的普通技术人员应当明白，在不脱离附加权利要求所限定的本发明的精神和范围的条件下，可以在形式上和细节上进行各种改变。

Claims (23)

1.一种刻蚀半导体衬底上的含-碳层，以形成含-碳层图形的方法，该方法包括以下步骤：
在含-碳层上形成掩模图形，以部分地露出含-碳层的顶表面；以及
利用包括由O2和含-Si气体形成的碳-刻蚀混合气体的等离子，使用掩模图形作为刻蚀掩模，各向异性地刻蚀该含-碳层，以形成含-碳层图形。
2.根据权利要求1的方法，其中含-Si气体选自由SiF4、SiCl4、SiH4、SiClxFy(其中x+y＝4)以及其组合物构成的组。
3.根据权利要求1的方法，其中碳-刻蚀混合气体主要由基于碳-刻蚀混合气体的总体积约50至95％体积的O2以及约50至5％体积的含-Si气体构成。
4.根据权利要求1的方法，其中该碳-刻蚀混合气体还包括选自N2和惰性气体的至少一种材料。
5.根据权利要求4的方法，其中该碳-刻蚀混合气体主要由基于碳-刻蚀混合气体的总体积约20至95％体积的O2、基于碳-刻蚀混合气体的总体积约50至5％体积的含-Si气体、相对于碳-刻蚀混合气体中的O2的体积约0至100％体积的N2以及相对于碳-刻蚀混合气体中的O2体积约0至50％体积的惰性气体构成，以及其中该碳-刻蚀混合气体中的N2的含量以及惰性气体的含量不同时为零。
6.根据权利要求4的方法，其中该惰性气体选自由Ar、He、Xe和Kr构成的组。
7.根据权利要求1的方法，其中该碳-刻蚀混合气体还包括CxFy系气体。
8.根据权利要求7的方法，其中该碳-刻蚀混合气体包含基于碳-刻蚀混合气体的总体积小于10％体积的CxFy系气体。
9.根据权利要求1的方法，其中该含-碳层由选自由ACL(非晶碳层)、SiLK、NCP以及AHM构成的组的材料形成。
10.根据权利要求1的方法，还包括在形成含-碳层图形的步骤完成之后，通过使用包括CF4、Cl2或其组合物的气体的等离子刻蚀工序，除去含-碳层图形和掩模图形上的聚合物残渣的步骤。
11.根据权利要求1的方法，其中该掩模图形由氧化硅、氮氧化硅、Si、SiGe或其组合物形成。
12.一种制造半导体器件的方法，该方法包括以下步骤：
在半导体衬底上形成层间绝缘层；
在该层间绝缘层上形成含-碳层；
在该含-碳层上形成帽盖层；
使用光刻工序构图帽盖层，以形成部分地露出该含-碳层的顶表面的帽盖层图形；
利用包括由O2和含-Si气体形成的碳-刻蚀混合气体的等离子，使用帽盖层图形作为第一刻蚀掩模，各向异性地刻蚀含-碳层，以形成含-碳层图形；以及
使用该含-碳层图形作为第二刻蚀掩模，各向异性地刻蚀层间绝缘层，以通过层间绝缘层形成接触孔。
13.根据权利要求12的方法，其中含-Si气体选自由SiF4、SiCl4、SiH4、SiClxFy(其中x+y＝4)或其组合物构成的组。
14.根据权利要求12的方法，其中碳-刻蚀混合气体主要由基于碳-刻蚀混合气体的总体积约50至95％体积的O2以及约50至5％体积的含-Si气体构成。
15.根据权利要求12的方法，其中该碳-刻蚀混合气体还包括选自N2和惰性气体的至少一种材料。
16.根据权利要求15的方法，其中该碳-刻蚀混合气体主要由基于碳-刻蚀混合气体的总体积约20至95％体积的O2、基于碳-刻蚀混合气体的总体积约50至5％体积的含-Si气体、相对于碳-刻蚀混合气体中的O2的体积约0至100％体积的N2以及相对于碳-刻蚀混合气体中的O2总体积约0至50％体积的惰性气体构成，以及其中碳-刻蚀混合气体中的N2的含量以及惰性气体的含量不同时为零。
17.根据权利要求15的方法，其中该惰性气体选自由Ar、He、Xe和Kr构成的组。
18.根据权利要求12的方法，其中该碳-刻蚀混合气体还包括CxFy系气体。
19.根据权利要求18的方法，其中该碳-刻蚀混合气体包含基于碳-刻蚀混合气体的总体积小于10％体积的CxFy系气体。
20.根据权利要求12的方法，其中该含-碳层由选自由ACL(非晶碳层)、SiLK、NCP以及AHM构成的组的材料形成。
21.根据权利要求12的方法，还包括在形成含-碳层图形的步骤完成之后，通过使用由CF4、Cl2或其组合物构成的气体的等离子刻蚀工序，除去含-碳层图形和掩模图形上的聚合物残渣的步骤。
22.根据权利要求12的方法，其中该帽盖层由氧化硅、氮氧化硅、Si、SiGe或其组合物形成。
23.根据权利要求12的方法，其中该帽盖层由SiON、PE(等离子-增强)氧化物、TEOS(四乙基原硅酸酯)、ALD(原子层淀积)氧化物、Si、SiGe或其组合物形成。
CNB2006101321471A 2005-10-12 2006-10-11 刻蚀含-碳层的方法和制造半导体器件的方法 Active CN100570830C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050096164A KR100780944B1 (ko) 2005-10-12 2005-10-12 탄소함유막 식각 방법 및 이를 이용한 반도체 소자의 제조방법
KR1020050096164 2005-10-12

Publications (2)

Publication Number Publication Date
CN1956154A true CN1956154A (zh) 2007-05-02
CN100570830C CN100570830C (zh) 2009-12-16

Family

ID=37911496

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101321471A Active CN100570830C (zh) 2005-10-12 2006-10-11 刻蚀含-碳层的方法和制造半导体器件的方法

Country Status (4)

Country Link
US (1) US7494934B2 (zh)
JP (1) JP5122106B2 (zh)
KR (1) KR100780944B1 (zh)
CN (1) CN100570830C (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101515542B (zh) * 2008-02-21 2011-08-17 应用材料公司 用硫基蚀刻剂等离子体蚀刻含碳层
US8105949B2 (en) 2008-07-11 2012-01-31 Tokyo Electron Limited Substrate processing method
CN101471257B (zh) * 2007-12-27 2012-04-18 东京毅力科创株式会社 等离子体蚀刻方法和等离子体蚀刻装置
CN103377991A (zh) * 2012-04-18 2013-10-30 中芯国际集成电路制造(上海)有限公司 沟槽的形成方法
CN104425221A (zh) * 2013-08-28 2015-03-18 中芯国际集成电路制造(上海)有限公司 图形化方法
CN104425222A (zh) * 2013-08-28 2015-03-18 中芯国际集成电路制造(上海)有限公司 图形化方法
CN107438892A (zh) * 2016-03-28 2017-12-05 株式会社日立高新技术 等离子处理方法以及等离子处理装置
CN108475640A (zh) * 2016-01-20 2018-08-31 应用材料公司 用于侧向硬模凹槽减小的混合碳硬模
CN108538712A (zh) * 2018-04-25 2018-09-14 武汉新芯集成电路制造有限公司 接触孔的制造方法
CN109390218A (zh) * 2017-08-10 2019-02-26 三星电子株式会社 制造集成电路器件的方法
CN111886678A (zh) * 2018-03-16 2020-11-03 朗姆研究公司 在电介质中的高深宽比特征的等离子体蚀刻化学过程

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7517804B2 (en) * 2006-08-31 2009-04-14 Micron Technologies, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures
TWI455203B (zh) * 2007-05-03 2014-10-01 Lam Res Corp 開孔之硬遮罩及藉由開孔之硬遮罩施行之蝕刻輪廓控制
KR100950553B1 (ko) * 2007-08-31 2010-03-30 주식회사 하이닉스반도체 반도체 소자의 콘택 형성 방법
JP5064319B2 (ja) * 2008-07-04 2012-10-31 東京エレクトロン株式会社 プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
JP2010283213A (ja) * 2009-06-05 2010-12-16 Tokyo Electron Ltd 基板処理方法
TW201304162A (zh) * 2011-05-17 2013-01-16 Intevac Inc 製作太陽能電池背側點接觸的方法
US8916054B2 (en) * 2011-10-26 2014-12-23 International Business Machines Corporation High fidelity patterning employing a fluorohydrocarbon-containing polymer
JP5932599B2 (ja) * 2011-10-31 2016-06-08 株式会社日立ハイテクノロジーズ プラズマエッチング方法
TWI497586B (zh) 2011-10-31 2015-08-21 Hitachi High Tech Corp Plasma etching method
KR20130107628A (ko) 2012-03-22 2013-10-02 삼성디스플레이 주식회사 트렌치 형성 방법, 금속 배선 형성 방법, 및 박막 트랜지스터 표시판의 제조 방법
US9165783B2 (en) * 2012-11-01 2015-10-20 Applied Materials, Inc. Method of patterning a low-k dielectric film
KR102362065B1 (ko) 2015-05-27 2022-02-14 삼성전자주식회사 반도체 소자의 제조 방법
JP6748354B2 (ja) * 2015-09-18 2020-09-02 セントラル硝子株式会社 ドライエッチング方法及びドライエッチング剤
KR102582762B1 (ko) * 2017-05-11 2023-09-25 주성엔지니어링(주) 기판 처리 방법 및 그를 이용한 유기 발광 소자 제조 방법
US10978302B2 (en) * 2017-11-29 2021-04-13 Lam Research Corporation Method of improving deposition induced CD imbalance using spatially selective ashing of carbon based film
CN111446204B (zh) * 2019-01-17 2024-02-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
JP2022539699A (ja) * 2019-06-24 2022-09-13 ラム リサーチ コーポレーション 選択的カーボン堆積
JP7321059B2 (ja) * 2019-11-06 2023-08-04 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960000375B1 (ko) * 1991-01-22 1996-01-05 가부시끼가이샤 도시바 반도체장치의 제조방법
JPH0590224A (ja) * 1991-01-22 1993-04-09 Toshiba Corp 半導体装置の製造方法
JP3282292B2 (ja) * 1993-06-07 2002-05-13 ソニー株式会社 ドライエッチング方法
US5545579A (en) * 1995-04-04 1996-08-13 Taiwan Semiconductor Manufacturing Company Method of fabricating a sub-quarter micrometer channel field effect transistor having elevated source/drain areas and lightly doped drains
JP3400918B2 (ja) * 1996-11-14 2003-04-28 東京エレクトロン株式会社 半導体装置の製造方法
EP1070346A1 (en) * 1998-04-02 2001-01-24 Applied Materials, Inc. Method for etching low k dielectrics
US6703265B2 (en) * 2000-08-02 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP3526438B2 (ja) * 2000-09-07 2004-05-17 株式会社日立製作所 試料のエッチング処理方法
JP2002093778A (ja) * 2000-09-11 2002-03-29 Toshiba Corp 有機膜のエッチング方法およびこれを用いた半導体装置の製造方法
US6835663B2 (en) * 2002-06-28 2004-12-28 Infineon Technologies Ag Hardmask of amorphous carbon-hydrogen (a-C:H) layers with tunable etch resistivity
KR20040003652A (ko) * 2002-07-03 2004-01-13 주식회사 하이닉스반도체 반도체 소자의 게이트 형성 방법
US20040079726A1 (en) * 2002-07-03 2004-04-29 Advanced Micro Devices, Inc. Method of using an amorphous carbon layer for improved reticle fabrication
JP2004031892A (ja) 2002-12-27 2004-01-29 Fujitsu Ltd アモルファスカーボンを用いた半導体装置の製造方法
KR100510558B1 (ko) * 2003-12-13 2005-08-26 삼성전자주식회사 패턴 형성 방법
US7115524B2 (en) * 2004-05-17 2006-10-03 Micron Technology, Inc. Methods of processing a semiconductor substrate

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471257B (zh) * 2007-12-27 2012-04-18 东京毅力科创株式会社 等离子体蚀刻方法和等离子体蚀刻装置
US8133819B2 (en) 2008-02-21 2012-03-13 Applied Materials, Inc. Plasma etching carbonaceous layers with sulfur-based etchants
CN101515542B (zh) * 2008-02-21 2011-08-17 应用材料公司 用硫基蚀刻剂等离子体蚀刻含碳层
TWI478232B (zh) * 2008-07-11 2015-03-21 Tokyo Electron Ltd Substrate handling method
US8105949B2 (en) 2008-07-11 2012-01-31 Tokyo Electron Limited Substrate processing method
US8557706B2 (en) 2008-07-11 2013-10-15 Tokyo Electron Limited Substrate processing method
CN103377991A (zh) * 2012-04-18 2013-10-30 中芯国际集成电路制造(上海)有限公司 沟槽的形成方法
CN103377991B (zh) * 2012-04-18 2016-02-17 中芯国际集成电路制造(上海)有限公司 沟槽的形成方法
CN104425221B (zh) * 2013-08-28 2017-12-01 中芯国际集成电路制造(上海)有限公司 图形化方法
CN104425221A (zh) * 2013-08-28 2015-03-18 中芯国际集成电路制造(上海)有限公司 图形化方法
CN104425222A (zh) * 2013-08-28 2015-03-18 中芯国际集成电路制造(上海)有限公司 图形化方法
CN108475640A (zh) * 2016-01-20 2018-08-31 应用材料公司 用于侧向硬模凹槽减小的混合碳硬模
KR20190119176A (ko) * 2016-03-28 2019-10-21 가부시키가이샤 히다치 하이테크놀로지즈 플라스마 처리 방법 및 플라스마 처리 장치
CN107438892A (zh) * 2016-03-28 2017-12-05 株式会社日立高新技术 等离子处理方法以及等离子处理装置
CN111627807A (zh) * 2016-03-28 2020-09-04 株式会社日立高新技术 等离子处理方法以及等离子处理装置
KR102329531B1 (ko) 2016-03-28 2021-11-23 주식회사 히타치하이테크 플라스마 처리 방법 및 플라스마 처리 장치
CN111627807B (zh) * 2016-03-28 2023-08-29 株式会社日立高新技术 等离子处理方法以及等离子处理装置
CN109390218A (zh) * 2017-08-10 2019-02-26 三星电子株式会社 制造集成电路器件的方法
CN109390218B (zh) * 2017-08-10 2023-06-06 三星电子株式会社 制造集成电路器件的方法
CN111886678A (zh) * 2018-03-16 2020-11-03 朗姆研究公司 在电介质中的高深宽比特征的等离子体蚀刻化学过程
CN108538712A (zh) * 2018-04-25 2018-09-14 武汉新芯集成电路制造有限公司 接触孔的制造方法
CN108538712B (zh) * 2018-04-25 2020-08-25 武汉新芯集成电路制造有限公司 接触孔的制造方法

Also Published As

Publication number Publication date
US20070082483A1 (en) 2007-04-12
CN100570830C (zh) 2009-12-16
JP2007110112A (ja) 2007-04-26
US7494934B2 (en) 2009-02-24
KR20070040633A (ko) 2007-04-17
JP5122106B2 (ja) 2013-01-16
KR100780944B1 (ko) 2007-12-03

Similar Documents

Publication Publication Date Title
CN1956154A (zh) 刻蚀含－碳层的方法和制造半导体器件的方法
US11417565B2 (en) Methods of forming high aspect ratio openings and methods of forming high aspect ratio features
JP5303133B2 (ja) 半導体素子の微細パターンの形成方法
US9508560B1 (en) SiARC removal with plasma etch and fluorinated wet chemical solution combination
US7390749B2 (en) Self-aligned pitch reduction
US8637406B1 (en) Image transfer process employing a hard mask layer
JP4815519B2 (ja) マスクパターンの形成方法及び半導体装置の製造方法
CN1606138A (zh) 能防止湿式清洁过程导致之损坏的半导体装置的制造方法
TWI384529B (zh) 用於ａｒｃ材料之ｃｄ縮小之蝕刻製程
KR100483594B1 (ko) 반도체 소자의 금속배선 형성방법
US20090068842A1 (en) Method for forming micropatterns in semiconductor device
US20230307244A1 (en) Method of manufacturing semiconductor device, and etching gas
US20080160759A1 (en) Method for fabricating landing plug contact in semiconductor device
CN1661799A (zh) 半导体器件
US7129178B1 (en) Reducing defect formation within an etched semiconductor topography
US20090163020A1 (en) Method for Manufacturing Semiconductor Device
US20090246960A1 (en) Method of fabricating a semiconductor device
US20220102143A1 (en) Metal Hard Masks for Reducing Line Bending
US6191034B1 (en) Forming minimal size spaces in integrated circuit conductive lines
CN110571150A (zh) 高深宽比开口的刻蚀方法及半导体器件
US20120122310A1 (en) Method of manufacturing semiconductor device
CN100392822C (zh) 限定多晶硅图案的方法
KR101073126B1 (ko) 습식 세정에 의한 어택을 방지할 수 있는 반도체 장치제조 방법
CN117672820A (zh) 半导体结构的形成方法
KR100905998B1 (ko) 반도체소자의 비트라인 패터닝 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant