CN1954503A - Turbo解码器输入重新排序 - Google Patents

Turbo解码器输入重新排序 Download PDF

Info

Publication number
CN1954503A
CN1954503A CNA200580015825XA CN200580015825A CN1954503A CN 1954503 A CN1954503 A CN 1954503A CN A200580015825X A CNA200580015825X A CN A200580015825XA CN 200580015825 A CN200580015825 A CN 200580015825A CN 1954503 A CN1954503 A CN 1954503A
Authority
CN
China
Prior art keywords
decoder
bus
soft data
buffers
receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200580015825XA
Other languages
English (en)
Inventor
P·加利利
L·卡佩拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1954503A publication Critical patent/CN1954503A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • H03M13/2764—Circuits therefore
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
    • H03M13/6519—Support of multiple transmission or communication standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

公开了一种接收机，其中重新排序装置包括多路复用器、有限状态机、和多个缓冲器。有限状态机被设置用来控制多路复用器以从总线对所述缓冲器加载，以便缓冲器的输出通过解码器直接可解码。也公开了一种接收方法，包括如下步骤：确定发射模式和总线配置；根据所确定的发射模式和总线配置，进入有限状态机分支的初始化状态；对总线上提供的每个所接收的软数据组执行所述有限状态机状态之间的转换；根据所述有限状态机的状态，多路复用所述软数据到多个缓冲器；以及将所述多路复用的数据写入到所述多个缓冲器。

Description

Turbo解码器输入重新排序
技术领域
本发明涉及接收机和接收方法。
背景技术
在现代社会，蜂窝电话成为广泛可利用的通信模式。在无线电信***领域内，存在称为码分多址***的多个***，或者称为CDMA。实例是宽带CDMA标准(WCDMA)、时分同步CDMA(TD-SCDMA)和CDMA2000，其中宽带CDMA标准(WCDMA)包括子***时分双工(TDD)和频分双工(FDD)。这些通常称为通信模式或者发射模式。在码分多址***中，通过基站，移动站(例如，手机)的用户能够与另外电信设备的用户通信。经由无线数字无线电接口，码分多址***的移动站和基站通信。无线数字无线电接口的规范在多个不同的方面改变很小。此外，在每个具体无线电接口中，多个发射吞吐量特征是可利用的。
上述提及的所有通信***模式采用turbo编码方案，即迭代编码方案。在发射机端的turbo编码器包括第一和第二递归***编码器(RSC)和交织器，该交织器将交织数据馈送给第二RSC以便增加对噪声的整体发射稳健性。根据发射模式和速率，在接收机端的turbo解码器接收2到5个软数据并且在迭代解码过程中估计所述数据。Turbo解码器调用倒转由编码器执行的转换的过程，并且包括共同工作的两个软输入-软输出(SISO)解码器。每个SISO解码器产生后验信息，该信息被另一个SISO解码器用来作为先验信息。
需要一种灵活的解决方案来处理不同的通信模式。与此同时，对于上述提及的每个通信模式需要一种高性能的解决方案。在F.Berens，A.Worm，H.Michel，和N.Wehn“Implementation Aspectsof Turbo-Decoders for Future Radio Applications”Proceedingsof the IEEE Vehicular Technology Conference(VTC) Fall1999，pp.2601-2605，Amsterdam，Sep.1999)中，指出turbo解码器的纯软件实现低于高速率数据服务的需求，然而灵活性高。另一方面，硬件缺少灵活性，但是给出较高的性能。因此，为了结合软件解决方案的灵活性和专用硬件实现的较高性能，Berens等人建议混合的硬件/软件实现。
仍旧存在一些待解决的问题。为了能够执行上述的过程，turbo解码器需要软输入数据的完整决，因为交织器必须能够访问这个块内的任何数据。因此，在所述块的解码处理之前，一个完整的块必须被缓冲。就解码器核心期望如何从缓冲器读取数据而论，为了能够利用硬件实现的turbo解码器的较高性能，需要存储所述数据。如单独地用在任何一个上述提及的发射模式中的常规解决方案，其依赖所述***来重新排序数据。图1示出了常规接收机100的布置，它包括无线电接收机102、采样器104、和解码器106。所述接收机连接于***总线112，该***总线112与存储器108和***控制器110相连接。无线电接收机包括一个或者更多天线114和用于处理天线114接收到的射频信号的电子组件(未示出)。无线电接收机102输出对应于所接收到的射频信号的解调信号。采样器104采样解调的信号来产生软数据，即，接收到的信息加上干扰的数字表示，该数字表示具有比仅仅代表所接收到信息所需要的位更多的位。在***控制器110的监控下，软数据被存储于存储器108内。随后所述数据被***控制器110重新排序。数据重新排序通常用软件实现，并且消耗了大量的***资源。被重新排序的数据接着被馈送给硬件实现的解码缓冲器，例如，共享的存储器108。
这个常规结构的一个缺点是利用软件重新排序软采样消耗了CPU功率。另外的缺点是从带宽的角度看，***总线没有被高效地利用。因此，存在一个问题，即软采样的重新排序消耗了大量的***资源。
发明内容
因此，本发明的目的是提供更高效的重新排序。
根据本发明的第一方面，通过一种接收机来实现上述目的，所述接收机包括无线电接口、采样器、解码器和连接于所述采样器和解码器的总线。基于无线电接口接收到的信号，所述采样器被配置用来产生软数据。解码器被配置用来接收来自采样器的软数据。所述解码器包括重新排序装置和解码器，其中所述重新排序装置包括多路复用器、有限状态机、和多个缓冲器。有限状态机被设置用来控制多路复用器以从总线对缓冲器进行加载，使得所述缓冲器的输出可以通过解码器解码。
其优点是，在解码之前快速并且灵活地重新排序软数据。这通过灵活的硬件可实现解决方案(其中有限状态机和多路复用器重新排序软数据并且将软数据写入到多个缓冲器中)可以实现。因此所述软数据通过解码器是直接可解码的。
接收机还包括配置寄存器，它被配置用于保存指示总线配置、发射模式和速率的信息。其优点是，以低复杂度且快速的方式提供用于有限状态机的控制信息。
接收机还包括地址和控制生成器，该生成器被有限状态机控制并且被设置来控制软数据写入到缓冲器中。其优点是改善了缓冲器的写入控制。
多个缓冲器可以包括五个缓冲器，每个缓冲器被设置为同时加载多个软数据。这使得任一总线配置与任一发射模式和速率一起被使用。其优点是提高了总线的利用率。
解码器可以包括turbo解码器。所述解码器还包括Viterbi解码器。
多个缓冲器各自可以包括独立双端口存储器的两个存储体。可供选择地，多个缓冲器各自可以包括独立单端口存储器的四个存储体。这将能够同时将与多个地址相关联的软数据写入到缓冲器中。其优点是更快速地并且更灵活地填充缓冲器。
根据本发明的第二方面，通过包括如下步骤的接收方法来实现上述目的：接收和解调无线电信号；通过采样所述解调的无线电信号产生软数据；将总线上的所述软数据传送到解码器；通过以下步骤重新排序和缓冲所述软数据：确定发射模式和总线配置；根据所确定的发射模式和总线配置进入有限状态机分支的初始化状态；对总线上提供的每个所接收的软数据组执行所述有限状态机状态之间的转换；根据所述有限状态机的状态，多路复用所述软数据到多个缓冲器；以及将所述多路复用的数据写入到多个缓冲器；将所述缓冲的软数据从所述多个缓冲器输出到turbo解码器；以及通过所述turbo解码器解码所述软数据。
本发明第二方面的特征和优点与本发明的第一方面的特征和优点基本上是相同的。
附图说明
参考附图，通过本发明优选实施例的说明性且非限制性的详细描述，将会更好地理解本发明的上述特征和优点以及其他目的，其中：
图1示出了根据常规接收机的布置；
图2示出了常规turbo解码器；
图3示出了根据本发明的实施例的布置；
图4示出了根据本发明的实施例的turbo解码器；
图5示出了根据本发明的实施例的缓冲器布置；
图6示出了用在本发明中的过程的例子；
图7示出了根据本发明的缓冲器；
图8示出了根据本发明的表格；
图9示出了根据本发明的偏移配置。
具体实施方式
图2示出了常规turbo解码器，包括turbo解码器核心200和输入缓冲器202。输入缓冲器202将被缓冲的软数据路由到第一软入软出(SISO)解码器204和第二SISO解码器206。一些路由到第一SISO解码器204的数据被第一交织器208交织，并且被路由到第二SISO解码器206。每个SISO解码器204，206产生后验信息，该信息被用作其它SISO解码器204，206的先验信息。也就是说，来自第一SISO解码器204的后验信息被第二交织器210交织，并且馈送给第二SISO解码器206。来自第二SISO解码器的后验信息被第一去交织器212去交织，并且馈送给第一SISO解码器。第二SISO解码器产生概率因数Λ，它指示哪个信号可能被发射。Λ被第二去交织器214去交织并且被输出用于进一步的处理。
在图2的turbo解码器布置中，被缓冲的软数据在输入缓冲器202中假定为正确的顺序。为了可以利用常规turbo解码器，本发明提供了软数据的重新排序，将在下文描述。
图3示出了根据本发明实施例的布置。接收机300包括无线电接收机302、采样器304和解码器306。无线电接收机302通过一个或者多个天线308接收射频信号，并且包括适于解调射频信号的电子组件(未示出)。优选地，所述无线电接收机适合接收在多个频带内的信号以便能够工作在多个发射模式中，例如WCDMA(TDD和FDD)、TD-SCDMA和CDMA2000。被解调的信号被采样器304采样，该采样器产生软数据，也就是说，接收到的信息加上干扰的数字表示，该数字表示具有比仅仅代表所接收到信息所需要的位更多的位。所述软数据优选通过***总线310馈送给turbo解码器306。在功能上，可以认为软数据被直接馈送到turbo解码器306，正如虚线箭头312所描述的那样。Turbo解码器306输出解码的信号，该解码的信号被接收机的其他部分进一步处理。
不同的发射模式和速率提供了不同的软值组。WCDMA提供了用于所有地址的一组{R1，R1P1，R2P1}。CDMA2000和速率1/2提供了用于偶地址的一组{R1，R1P1}以及用于奇地址的一组{R1，R2P1}。CDMA2000和速率1/3提供了用于所有地址的{R1，R1 P1，R2P1}。CDMA和速率1/4提供用于偶地址的{R1，R1P1，R1P2，R2P2}以及用于奇地址的{R1，R1P1，R2P1，R2P2}。CDMA2000和速率1/5提供了用于所有地址的{R1，R1P1，RlP2，R2P1，R2P2}。这由在发射机上的编码方案给出。
图4示出了根据本发明实施例的turbo解码器。所述turbo解码器包括turbo解码器核心400和输入缓冲器402。Turbo解码器核心400包括第一软入软出(SISO)解码器404和第二SISO解码器406。一些路由到第一SISO解码器404的数据被第一交织器408交织，然后被路由到第二SISO解码器406。每个SISO解码器404，406产生后验信息，该信息被用作其它SISO解码器404，406的先验信息。也就是说，来自第一SISO解码器404的后验信息被第二交织器410交织，并且被馈送给第二SISO解码器406。来自第二SISO解码器406的后验信息被第一去交织器412去交织，并且被馈送给第一SISO解码器404。第二SISO解码器产生概率因数Λ，它指示哪个信号可能被发射。Λ被第二去交织器414去交织并且被输出用于进一步的处理。
从***总线或者直接从采样器，软数据416被传送到输入缓冲器402。输入缓冲器402执行重新排序数据和缓冲数据。为了实现此目的，提供了多个控制信号418，420，422。第一控制信号418将关于发射模式、发射速率和输入配置的信息应用到输入缓冲器402。第二控制信号420将关于写地址和写控制的信息应用到输入缓冲器402。第三控制信号422将关于读地址和读控制的信息应用到输入缓冲器402。控制信号的功能和如何被利用将在下文描述。
图5示出了根据本发明的实施例的输入缓冲器500。输入缓冲器500被设置用于重新排序来自总线501的输入软数据。图9示出了当32位总线携带4位软数据时可能总线配置的例子。填充总线的不同配置依赖于发射模式。例如，它可以是在32位总线上对准的4，8，16或者32位软数据，并且索引数据的任意方向是可能的。这例如是在32位数据总线上的xxxxxxxx，0x0x0x0x，000x000x，0000000x，其中x是4位软数据并且0可以是4位未用的数据。这些软数据可以被转换，进一步增加了***软件的灵活性。对于64或者128位数据总线，或者任意宽度的总线，和任意长度的软数据，例如6或者8位，可以用类似的方式进行数据的对准。
回到图5，输入缓冲器包括多路复用器502、配置寄存器504、有限状态机506、多个地址和控制寄存器508、和多个缓冲器510，512，514，516，518。
在每个软输入内，位被假定是相同的顺序，与索引方向无关。为了处理不同总线配置和发射模式及速率，配置寄存器504被编程。因此，根据所述标准，确定发射模式是否是WCDMA和CDMA2000，速率是否是1/2，1/3，1/4和1/5，并且多个数据总线输入配置中的哪些存在。
有限状态机506控制多路复用器502以及地址和控制发生器508。在填充输入缓冲器期间，将来自***控制器的写地址和控制信号522提供给有限状态机506。有限状态机也从配置寄存器504得到信息信号。根据这些信号，正像下文所述，有限状态机506控制多路复用器502。
当执行到turbo解码器的写入时，有限状态机506的状态转换与总线时钟同步地发生。用于发射模式和速率的过程的例子在图6中加以描述。
在图6中，所述例子被确定总线配置是配置6，亦即，4-位对准。也确定发射模式是CDMA2000并且发射速率是1/3。当配置寄存器被置位时，根据从idle_state600到r3_c6_init_state602的转换所确定的条件，有限状态机就进入一个分支。每次执行到输入存储区域的写入时，有限状态机进入它的下一个状态，例如，从r3_c6_init_state602到r3_c6_1_state 604，从r3_c6_1_state 604到r3_c6_2_state606或者r3_c6_2_state 606到r3_c6_init_state 602。对于另外的发射模式、发射速率或者输入配置，执行从idle_state 600到任一其他状态分支的转换，以及执行在该状态分支的状态之间的相应转换。当写选通脉冲被冻结时，有限状态机停留在其当前状态。所述写选通脉冲来自具有地址和数据的***总线。当块被缓冲时，状态机返回idle_state 600。对于每个状态，软数据的特定多路复用方案被应用于多路复用器。与此同时，与来自有限状态机输出的多路复用方案同时产生用于地址和控制发生器的信号。这意味者，在每个状态中，设置(或不设置)每个独立的地址增量器，并且设置(或不设置)每个有效的写使能信号。也就是说，对于多个存储端口的每一个，存在地址和写使能信号用来允许turbo解码器输入缓冲器的独立填充。
图7图解说明了缓冲器700，702，704，706，708的填充。为了能够同时写入四个地址(当使用32位总线并且提供4位(半字节)软值时，它被认为是最大)，使用被分成两个存储体(bank)的双端口存储器710，711，712，713，714，715，716，717，718，719，其中存储器710，712，714，716，718形成一个存储体并且被用于偶地址，存储器711，713，715，717，719形成另一存储体并且被用于奇地址。当然，其他配置也是可行的，例如，单端口存储器的四个存储体，或者能够同时写入与在实际总线上存在的地址一样多地址的任意配置。然而，为了解释但是不限制的目的，32位总线递送与CDMA2000、速率1/3相关的4位对准软值，也就是说，R1，R1P1，和R2P1缓冲器用于在总线配置6(即，4位对准)上的所有地址。
在第一个时钟脉冲(时钟周期0)期间，在总线上提供八个半字节720，721，722，723，724，725，726，727。因为发射模式是WCDMA，所以为每个地址仅仅提供R1，R1P1和R2P1，即每个地址占用三个半字节。考虑到前三个半字节720，721，722包含与地址0相关联的R1，R1P1，和R2P1。因此，它们被加载到包含用于偶地址的存储器710，712，714，716，718的存储体。存储器714和718在这个配置期间没有被使用并且用零值加载。存储器710，712，716被用与地址0相关联的半字节加载，即分别在R1，R1P1，和R2P1缓冲器700，702，706的第一位置内。假定它们都通过存储器710，712，716的端口1被加载，图中右箭头表示。同时，后面的三个半字节723，724，725(即与地址1相关联)被加载到用于奇地址的存储体的存储器711，713，717，并且还同时，其余的两个半字节726，727(即与地址2相关联)被加载到用于偶地址的存储体的存储器710，712。然而，偶地址存储体的存储器710，712，716的端口1被与地址0相关联的半字节720，721，722占用。因此。与地址2相关联的半字节726，727将利用端口2(图中左箭头表示)写入偶地址存储体。写选通脉冲被用来将半字节726，727写在存储器710，712的正确位置，即增加一步。在下一个时钟周期(时钟周期1)，第一个半字节728与地址2相关联，并且因此在端口1被加载到用于偶地址存储体的存储器716。接下来的三个半字节729，730，731与地址3相关联，并且因而在端口1被加载到用于奇地址存储体的存储器711，713，717。三个随后的半字节732，733，734与地址4相关联，并且因而被加载到用于偶地址存储体的存储器710，712，714。注意存储器716(即用于偶地址的R2P1缓冲器)的端口1通过写入与地址2相关联的半字节728被占用。因此，与地址4相关联的半字节734通过端口2被写入，图中左箭头所示。这个时钟周期的最后半字节735与地址5相关联，并且通过用于奇地址的存储器711的端口2被写入，这是因为通过写入与地址3相关联的半字节729而占用端口1。在时钟周期2期间，以类似的方式重复这个过程，其中与地址5相关联的其余半字节736，737以及与地址6和7相关联的半字节738，739，740，741，742，743被加载到缓冲器700，702，706。注意所述过程现在可以重新开始，因为这种情况需要3个周期均匀地填充所述缓冲器。
图8示出了用于不同发射模式和总线配置所需时钟周期数量的表格，并且图9示出了参考图8的总线配置。因而，选择有限状态机分支的状态的数目。
在三个时钟周期期间，即在图6状态机的三个状态602，604，和606期间，执行上述过程。因此，通过来自总线的软数据加载缓冲器以便通过以正确重新排序方式接收软数据的解码器访问缓冲器。
回到图5，来自***总线的或者直接来自采样器的软数据501，被馈送给多路复用器502。根据有限状态机506所提供的多路复用方案，多路复用器502将数据应用到上述的多个输入缓冲器510，512，514，516，518，以便执行恰当的重新排序。

Claims (9)

1.一种接收机(300)，包括无线电接口(302)、采样器(304)、解码器(306)、以及连接到所述采样器(304)和解码器(306)的总线(310，416，510)，其中，所述采样器(304)被配置用来基于所述无线电接口(302)所接收到的信号产生软数据，所述解码器(306)被配置接收来自所述采样器(304)的所述软数据，并且所述解码器(306)包括重新排序装置(402，500)和解码器核心(400)，其中所述重新排序装置(402，500)包括多路复用器(502)、有限状态机(506)和多个缓冲器(510，512，514，516，518，700，702，704，706，708)，其中所述有限状态机(506)被设置用来控制所述多路复用器(502)以从所述总线(310，416，510)对缓冲器(510，512，514，516，518，700，702，704，706，708)进行加载，使得所述缓冲器(510，512，514，516，518，700，702，704，706，708)的输出通过所述解码器核心(400)是可解码的。
2.根据权利要求1的接收机，还包括配置寄存器(504)，所述配置寄存器(504)被配置用来保存指示总线配置、发射模式和速率的信息。
3.根据权利要求1或2的接收机，还包括多个地址和控制发生器(508)，该地址和控制发生器(508)被所述有限状态机控制并且被设置用来控制将软数据写入到所述缓冲器(510，512，514，516，518，700，702，704，706，708)。
4.根据权利要求1到3之一的接收机，其中所述多个缓冲器(510，512，514，516，518，700，702，704，706，708)包括五个缓冲器(510，512，514，516，518，700，702，704，706，708)，每个缓冲器被设置为同时加载多个软数据。
5.根据权利要求1到4之一的接收机，其中所述解码器(306)包括turbo解码器。
6.根据权利要求5的接收机，其中所述解码器(306)还包括Viterbi解码器。
7.根据权利要求1到6之一的接收机，其中所述多个缓冲器(510，512，514，516，518，700，702，704，706，708)各自包括独立双端口存储器(710，711，712，713，714，715，716，717，718，719)的两个存储体。
8.根据权利要求1到6之一的接收机，其中所述多个缓冲器各自包括独立单端口存储器的4个存储体。
9.一种接收方法，包括如下步骤：
-接收和解调无线电信号；
-通过采样所述解调的无线电信号产生软数据；
-将总线上的所述软数据传送到解码器；
-通过以下步骤重新排序和缓冲所述软数据：
确定发射模式和总线配置；
根据所确定的发射模式和总线配置进入有限状态机分支的初始化状态；
对总线上提供的每个所接收的软数据组执行所述有限状态机状态之间的转换；
根据所述有限状态机的状态，多路复用所述软数据到多个缓冲器；以及
将所述多路复用的数据写入到多个缓冲器；
-将所述缓冲的软数据从所述多个缓冲器输出到turbo解码器；以及
-通过所述turbo解码器解码所述软数据。
CNA200580015825XA 2004-05-18 2005-05-17 Turbo解码器输入重新排序 Pending CN1954503A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04300290 2004-05-18
EP04300290.6 2004-05-18

Publications (1)

Publication Number Publication Date
CN1954503A true CN1954503A (zh) 2007-04-25

Family

ID=34967071

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200580015825XA Pending CN1954503A (zh) 2004-05-18 2005-05-17 Turbo解码器输入重新排序

Country Status (6)

Country Link
US (1) US9071279B2 (zh)
EP (1) EP1751874A1 (zh)
JP (1) JP2007538452A (zh)
KR (1) KR20070029744A (zh)
CN (1) CN1954503A (zh)
WO (1) WO2005112273A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102006251A (zh) * 2010-11-23 2011-04-06 山东大学 一种MIMO无线通信接收机的Turbo增强方法
CN102006250A (zh) * 2010-11-23 2011-04-06 山东大学 一种MIMO-SCFDE无线通信接收机的Turbo增强方法
CN102057580A (zh) * 2008-06-09 2011-05-11 Nxp股份有限公司 针对多标准的可重新配置的Turbo交织器
CN102082628A (zh) * 2010-11-23 2011-06-01 山东大学 一种MIMO无线通信接收机的带排序Turbo增强方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9473177B2 (en) 2014-11-26 2016-10-18 Freescale Semiconductor, Inc. Turbo decoder with a low-power input format and associated method

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2864988B2 (ja) * 1994-06-21 1999-03-08 日本電気株式会社 軟判定信号出力形受信機
US5574751A (en) * 1995-04-24 1996-11-12 Motorola, Inc. Method for a soft-decision modulation system
US5924121A (en) * 1996-12-23 1999-07-13 International Business Machines Corporation Adaptive writeback of cache line data in a computer operated with burst mode transfer cycles
KR100253366B1 (ko) * 1997-12-03 2000-04-15 김영환 엠펙용 가변길이코드 디코더
JP4178752B2 (ja) * 1998-05-28 2008-11-12 ソニー株式会社 畳み込み符号の軟出力復号装置及び軟出力復号方法
US6484283B2 (en) * 1998-12-30 2002-11-19 International Business Machines Corporation Method and apparatus for encoding and decoding a turbo code in an integrated modem system
US6598204B1 (en) 1999-02-18 2003-07-22 Imec Vzw System and method of turbo decoding
US6499128B1 (en) * 1999-02-18 2002-12-24 Cisco Technology, Inc. Iterated soft-decision decoding of block codes
JP3670520B2 (ja) * 1999-06-23 2005-07-13 富士通株式会社 ターボ復号器およびターボ復号装置
US7031406B1 (en) * 1999-08-09 2006-04-18 Nortel Networks Limited Information processing using a soft output Viterbi algorithm
KR100580160B1 (ko) * 1999-09-14 2006-05-15 삼성전자주식회사 변형된 역추적 방식의 2단 연출력 비터비 알고리즘 복호화기
US6901117B1 (en) * 2000-02-10 2005-05-31 Motorola, Inc. Soft output decoder for convolutional codes
US6856657B1 (en) * 2000-02-10 2005-02-15 Motorola, Inc. Soft output decoder for convolutional codes
DE60007956T2 (de) * 2000-02-21 2004-07-15 Motorola, Inc., Schaumburg Vorrichtung und Verfahren zur SISO Dekodierung
US6516437B1 (en) * 2000-03-07 2003-02-04 General Electric Company Turbo decoder control for use with a programmable interleaver, variable block length, and multiple code rates
US6307901B1 (en) * 2000-04-24 2001-10-23 Motorola, Inc. Turbo decoder with decision feedback equalization
US6829313B1 (en) * 2000-07-17 2004-12-07 Motorola, Inc. Sliding window turbo decoder
SG97926A1 (en) * 2000-08-29 2003-08-20 Oki Techno Ct Singapore Pte Soft-in soft-out decoder used for an iterative error correction decoder
US6452979B1 (en) * 2000-09-06 2002-09-17 Motorola, Inc. Soft output decoder for convolutional codes
US7242726B2 (en) * 2000-09-12 2007-07-10 Broadcom Corporation Parallel concatenated code with soft-in soft-out interactive turbo decoder
US6393076B1 (en) * 2000-10-11 2002-05-21 Motorola, Inc. Decoding of turbo codes using data scaling
US6799295B2 (en) * 2001-01-02 2004-09-28 Icomm Technologies, Inc. High speed turbo codes decoder for 3G using pipelined SISO log-map decoders architecture
US6813742B2 (en) * 2001-01-02 2004-11-02 Icomm Technologies, Inc. High speed turbo codes decoder for 3G using pipelined SISO log-map decoders architecture
US8112698B2 (en) * 2008-07-15 2012-02-07 Icomm Technologies Inc. High speed turbo codes decoder for 3G using pipelined SISO Log-MAP decoders architecture
JP3714910B2 (ja) * 2001-02-20 2005-11-09 株式会社エヌ・ティ・ティ・ドコモ ターボ受信方法及びその受信機
US6901119B2 (en) * 2001-02-22 2005-05-31 International Business Machines Corporation Method and apparatus for implementing soft-input/soft-output iterative detectors/decoders
DE10214393A1 (de) 2001-03-27 2003-02-06 Univ Dresden Tech Verfahren zur iterativen Decodierung von verketteten Codes
US6392572B1 (en) 2001-05-11 2002-05-21 Qualcomm Incorporated Buffer architecture for a turbo decoder
KR20030005768A (ko) * 2001-07-10 2003-01-23 삼성전자 주식회사 비터비 디코더의 상태 메트릭 연산 장치
KR100438537B1 (ko) * 2001-07-19 2004-07-03 엘지전자 주식회사 이동 통신 단말기에서의 복호 장치 및 그 제어 방법
US6996767B2 (en) * 2001-08-03 2006-02-07 Combasis Technology, Inc. Memory configuration scheme enabling parallel decoding of turbo codes
TWI220820B (en) * 2002-02-01 2004-09-01 Asustek Comp Inc Stall avoidance schemes using HARQ process receiving status
JP3887255B2 (ja) * 2002-03-25 2007-02-28 富士通株式会社 反復復号を用いたデータ処理装置
US6901063B2 (en) * 2002-05-13 2005-05-31 Qualcomm, Incorporated Data delivery in conjunction with a hybrid automatic retransmission mechanism in CDMA communication systems
US7065695B2 (en) * 2002-05-31 2006-06-20 Broadcom Corporation Metric calculation design for variable code rate decoding of broadband trellis, TCM, or TTCM
US7107509B2 (en) * 2002-08-30 2006-09-12 Lucent Technologies Inc. Higher radix Log MAP processor
US7340013B2 (en) * 2002-10-24 2008-03-04 Agere Systems Inc. Soft sample scaling in a turbo decoder
US20040153942A1 (en) * 2003-01-24 2004-08-05 Nathan Shtutman Soft input soft output decoder for turbo codes
CN1523797B (zh) * 2003-02-17 2012-07-04 北京三星通信技术研究有限公司 Wcdma***增强型上行专用信道harq的重排序方法
DE10310812B4 (de) * 2003-03-12 2007-11-22 Infineon Technologies Ag Dekodiervorrichtung, Trellis-Prozessor und Verfahren
EP1465369A1 (en) * 2003-03-31 2004-10-06 Matsushita Electric Industrial Co., Ltd. Reset synchronisation method for a retransmission protocol
US7434145B2 (en) * 2003-04-02 2008-10-07 Qualcomm Incorporated Extracting soft information in a block-coherent communication system
US6865098B1 (en) * 2003-05-30 2005-03-08 Netlogic Microsystems, Inc. Row redundancy in a content addressable memory device
US7609297B2 (en) * 2003-06-25 2009-10-27 Qst Holdings, Inc. Configurable hardware based digital imaging apparatus
JP4217887B2 (ja) * 2003-07-22 2009-02-04 日本電気株式会社 受信装置
US7218690B2 (en) * 2003-07-24 2007-05-15 Bae Systems Information And Electronic Systems Integration Inc. Hybrid turbo-mud for multiple access systems
US7249213B2 (en) * 2003-08-18 2007-07-24 Silicon Storage Technology, Inc. Memory device operable with a plurality of protocols with configuration data stored in non-volatile storage elements
US7236546B2 (en) * 2003-09-10 2007-06-26 Bae Systems Information And Electronic Systems Integration Inc. Pipelined turbo multiuser detection
US7159169B2 (en) * 2003-09-11 2007-01-02 Intel Corporation Apparatus and methods for forward error correction decoding
US7272771B2 (en) * 2003-10-30 2007-09-18 Nokia Corporation Noise and quality detector for use with turbo coded signals
US20050180312A1 (en) * 2004-02-18 2005-08-18 Walton J. R. Transmit diversity and spatial spreading for an OFDM-based multi-antenna communication system
US7760880B2 (en) * 2004-10-13 2010-07-20 Viasat, Inc. Decoder architecture system and method
US20070136640A1 (en) * 2005-12-14 2007-06-14 Jarrar Anis M Defect detection and repair in an embedded random access memory

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102057580A (zh) * 2008-06-09 2011-05-11 Nxp股份有限公司 针对多标准的可重新配置的Turbo交织器
CN102006251A (zh) * 2010-11-23 2011-04-06 山东大学 一种MIMO无线通信接收机的Turbo增强方法
CN102006250A (zh) * 2010-11-23 2011-04-06 山东大学 一种MIMO-SCFDE无线通信接收机的Turbo增强方法
CN102082628A (zh) * 2010-11-23 2011-06-01 山东大学 一种MIMO无线通信接收机的带排序Turbo增强方法
CN102082628B (zh) * 2010-11-23 2013-04-24 山东大学 一种MIMO无线通信接收机的带排序Turbo增强方法
CN102006250B (zh) * 2010-11-23 2013-06-05 山东大学 一种MIMO-SCFDE无线通信接收机的Turbo增强方法
CN102006251B (zh) * 2010-11-23 2013-06-05 山东大学 一种MIMO无线通信接收机的Turbo增强方法

Also Published As

Publication number Publication date
EP1751874A1 (en) 2007-02-14
JP2007538452A (ja) 2007-12-27
KR20070029744A (ko) 2007-03-14
US9071279B2 (en) 2015-06-30
WO2005112273A1 (en) 2005-11-24
US20070242781A1 (en) 2007-10-18

Similar Documents

Publication Publication Date Title
US7571369B2 (en) Turbo decoder architecture for use in software-defined radio systems
KR101225016B1 (ko) Ｌｔｅ에서 병렬 터보 디코딩의 방법 및 장치
US7409606B2 (en) Method and system for interleaving in a parallel turbo decoder
US8520571B2 (en) Reconfigurable wireless modem sub-circuits to implement multiple air interface standards
US8438434B2 (en) N-way parallel turbo decoder architecture
US7984368B2 (en) Method and system for increasing decoder throughput
KR20100068293A (ko) 멀티플렉싱되는 출력을 가진 병렬 터보 디코더
CN1954503A (zh) Turbo解码器输入重新排序
US7783936B1 (en) Memory arbitration technique for turbo decoding
CN111459857B (zh) 一种tcm控制器及数据缓存读取方法
US6580767B1 (en) Cache and caching method for conventional decoders
US20120054579A1 (en) Data Rearrangement for Decoder
CN102739261B (zh) 多相加比选前向回溯Viterbi译码器
US7752530B2 (en) Apparatus and method for a collision-free parallel turbo decoder in a software-defined radio system
US8032811B2 (en) Efficient almost regular permutation (ARP) interleaver and method
JP2009246474A (ja) ターボデコーダ
Yang et al. Network-on-chip for turbo decoders
KR20110065319A (ko) 병렬처리 터보 복호 방법 및 장치
EP1093232A1 (en) Processor and processing method
CN115225203B (zh) 一种数据的解交织方法、装置、电子设备及存储介质
Richter et al. Parallel interleaving on parallel DSP architectures
Wang et al. Efficient interleaver memory architectures for serial turbo decoding
US7899022B2 (en) Block de-interleaving system
JPH10336157A (ja) 受信データ処理回路
Liu et al. 76.5-Gbps Viterbi Decoder for Convolutional Codes on GPU

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20070824

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070824

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070425