CN1949122A - 一种电流源的设计方法 - Google Patents
一种电流源的设计方法 Download PDFInfo
- Publication number
- CN1949122A CN1949122A CN 200510112584 CN200510112584A CN1949122A CN 1949122 A CN1949122 A CN 1949122A CN 200510112584 CN200510112584 CN 200510112584 CN 200510112584 A CN200510112584 A CN 200510112584A CN 1949122 A CN1949122 A CN 1949122A
- Authority
- CN
- China
- Prior art keywords
- current mirror
- current
- reference voltage
- loop
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
本发明所述的一种电流源的设计方法涉及参考电压源和参考电流源的设计,主要是应用于模拟、数字和数模混合集成电路的设计中,可以作为许多模拟电路模块,例如,滤波器,模数转换器,数模转换器,振荡器,放大器等电路的参考电流源设计。本发明是基于参考电压电路利用运算放大电路而实现,在原参考电压电路上加两个电流镜,两个电流镜串联后与参考电压电路并联,两个电流镜均包括一路参考电压产生回路与两路电流镜回路。通过本发明获得的参考电流受工艺和电源电压变化的影响很小,而与温度的绝对值成反比,也即具有负温度系数的参考电流。
Description
技术领域
本发明涉及集成电路的设计与应用技术领域,尤其涉及一种电流源的设计方法。
背景技术
随着集成电路工艺技术的快速发展,已经可以在CMOS(Complementary Metal-Oxide-Semiconductor Transistor,中文:互补金属氧化物半导体)集成电路工艺上集成晶体管、电阻和电容等有源器件和无源器件。但是,设计的电路经过集成电路生产工艺后,将产生与设计值不同的偏差,例如MOS(Metal-Oxide-Semiconductor Transistor,中文:金属氧化物半导体)晶体管的阈值电压的变化,MOS晶体管的长和宽的变化,电容值的大小变化,电阻值的大小变化。因此,在电路设计中,就经常采用比例关系来改进上述工艺变化的问题,例如设计中尽量使用电阻或电容的比值关系,在工艺中将缓减和改进工艺偏差所带来的影响。但是,在某些设计中,则需要用器件,如电阻或电容的绝对值来获得精确的参考电压源或参考电流源,那么,工艺的偏差将引起实际获得的值与设计值之间的偏差。而且,现代的CMOS集成电路工艺在实现集成电阻时,工艺偏差最大,偏差范围大约为±30%。这将很大的影响电路的工作。
现有的参考电压都是用带隙基准电压的方法产生的,如图1所示为一参考电压电路,而参考电流都是用基于带隙基准电压的方法产生的参考电压利用运算放大器电路而实现的,如图2所示:
图1中,设晶体管P1、P2和P3尺寸相同,电阻R1和R2相同。运算放大器的作用使得Va=Vb,所以
I1=I2=I3 (1)
dVf=Vf1-Vf2=VT·ln(N) (2)
进而可以推导获得参考电压VREF的值,如下表达式:
如果直接从图1中的P3的漏端获得参考电流源,那么,
如果用图2所示的参考电流源产生电路,则获得的表达式如下:
从表达式(4)和(5)可知,利用参考电压产生的参考电流都直接反比于电阻的绝对值。如果电阻发生工艺偏差±30%,那么,获得的参考电流将受到工艺偏差带来的巨大的影响。
发明内容
鉴于上述现有技术所存在的问题,本发明的目的是提供一种反比于绝对温度的电流源的设计方法,补偿和改进参考电流的设计,使工艺和电源电压变化对获得的参考电流的影响很低。
本发明的目的是通过以下技术方案实现的:
一种电流源的设计方法,基于参考电压电路利用运算放大电路而实现,包括两个电流镜,两个电流镜串联后与参考电压电路并联,两个电流镜的两个节点分别连接于参考电压电路的两个节点。
所述的电流镜包括一路参考电压产生回路与两路电流镜回路。
所述的电流镜分别为电流镜A与电流镜B,所述的电流镜A的一路参考电压产生回路与两路电流镜回路的比例关系为1∶A∶A;所述的电流镜B的一路参考电压产生回路与两路电流镜回路的比例关系为1∶B∶B,其中A与B是正变量。
所述的电流镜A包括三个晶体管,三个晶体管的栅极连接到参考电压电路中晶体管的栅极,三个晶体管的源极接电源电压端,漏极连接电流镜B。
所述的电流镜B包括三个晶体管,三个晶体管的漏极对应连接电流镜A的三个晶体管的漏极;三个晶体管的源极接地;三个晶体管的栅极连接于参考电压产生回路的晶体管的漏极或者连接到电流镜A中比例为1的晶体管的漏极。
所述的电流镜A与电流镜B的三对晶体管的漏极节点中,电流镜回路中的两个节点分别连接于参考电压电路的两个节点。
由上述本发明提供的技术方案可以看出,本发明所述的一种电流源的设计方法涉及参考电压源和参考电流源的设计,主要是应用于模拟、数字和数模混合集成电路的设计中,可以作为许多模拟电路模块,例如,滤波器,模数转换器,数模转换器,振荡器,放大器等电路的参考电流源设计。本发明是基于参考电压电路利用运算放大电路而实现,在原参考电压电路上加两个电流镜,两个电流镜串联后与参考电压电路并联,两个电流镜均包括一路参考电压产生回路与两路电流镜回路。通过本发明获得的参考电流受工艺和电源电压变化的影响很小,而反比于绝对温度,也即具有负温度系数。
附图说明
图1为现有的参考电压和参考电流产生方法;
图2为现有的一种常用的参考电流产生方法;
图3为本发明所述的参考电流产生方法。
图4为本发明所述方法的一个实施例。
图5为本发明图4实施例中,通过合理调整A和B的值,将给Va和Vb两个节点注入一定量的电流,存在一个注入电流的区间,在该区间内,Va和Vb两个节点的电压基本保持不变;
图6为本发明图4实施例中,在不同电源电压和工艺条件下,晶体管P3漏端获得的反比于绝对温度的电流,可知,该电流对电源电压和工艺的变化不敏感。
具体实施方式
在现代的集成电路工艺中,可以实现匹配性很好的电流镜。通常的一些产生电流源的方法,也可以用于实现本发明中的电流镜。电流镜的工作原理是基于半导体器件的工作原理而来,例如在CMOS工艺中,如果两个MOS晶体管共源共栅,其中源端连接到电源,其漏极就可以组成匹配性很好的电流镜。同样,在bipolar(双极型)工艺中,如果两个双极型晶体管共基共射,其中发射端连接到电源,其集电极就可以组成匹配性很好的电流镜。通过调整组成电流镜的晶体管之间的面积比,就可以在组成电流镜的晶体管之间精确的实现与晶体管之间面积比相等的电流比。这里,晶体管可以是CMOS的,也可以是bipolar的。例如,在CMOS工艺中,通过调整组成电流镜的晶体管的宽长比,就可以实现晶体管之间的面积比;在bipolar工艺中,通过调整组成电流镜的晶体管的发射极的面积比,就可以实现电流镜的电流比。
本发明所述的一种电流源的设计方法的具体实施方案如图3所示,是基于参考电压电路利用运算放大电路而实现,在原参考电压电路上加两个电流镜,两个电流镜串联后与参考电压电路并联,两个电流镜均包括一路参考电压产生回路与两路电流镜回路。两个电流镜分别为电流镜A与电流镜B,所述的电流镜A的一路参考电压产生回路与两路电流镜回路的比例关系为1∶A∶A;所述的电流镜B的一路参考电压产生回路与两路电流镜回路的比例关系为1∶B∶B。其中A与B是正变量。其中A和B表示该电流镜回路支路的电流是标准参考电压产生回路支路电流的A倍和B倍。两个电流镜中的两个节点Va和Vb连接到了参考电压电路的两个节点上。由于Va和Vb两个节点是对称的,那么:
Ip=I1b+I1a=I2b+I2a,
如图3所示,如果调整A和B的值,可以分别给Va和Vb两个节点注入相等数量的电流Id。存在一个区间【Imin,Imax】,当(6)式成立时,
Im in<IP<Im ax (6)
Va和Vb两个节点的电压可以基本保持不变。再加上运算放大器的作用,那么,运算放大器的输出电压也基本保持不变,于是,晶体管P1和P2的源极、栅极和漏极的电压都基本保持不变,那么,流过晶体管P1和P2的电流就基本保持不变。
于是,通过合理的调整A和B的值,使得在工艺和电源电压发生变化的时候,Ip满足(6)式,那么,Va和Vb两个节点的电压可以基本保持不变。进而可以使得流过晶体管P1和P2的电流就基本保持不变,于是,晶体管P3漏端的电流也就基本保持不变。
由于在Va和Vb两个节点注入了一定数量的电流Id,Va和Vb两个节点原有的温度补偿特性被破坏,二极管或双极型晶体管的基极和发射极结的电流占主要地位,同时,二极管或双极型晶体管的基极和发射极结的电流温度特性是负的。于是,通过图3中晶体管P3的漏端获得的参考电流虽然受工艺和电源电压的变化的影响很小,但与绝对温度成反比例变化。进一步,如果用本发明获得的参考电流和具有正温度系数的电流合并,将获得对工艺、温度和电源电压变化都不敏感的参考电流。
本发明的一个具体实施例,如图4所示。图3中的两个电流镜分别用晶体管P4、P5、P6和N1、N2和N3来实现。其中,晶体管P4、P5和P6的栅极连接到参考电压产生电路中晶体管P1和P2的栅极,晶体管P4、P5和P6的源极连接到了电源电压端,这样晶体管P4、P5和P6,以及晶体管P1和P2就形成了电流镜,晶体管P1、P2、P4、P5和P6的漏电流之间的比值就等于这些晶体管的面积比。同样,晶体管N1的栅极和漏极短路连接,然后连接到P4的漏端,而晶体管的N1的源极连接到地线,这样,晶体管N1和晶体管P4就形成了电流产生回路(或者说是参考电压产生回路,用于产生电流镜B的参考电压),流过晶体管N1的电流等于流过晶体管P4的电流。而晶体管N2和N3的栅极和晶体管N1的栅极相连,晶体管N2和N3的源极和晶体管N1的源极一样也连接到了地线端,于是,晶体管N1、N2和N3就形成了电流镜,流过晶体管N1、N2和N3漏端的电流之间的比就等于晶体管N1、N2和N3之间的面积比。同样,在实施过程中,也可以使用其它种类的电流镜结构,使用其它种类和结构的电流镜也属于本发明的范畴。
图5为本发明图4实施例中,通过合理调整A和B的值,将给Va和Vb两个节点注入一定量的电流,存在一个注入电流的区间,在该区间内,Va和Vb两个节点的电压基本保持不变。横轴为注入电流的值,纵轴为Va和Vb两个节点的电压;图中的VDD=3.0,VDD=3.3和VDD=3.6对应于电源电压的3.0V,3.3V和3.6V。
图6为本发明图4实施例中,在不同电源电压和工艺条件下,晶体管P3漏端获得的反比于绝对温度的电流,可知,该电流对电源电压和工艺的变化不敏感。横轴为温度,纵轴为P3漏端的电流。图中标识的3.0,3.3和3.6对应于3.0V,3.3V和3.6V的电源电压,min,typ和max对应于工艺变化,这里相应于±30%的工艺变化。由图6可知,在上述的工艺和电源电压变化时,本发明获得的电流源的精度可以控制在±5%。
另外,本发明使用CMOS工艺电路作为实施例,如果使用其它工艺实现,如BiCMOS(Bipolar Complementary Metal-Oxide-Semiconductor Transistor,中文:双极互补金属氧化物半导体)工艺,Bipolar(双极型)工艺等,也都属于本发明的范畴。
以上所述,仅为本发明较佳的具体实施方式,如果将本发明获得的电流源与具有正温度系数的电流合并,将可以获得对工艺、温度和电源电压变化都不敏感的电流源。但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求的保护范围为准。
Claims (6)
1、一种电流源的设计方法,基于参考电压电路利用运算放大电路而实现,其特征在于,包括两个电流镜,两个电流镜串联后与参考电压电路并联,两个电流镜的两个节点分别连接于参考电压电路的两个节点。
2、根据权利要求1所述的电流源的设计方法,其特征在于,所述的电流镜包括一路参考电压产生回路与两路电流镜回路。
3、根据权利要求1或2所述的电流源的设计方法,其特征在于,所述的电流镜分别为电流镜A与电流镜B,所述的电流镜A的一路参考电压产生回路与两路电流镜回路的比例关系为1∶A∶A;所述的电流镜B的一路参考电压产生回路与两路电流镜回路的比例关系为1∶B∶B,其中A与B是正变量。
4、根据权利要求3所述的电流源的设计方法,其特征在于,所述的电流镜A包括三个晶体管,三个晶体管的栅极连接到参考电压电路中晶体管的栅极,三个晶体管的源极接电源电压端,漏极连接电流镜B。
5、根据权利要求3所述的电流源的设计方法,其特征在于,所述的电流镜B包括三个晶体管,三个晶体管的漏极对应连接电流镜A的三个晶体管的漏极;三个晶体管的源极接地;三个晶体管的栅极连接于参考电压产生回路的晶体管的漏极或者连接到电流镜A中比例为1的晶体管的漏极。
6、根据权利要求5所述的电流源的设计方法,其特征在于,所述的电流镜A与电流镜B的三对晶体管的漏极节点中,电流镜回路中的两个节点分别连接于参考电压电路的两个节点。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005101125842A CN100468272C (zh) | 2005-10-11 | 2005-10-11 | 一种电流源的设计方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005101125842A CN100468272C (zh) | 2005-10-11 | 2005-10-11 | 一种电流源的设计方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1949122A true CN1949122A (zh) | 2007-04-18 |
CN100468272C CN100468272C (zh) | 2009-03-11 |
Family
ID=38018659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005101125842A Expired - Fee Related CN100468272C (zh) | 2005-10-11 | 2005-10-11 | 一种电流源的设计方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100468272C (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101859161A (zh) * | 2010-06-17 | 2010-10-13 | 华为技术有限公司 | 低电压源带隙基准电压电路和一种集成电路 |
CN102566633A (zh) * | 2010-12-07 | 2012-07-11 | 华邦电子股份有限公司 | 低压差稳压器 |
CN103163934A (zh) * | 2011-12-15 | 2013-06-19 | 精工电子有限公司 | 基准电流产生电路以及基准电压产生电路 |
CN103869861A (zh) * | 2012-12-11 | 2014-06-18 | 索尼公司 | 带隙基准电路 |
CN103916101A (zh) * | 2012-12-31 | 2014-07-09 | 意法半导体研发(深圳)有限公司 | 产生振荡信号的电路和方法 |
CN103955252A (zh) * | 2014-04-14 | 2014-07-30 | 中国科学院微电子研究所 | 三维存储器的参考电流产生电路及其产生参考电流的方法 |
CN104714593A (zh) * | 2013-12-11 | 2015-06-17 | 亚德诺半导体集团 | 与绝对温度成正比电路 |
-
2005
- 2005-10-11 CN CNB2005101125842A patent/CN100468272C/zh not_active Expired - Fee Related
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8598940B2 (en) | 2010-06-17 | 2013-12-03 | Huawei Technologies Co., Ltd. | Low-voltage source bandgap reference voltage circuit and integrated circuit |
CN101859161A (zh) * | 2010-06-17 | 2010-10-13 | 华为技术有限公司 | 低电压源带隙基准电压电路和一种集成电路 |
CN102566633A (zh) * | 2010-12-07 | 2012-07-11 | 华邦电子股份有限公司 | 低压差稳压器 |
CN102566633B (zh) * | 2010-12-07 | 2014-02-12 | 华邦电子股份有限公司 | 低压差稳压器 |
CN103163934A (zh) * | 2011-12-15 | 2013-06-19 | 精工电子有限公司 | 基准电流产生电路以及基准电压产生电路 |
CN103869861B (zh) * | 2012-12-11 | 2017-01-04 | 索尼公司 | 带隙基准电路 |
CN103869861A (zh) * | 2012-12-11 | 2014-06-18 | 索尼公司 | 带隙基准电路 |
CN103916101A (zh) * | 2012-12-31 | 2014-07-09 | 意法半导体研发(深圳)有限公司 | 产生振荡信号的电路和方法 |
CN103916101B (zh) * | 2012-12-31 | 2017-12-26 | 意法半导体研发(深圳)有限公司 | 产生振荡信号的电路和方法 |
CN104714593A (zh) * | 2013-12-11 | 2015-06-17 | 亚德诺半导体集团 | 与绝对温度成正比电路 |
US9323275B2 (en) | 2013-12-11 | 2016-04-26 | Analog Devices Global | Proportional to absolute temperature circuit |
CN104714593B (zh) * | 2013-12-11 | 2016-08-24 | 亚德诺半导体集团 | 与绝对温度成正比电路 |
CN103955252A (zh) * | 2014-04-14 | 2014-07-30 | 中国科学院微电子研究所 | 三维存储器的参考电流产生电路及其产生参考电流的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100468272C (zh) | 2009-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1949122A (zh) | 一种电流源的设计方法 | |
CN100514249C (zh) | 一种带隙基准源产生装置 | |
CN201191822Y (zh) | 适用于模数转换器的差分参考电压源电路 | |
US6201379B1 (en) | CMOS voltage reference with a nulling amplifier | |
CN112987836B (zh) | 一种高性能的带隙基准电路 | |
CN1577204A (zh) | 折叠式级联能隙参考电压电路 | |
CN106444949A (zh) | 一种低噪声,快速启动的低压差线性稳压器 | |
CN104679092B (zh) | 宽电源电压的过温迟滞保护电路 | |
US20230236616A1 (en) | Constant Current Source Calibration Circuit, Constant Current Source Drive circuit, Drive chip, and Electronic Device | |
CN111601429B (zh) | 一种恒流驱动电路 | |
CN200983116Y (zh) | 金属氧化物半导体电压基准电路 | |
CN114356014B (zh) | 低压基准电压产生电路及芯片 | |
CN114062765B (zh) | 一种低功耗高精度电压检测电路 | |
CN203825522U (zh) | 具有温度补偿功能的基准电压产生电路 | |
Ramirez-Angulo | Low voltage current mirrors for built-in current sensors | |
CN113778161B (zh) | 一种低功耗高电源抑制比的自偏置电流基准源 | |
CN1180959A (zh) | 窗口比较器 | |
CN110879626A (zh) | 一种低电源电压下的基准电路 | |
CN109388171B (zh) | 一种带隙基准电压源及电子设备 | |
CN111208347A (zh) | 高速差分信号幅值检测电路 | |
CN111064453B (zh) | 电压比较器 | |
CN216979654U (zh) | 高精度带隙基准电压源电路 | |
CN1957527A (zh) | 差分级电压偏置微调电路 | |
CN113885641A (zh) | 一种用于带隙基准源的高低温补偿电路 | |
CN211123820U (zh) | 一种低电源电压下的基准电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090311 Termination date: 20171011 |