CN1947397B - 在通信***中载波恢复时使用的方法和设备 - Google Patents

在通信***中载波恢复时使用的方法和设备 Download PDF

Info

Publication number
CN1947397B
CN1947397B CN200480042542XA CN200480042542A CN1947397B CN 1947397 B CN1947397 B CN 1947397B CN 200480042542X A CN200480042542X A CN 200480042542XA CN 200480042542 A CN200480042542 A CN 200480042542A CN 1947397 B CN1947397 B CN 1947397B
Authority
CN
China
Prior art keywords
signal
phase
loop
phase error
pll
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN200480042542XA
Other languages
English (en)
Other versions
CN1947397A (zh
Inventor
M·贝洛特塞科维斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
International Digital Madison Patent Holding SAS
Original Assignee
RCA Licensing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Licensing Corp filed Critical RCA Licensing Corp
Publication of CN1947397A publication Critical patent/CN1947397A/zh
Application granted granted Critical
Publication of CN1947397B publication Critical patent/CN1947397B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
    • H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/0028—Correction of carrier offset at passband only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0046—Open loops
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H04L2027/0057—Closed loops quadrature phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H04L2027/0067—Phase error detectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0071—Control of loops
    • H04L2027/0073—Detection of synchronisation state
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0071—Control of loops
    • H04L2027/0079—Switching between loops

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

接收机包括用于执行载波恢复的数字锁相环(PLL)。数字PLL还包括通过硬判决驱动的相位误差估值器，和用于累计由相位误差估值器提供的相位误差信号的积分器。为了减小获取时间，数字PLL工作在开环模式，在该开环模式期间，载频偏差的估值被确定为相位误差信号的函数。在确定载频偏差的估值后，积分器以所确定的估值进行预装载，以及数字PLL工作在闭环模式。

Description

在通信***中载波恢复时使用的方法和设备
背景技术
本发明总的涉及通信***，更具体地，涉及通信***中的载波恢复。
载波恢复环，或载波跟踪环，是通信***的典型部件。载波恢复环是锁相环(PLL)的一种形式。在数字载波恢复环中，判决指导的误差估值器常常用来驱动PLL。换句话说，环路是由硬判决，例如各相应的接收信号点与从码元构象(constellation)取得的分片的码元(最接近的码元)之间的相位误差驱动的。当载频偏差(即在接收信号与恢复信号的载波之间的频率差值)处在环路的“锁定范围”以外时，出现所谓的“拉入过程”，其中在适当的工作条件下，环路起作用以减小载频偏差，直至载频偏差降低到环路锁定范围内和跟随着进行锁相为止。
为了进行正确的拉入过程，误差估值器的输出信号必须具有偏置，以使得PLL的积分器沿想要的方向(即减小载频偏差的方向)偏移。不幸地，有时前述的偏置具有不正确的正负号(因为环路的延时过于大、与定点算术关联的误差等等)，它随着时间将导致环路不按任何预测的模型的偏移，或稳定在错误值上(“假锁定”条件)。为了克服这个问题，通常是要提高在环路中执行的算术运算的精度和/或提高环路增益。然而，当问题的根本原因在于通过环路的流水线延时和当这样的延时是以***结构为条件的，因此是不能改变的时，通常可得到的唯一的选项是尝试和减小在环路的输入端处呈现的有效的载频偏差，以使得通过环路的延时不再是有害的。这可以通过把总的载频偏差范围再划分成该环路可以“步进”地经过的更小的范围而达到。然而，后者的解决方案不可避免地增加总的环路获取时间以及如果不存在控制步进算法的可靠的环路锁定准则，这甚至是无法实现的。
发明概要
如上所述，当接收机的PLL工作在锁定范围以外时，获取时间可能增加，或可能无法实行。然而，发明人观察到有可能通过向接收机添加少量硬件和/或软件开销而减少获取时间。具体地，并且按照本发明的原理，接收机把载频偏差估值确定为PLL的相位误差信号的函数。
在本发明的实施例中，接收机包括用于执行载波恢复的数字锁相环(PLL)。数字PLL还包括一个通过硬判决驱动的相位误差估值器和一个积分器，它累计由相位误差估值器提供的相位误差信号。为了减小获取时间或有可能进行获取，数字PLL工作在开环模式，在开环模式期间，载频偏差的估值被确定为相位误差信号的函数。在确定载频偏差的估值后，积分器被预先装载所确定的估值，然后数字PLL工作在闭环模式，由此获取时间被减小。
附图简述
图1显示现有技术载波恢复电路；
图2显示现有技术相对于接收信号点和具有四个码元的构象空间的硬判决过程；
图3显示鉴相器输出信号；
图4显示体现本发明的原理的有线***的一部分的的说明性高级别框图；
图5显示在图4的有线***中使用的、体现本发明的原理的接收机的一部分；
图6显示在图5的接收机中使用的、体现本发明的原理的说明性载波跟踪环；
图7和8显示按照本发明的原理的说明性流程图；以及
图9显示按照本发明的原理的另一个说明性实施例。
详细说明
除了本发明概念以外，图上所示的单元是熟知的，因此不作详细描述。例如，除了本发明概念以外，机顶盒及其部件，诸如前端、希尔伯特滤波器、载波跟踪环、视频处理器、遥控器等等都是熟知的，因此不作详细描述。另外，本发明概念可以通过使用传统的编程技术来实施，这样，这些技术在此不作详细描述。最后，图上的相同的数字代表类似的单元。
在描述本发明概念之前，注意力应当集中在图1，图上显示在用于在载频fc上调制的说明性的接收到的信号206的接收机(未示出)中使用的现有技术的载波恢复电路200。应当指出，接收到的信号206可以是接收机中其它处理(未示出)的结果，例如下变频、带通滤波等等。而且，假设接收到的信号206和由图1显示的处理是处在数字域的(虽然这不一定是要求的)，即，载波恢复电路200包括由硬判决驱动的数字锁相环(DPLL)。载波恢复电路200包括复数乘法器210、相位误差检测器215、环路滤波器230、相位积分器235和正弦/余弦(sin/cos)表240。接收信号206是包含同相(I)和正交(Q)分量的复数样本流。应当指出，复数信号路径在图1上是具体地以双线显示的。复数乘法器210接收所接收到的信号206的复数样本流，并通过恢复的载波信号241执行复数样本流的去旋转。具体地，接收到的信号206的同相和正交分量以恢复的载波信号241的一个相位被旋转，它代表由sin/cos表240所提供的特定的正弦和余弦值。来自复数乘法器210的输出信号是下变频的接收到的信号211，例如基带信号，以及它代表接收到的信号点的去旋转的复数样本流。正如从图1可以看到的，下变频的接收到的信号211还被加到相位误差检测器215，该检测器计算在下变频的信号211中仍旧存在的任何相位偏差，以及提供表示该偏差的检测器输出信号226(在这里也称为相位误差信号)。检测器输出信号226被加到环路滤波器230，该滤波器对检测器输出信号226滤波，以提供要加到相位积分器235的经滤波的信号231。该相位积分器235也被称为数字控制振荡器(NCO)。相位积分器235还累加滤波后的信号231和提供输出相位角信号236到sin/cos表240，该表如上所述提供相关的正弦和余弦值到复数乘法器210，用于对收到的信号206去旋转，以提供下变频的接收信号211。
应当指出，相位误差检测器215包括两个单元：相位误差估值器225和分片器(slicer)220。正如现有技术已知的，后者作出关于由下变频信号211的每个接收信号点的同相和正交分量表示的可能的码元(目标码元)的硬判决。具体地，对于下变频的信号211的每个接收的信号点，分片器220从预定的码元构象中选择最接近的码元(目标码元)。这样，由相位误差估值器225提供的检测器输出信号226表示每个接收到的信号点与相应的目标码元之间的相位差。具体地，检测器输出信号226表示相位误差估值α的一个序列，其中每个特定的α是通过计算接收信号点的虚部乘以相关的分片的码元的共轭值的乘积而确定的，即，
α ≅ imag ( z · z sliced * ) = | z | · | z sliced | sin ( ∠ 2 - ∠ 2 sliced ) . - - - ( 1 )
在上式中，Z代表接收信号点的复数向量，Zsilced代表关联的分片的信号点的复数向量，以及Z＊ silced代表关联的分片的信号点的复数向量的共轭值。
例如，考虑图2所示的正交移相键控(QPSK)码元构象89。后者具有位于复数平面上同相(I)和正交(Q)坐标(1，1)，(1，-1)，(-1，-1)，和(-1，1)的四个码元。数值(-1，1)的发送码元81可能通过信道被加上噪声，使得在接收机处接收到的信号点的数值例如是(-0.6，1.2)，如由接收到的信号点82所表示的。在接收机中，分片器220通过简单地选择最接近于接收信号点的构象的那个码元作为被接收的或目标的码元而作出关于发送的码元的硬判决。在本例中，分片器220可以选择码元81(-1，1)作为接收的码元。正如从图2可以看到的，在接收信号点与目标码元之间存在相位误差83(即，α)。这个相位误差α代表“判决指导的相位误差检测”，以及相位误差检测器215提供用于驱动载波恢复环200的、正比于α的检测器输出信号226。
在说明性码元构象89方面，相位误差α是单调函数，并在+/-450之间变化，因为硬判决处理总是假设接收的信号点是来自同一个象限的码元的相位旋转的版本。然而，从图2可以看到，相位误差α可以是模糊的，如果接收信号点的实际上处在与实际发送的码元不同的象限的话。例如，考虑图2的接收到的信号点86。在这种情形下，分片器220将选择数值(-1，1)的码元88作为已发送的码元，而关联的相位误差α由角度差87表示，即使实际的发送的码元是码元81。换句话说，一旦实际的相位误差超过+/-450，所假设的已发送码元就改变。
从上面指出的相位误差模糊性看来，发明人观察到，如果接收信号点旋转(由于载频偏差)和载波恢复环是打开的，则相位误差α将线性增加(或减小)以及检测器输出信号将从最大的正值(+)翻转到最大的负值(-)，反之亦然。因此，在开环工作模式下，检测器输出信号226将具有“锯齿形状”，如图3所示，其中锯齿频率线性地正比于载频偏差。尤其是，如果测量每个时间单位内(对时间单位的自然选择是接收到的码元周期)检测器输出信号从从最大(+)变为最大(-)(或反之亦然)的平均次数，则最终得到的数目，在适当的定标后，将接近于(或在理想的情形下，等于)相位积分器235需要保持的载频偏差值，以便完全抵消在载波恢复环200的输入端处的载频偏差。这种适当地定标的数目可被装载到相位积分器235，然后可以把载波恢复环200设置成闭环模式以校正任何可能的剩余载频偏差。这样，当载波恢复环工作在锁定范围以外时，有可能通过给接收机添加少量硬件和/或软件附加开销而减少获取时间。具体地，并且按照本发明的原理，接收机把载频偏差估值实现为载波恢复环的相位误差信号的函数。
按照本发明的原理的说明性有线***10的部分的高级别框图显示于图4。有线***10包括机顶盒15(在这里也称为接收机)和显示器20(例如电视机)。作为说明，接收机15是数字有线接收机。接收机15接收有线信号11(例如经由天线或电缆接头(未示出))，以便进行处理而从其中恢复例如HDTV(高清晰度TV)视频信号以加到显示器20而在其上观看视频内容。
现在转到图5，图上显示按照本发明的原理的接收机15的那个相关部分。具体地，接收机15包括载波跟踪环(CTL)320和处理器350。后者是存储的程序控制的处理器，例如微处理器，它执行被存储在存储器(现在显示的)中的程序，存储器可以是在处理器350内部和或外部的。
输入信号316代表中心为FIF赫的特定的IF(中频)的QPSK调制信号。输入信号316被传送通过CTL 320，按照本发明的原理该CTL处理信号316以便把IF信号下变频成基带和校正在发射器(未示出)与接收机调谐器本地振荡器(未示出)之间的频率偏差。CTL 320是二阶环，它在理论上允许以元相位误差的方式跟踪频率偏差。实际上，相位误差是环路带宽、输入相位噪声、热噪声、以及像数据的比特尺寸、积分器和增益乘法器等那样的实施约束的函数。CTL 320提供下变频的接收信号321。后者被提供到接收机15的其它部分(未示出)，用于恢复传送到其中的数据。
按照本发明的原理，接收机15把开环载频偏差估值实现为CTL320的相位误差信号的函数。作为说明，并如下面进一步的描述，处理器350经由信号326,327,351,352,353与CTL 320耦合，以便确定前述的载频偏差估值，以及响应于它，用这个估值来装载CTL 320-从而减小CTL 320的获取时间。
现在转到图6，图上显示按照本发明的原理的CTL 320的说明性实施例。不同于本发明概念，CTL 320是提供硬判决驱动的数字PLL。CTL 320包括复数乘法器410、相位误差检测器415、环路滤波器430、相位积分器435、正弦/余弦(sin/cos)表440、翻转计数器455和码元计数器460。假设CTL 320的单元以接收到的码元速率(例如1/TSYMBOL)运行，其中TSYMBOL等于码元周期。然而，本发明概念不限于此。而且，假设接收信号316是包含同相(I)和正交(Q)分量的复数样本流。应当指出，复数信号路径具体地用双线显示在图6上。如果接收信号316不是复数样本流，则可以使用希尔伯特滤波器(未示出)来恢复接收信号316的(Q)分量。CTL 320具有两个工作模式：开环工作模式和闭环工作模式。正如下面进一步描述的，CTL 320工作在开环工作模式以确定载频偏差的估值。一旦这个估值被确定，CTL 320就用这个估值装载，然后工作在闭环模式，以便容易和快速地校正任何剩余载频偏差。
这时还应当参考图7，图上显示用于接收机15的按照本发明的原理的说明性流程图。在步骤505，处理器350把CTL 320设置为开环工作模式。例如，处理器350经由信号352控制相位积分器435，以便不考虑经滤波的信号431，以及相对于预定的恒定参考相位生成输出相位角信号436。另外在步骤505，处理器350经由信号351把翻转计数器455和码元计数器460清除或复位。在步骤510，处理器350例如经由信号351使得翻转计数器455和码元计数器460开始计数。翻转计数器455对检测器输出信号416翻转的次数计数。码元计数器460对在翻转计数器455工作期间接收的码元的数目计数。在步骤515，处理器350分别经由信号326和327检索来自翻转计数器455和码元计数器460的数值。例如，处理器350在预定的时间间隔TCOUNT期满后或在码元计数器460达到预定的数值等后执行步骤515。优选地，由码元计数器460计数的接收到的码元数目要足够大，以保证有良好的平均，因为在有噪声条件下可能出现随机翻转。从翻转计数器和码元计数器数值，处理器350按照本发明的原理在步骤515确定载频偏差的估值(偏差值)。例如，如果在相位积分器435中的比特数是N，则计算偏差值的公式是：
offsetvalue(偏差值)＝rollovercounter(翻转计数器)÷(symbolcounter(码元计数器)×4)×2N；                   (2)其中项“rollovercounter”等于翻转计数器455的数值以及项“symbolcounter”等于码元计数器460的数值。公式(2)中“4”的因子来自于这一事实，即在QPSK的情形下翻转计数器在偏差频率的每个单个周期将翻转4次。应当指出，如果码元计数器的数值是2的幂，则公式(2)的除法运算可以有利地用等价的比特移位运算替代。在步骤520，处理器350经由信号353用偏差值装载(或初始化，或更新)相位积分器435，以及经由信号352把CTL 320设置成闭环工作模式。
CTL 320的闭环工作模式，与本发明概念不同，类似于图1的早先描述的载波恢复电路200。复数乘法器410接收所接收到的信号316的复数样本流，以及通过恢复的载波信号341执行复数样本流的去旋转。具体地，接收到的信号316的同相和正交分量以恢复的载波信号341一个相位被旋转，它代表由sin/cos表340提供的特定正弦和余弦值。来自复数乘法器410的输出信号是下变频的接收信号321，例如基带信号，以及它表示接收到的信号点的经去旋转的复数样本流。下变频的接收到的信号321还被加到相位误差检测器415，该检测器(例如，通过使用上述的公式(1))计算在下变频的信号321中仍旧存在的任何相位偏差，以及提供表示该偏差的检测器输出信号416(在这里也称为相位误差信号)。检测器输出信号416被加到环路滤波器430，该滤波器把检测器输出信号416进行滤波，以提供经滤波的信号431而加到相位积分器435。后者这时已预先装入了载频偏差的估值，另外还累积经滤波的信号431，和提供输出相位角信号436到sin/cos表440，该表如上所述提供关联的正弦和余弦值到复数乘法器410用于把接收到的信号316去旋转，以提供下变频的接收信号321。
如上所述，和按照本发明的原理，接收机把开环载频偏差估值实现为载波恢复环的相位误差信号的函数。在确定载频偏差的估值后，接收机用确定的估值来初始化或更新载波恢复环，然后以闭环模式运行载波恢复环，由此减小获取时间。
当环路工作在锁定范围外时除了减小获取时间以外，本发明概念的其它应用也是可能的。例如，上述对载频偏差估值作为相位误差信号的函数的确定也可用来决定环路是处在真实的还是虚假的锁定状态。这示于图8的流程图，它可定期地或非定期地执行(例如，响应于预定的条件)。在步骤550，处理器350读出闭环相位积分器值(例如，从相位积分器435可得到的)。在步骤555，如上所述，处理器350把CTL 320设置为开环工作模式，和例如经由信号351把翻转计数器455和码元计数器460清除或复位。在步骤560，处理器350例如经由信号351使翻转计数器455和码元计数器460能够开始计数。在步骤565，处理器350对开环偏差值估值，如上所述。在步骤570，处理器350比较在步骤550读出的闭环值与步骤565的估计的开环值。如果在闭环值与开环值之间的差值满足一个或多个预定的条件，则宣告“虚假锁定”，以及处理器350在步骤575执行虚假锁定程序。例如，处理器350可以简单地经由信号353用估计的偏差值装载相位积分器435，以及把CTL 320设置为闭环工作模式。另外，虚假锁定可能需要处理器350把其它电路和/或缓冲器初始化、刷新、或复位，正如技术上已知的。然而，如果在步骤570，没有宣告“虚假锁定”，则存在锁定条件，以及处理器350在步骤580执行锁定程序。例如，处理器350只是把CTL 320设置为闭环工作模式。对于步骤570，任何一个或多个条件可被使用来确定CTL 320是否处在虚假锁定状态。例如，在步骤570，处理器350比较在步骤550读出的闭环相位积分器数值与估计的开环偏差值。如果这些数值具有相同的正负号和处在一个数量级内，则假设CTL 320是锁定的，否则就是处在虚假锁定状态。
本发明概念的另一个说明性实施例显示于图9。在这个说明性实施例中，在接收机(未示出)中使用的集成电路(IC)605包括载波恢复环(CRL)620和至少一个耦合到总线651的寄存器610。作为说明，IC 605是集成的模拟/数字电视译码器。然而，仅仅显示IC 605的那些与本发明概念有关的部分。例如，模拟-数字转换器、滤波器、译码器等等为了简化起见没有被显示。总线651提供与处理器650所表示的接收机的其它部件的联系。寄存器610代表IC 605的一个或多个寄存器，其中每个寄存器包括一个或多个比特，由比特609代表。IC 605的寄存器或它的一部分可以是只读、只写、或读/写的。按照本发明的原理，CRL 620包括上述的载频偏差估值特性或工作模式，以及寄存器610的至少一个比特(例如比特609)是例如可被处理器650设置的可编程比特，用于起动或禁止这种工作模式。在图8的内容中，IC 605经由IC 605的输入引脚或引线接收用于处理的IF信号601。这个信号602的衍生信号加到CRL 620，用于载波恢复，如上所述。CRL 620提供作为信号602的去旋转形式的信号621。CRL 620经由内部总线611被耦合到寄存器610，这些总线代表其它信号路径和/或IC 605的部件，用于把CRL 620接口到寄存器610，正如技术上已知的(例如，读出早先描述的积分器和计数器值)。IC 605提供一个或多个经恢复的信号，例如由信号606表示的复合视频信号。虽然图8上未示出，上述的翻转计数器和码元计数器的数值(或它们的等价物)可以是经由一个或多个寄存器可得到的。替换地，IC 605可包括所有的上述的处理，用于确定作为相位误差信号的函数的载频偏差的估值，其工作模式简单地经由比特610被起动或禁止。然而，应当指出，本发明概念不限于此，并且不需要例如经由比特610对于这个工作模式的外部控制。
从以上看来，上述内容仅仅说明本发明的原理，因此可以看到，本领域技术人员能够设计许多替换安排，虽然在这里没有明显描述，但它们体现本发明的原理和属于本发明的精神和范围。例如，这些功能性单元虽然是以分离的功能单元显示的，但可被体现为一个或多个集成电路(IC)。同样地，虽然被显示为分离的单元，但任何或所有的单元可以在存储的程序控制的处理器，例如数字信号处理器中被实施，该处理器执行例如相应于图7和8所示的一个或多个步骤的相关的软件。而且，虽然在图4上被显示为分立的单元，但这里的单元可以以它们的任何组合而被分布在不同的单元中。例如，图4的接收机15可以是电视机的一部分，个人计算机的视频电路板等等。另外，应当指出，虽然PLL的相位误差信号根据说明是平均取值的，但可以使用其它统计函数并例如对公式(2)一起作出相应的修改。所以，应当看到，对于说明性实施例可以作出许多修改以及可以设计其它装置而不背离如所附权利要求规定的本发明的精神和范围。

Claims (2)

1.一种在接收机中使用的方法，该方法包括：
用设置在闭环工作模式中的锁相环(PLL)处理接收到的信号，以确定闭环相位积分器数值；
用设置在开环工作模式中的PLL处理该接收到的信号，该处理步骤的特征在于：
确定PLL的相位误差信号的翻转计数值，该翻转计数值是PLL的相位误差信号从最大正值翻转到最大负值或者从最大负值翻转到最大正值的次数；
确定该接收到的信号的码元计数值，该码元计数值是在确定的翻转计数值时接收的码元的个数；以及
根据所确定的翻转计数值和所确定的码元计数值来生成载频偏差估值；以及
检测作为对载频偏差估值与闭环相位积分器数值进行比较的函数的虚假锁定条件。
2.权利要求1的方法，还包括用载频偏差估值去更新PLL的步骤。
CN200480042542XA 2004-03-22 2004-03-22 在通信***中载波恢复时使用的方法和设备 Expired - Lifetime CN1947397B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2004/008743 WO2005096578A1 (en) 2004-03-22 2004-03-22 Method and apparatus for use in carrier recovery in a communications system

Publications (2)

Publication Number Publication Date
CN1947397A CN1947397A (zh) 2007-04-11
CN1947397B true CN1947397B (zh) 2010-06-16

Family

ID=34957634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200480042542XA Expired - Lifetime CN1947397B (zh) 2004-03-22 2004-03-22 在通信***中载波恢复时使用的方法和设备

Country Status (6)

Country Link
US (1) US7894333B2 (zh)
EP (1) EP1728372B8 (zh)
JP (1) JP4541403B2 (zh)
KR (1) KR101074474B1 (zh)
CN (1) CN1947397B (zh)
WO (1) WO2005096578A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8184747B2 (en) * 2005-11-14 2012-05-22 Tektronix, Inc. Flexible timebase for EYE diagram
US8019028B1 (en) * 2008-03-26 2011-09-13 Pmc-Sierra, Inc. Run-length based spectral analysis
US8259888B2 (en) * 2008-05-23 2012-09-04 Integrated Device Technology, Inc. Method of processing signal data with corrected clock phase offset
TWI424719B (zh) * 2009-06-03 2014-01-21 Realtek Semiconductor Corp 載波重建裝置與方法
US8228431B2 (en) * 2009-08-31 2012-07-24 Silicon Laboratories Inc. Digital phase lock loop configurable as a frequency estimator
US8570079B2 (en) 2011-09-07 2013-10-29 International Business Machines Corporation Reducing phase locked loop phase lock time
WO2013130042A1 (en) * 2012-02-28 2013-09-06 Intel Corporation Dynamic optimization of carrier recovery performance for communications systems
CN104181559A (zh) * 2013-05-24 2014-12-03 凹凸电子（武汉）有限公司 卫星定位接收机及其载波跟踪环路假锁检测方法
CN107888526A (zh) * 2017-12-27 2018-04-06 天津赛特凯特科技发展有限公司 一种机顶盒频道滤波和载波恢复电路
EP3672070A1 (en) * 2018-12-19 2020-06-24 Nxp B.V. Communications device and method for operating a communications device
CN111917452B (zh) * 2020-07-14 2022-11-29 成都国恒空间技术工程有限公司 一种大频偏抑制载波跟踪的方法及***
CN113839900B (zh) * 2021-10-09 2024-06-07 上海东软载波微电子有限公司 载波频偏估计方法及装置、计算机可读存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4297650A (en) * 1978-12-27 1981-10-27 Nippon Electric Co., Ltd. Phase locked loop carrier recovery circuit with false lock prevention
CN1370366A (zh) * 1999-06-19 2002-09-18 马科尼通讯股份有限公司 Qam接收机的相位检测器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4987386A (en) 1989-10-03 1991-01-22 Communications Satellite Corporation Coherent phase and frequency recovery method and circuit
FR2682841B1 (fr) * 1991-10-21 1993-11-19 Alcatel Telspace Procede de detection de faux accrochages d'un signal de reference sur un signal initialement module en modulation numerique plurivalente decalee, procede de demodulation numerique coherente l'utilisant.
US5471508A (en) * 1993-08-20 1995-11-28 Hitachi America, Ltd. Carrier recovery system using acquisition and tracking modes and automatic carrier-to-noise estimation
JPH10107623A (ja) 1996-10-01 1998-04-24 Sony Corp 変換装置および方法、並びに、ｐｌｌ演算装置および方法
US6151368A (en) * 1999-03-22 2000-11-21 Sicom, Inc. Phase-noise compensated digital communication receiver and method therefor
KR100338755B1 (ko) * 1999-07-12 2002-05-30 윤종용 디지털 신호 수신장치 및 그 방법
US6298100B1 (en) 1999-10-26 2001-10-02 Thomson Licensing S.A. Phase error estimation method for a demodulator in an HDTV receiver
KR100379395B1 (ko) * 2000-08-23 2003-04-10 엘지전자 주식회사 반송파 복구 장치 및 방법
AU2001287229A1 (en) * 2000-09-01 2002-03-13 Broadcom Corporation Satellite receiver
JP3567886B2 (ja) 2000-12-15 2004-09-22 三菱電機株式会社 位相同期ループ回路
JP4109003B2 (ja) 2002-01-21 2008-06-25 富士通株式会社 情報記録再生装置、信号復号回路及び方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4297650A (en) * 1978-12-27 1981-10-27 Nippon Electric Co., Ltd. Phase locked loop carrier recovery circuit with false lock prevention
CN1370366A (zh) * 1999-06-19 2002-09-18 马科尼通讯股份有限公司 Qam接收机的相位检测器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Rolf Matzner et al.A Digital Transmission System Using QuaternaryPartialResponse CPM Principle Structure and MeasurementResults.PROCEEDINGS OF THE INTERNATIONAL CONFERENCE ON COMMUNICATIONS,IEEE3.1993,3732-736. *

Also Published As

Publication number Publication date
US20070189195A1 (en) 2007-08-16
JP4541403B2 (ja) 2010-09-08
EP1728372A1 (en) 2006-12-06
CN1947397A (zh) 2007-04-11
EP1728372B1 (en) 2012-12-26
EP1728372B8 (en) 2013-02-20
WO2005096578A1 (en) 2005-10-13
US7894333B2 (en) 2011-02-22
KR20060129061A (ko) 2006-12-14
KR101074474B1 (ko) 2011-10-17
JP2007531390A (ja) 2007-11-01

Similar Documents

Publication Publication Date Title
KR101074474B1 (ko) 통신 시스템에서 캐리어 복구에 사용하는 방법 및 장치
US4308505A (en) Frequency detector device and method
AU666993B2 (en) Demodulator circuit and demodulating method
EP0940957B1 (en) AFC circuit, carrier reproducing circuit, and receiver
US4689806A (en) Receiver mode control for acquiring and tracking a signal
US6298100B1 (en) Phase error estimation method for a demodulator in an HDTV receiver
US6133785A (en) False carrier lock receiver and associated methods for detection
CN101057470B (zh) 使用多个源的载波恢复方法和装置
WO2009050499A1 (en) Automatic frequency correction
MXPA00010064A (es) Sistema de busqueda de desviacion de convertidor de bloque de ruido bajo para productos dbs.
US8165259B2 (en) Method and device for processing the frequency shift of the carrier frequency of a signal modulated with a quadrature continuous single-carrier modulation
US20080219383A1 (en) Method and Apparatus for Carrier Recovery Using Multiple Sources
US7421042B2 (en) Carrier tracking loop lock detector
US6703896B2 (en) Method and demodulator for FSK demodulation, and receiver including such a demodulator device
SE536593C2 (sv) En anordning och ett förfarande för återhämtning av bärvågssignaler
US8750444B2 (en) Snapshot processing of timing data
US20100283918A1 (en) Apparatus and method for estimating carrier frequency error
KR100655784B1 (ko) 디지털 중간 주파수 다운 컨버터를 포함하는 복조기
US8488697B2 (en) Universal timing recovery circuit
CN113497621A (zh) 超窄带三阶数字锁相环snr门限和扫频跟踪能力的分析方法
Bharath Symbol recovery circuit design for deep-space MARS receiver using SOI technology
JPH11225180A (ja) ディジタル信号受信装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: I Si Eli Murli Nor, France

Patentee after: THOMSON LICENSING S.A.

Address before: French Boulogne Billancourt

Patentee before: THOMSON LICENSING S.A.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190123

Address after: Paris France

Patentee after: International Digital Madison Patent Holding Co.

Address before: I Si Eli Murli Nor, France

Patentee before: THOMSON LICENSING

Effective date of registration: 20190123

Address after: I Si Eli Murli Nor, France

Patentee after: THOMSON LICENSING

Address before: I Si Eli Murli Nor, France

Patentee before: THOMSON LICENSING S.A.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20100616