CN1947200A - 具有为其选择阈值电平的存储器的电子电路 - Google Patents

Abstract

存储器(10)被组织为存储单元电路(100)的行和列的矩阵，并且包括被耦合到所述存储单元(100)行的位线导线(12)。读出电路(14)被耦合到位线导线(12)。读出电路(14)均被安排来通过把来自多个位线导线(12)的各自信号与为所述位线导线(12)所共用的参考电平进行比较来形成各自的数据信号。具有被耦合到多个位线导线(12)的输入端的参考电平选择电路(16)被安排来控制参考电平。参考电平选择电路(16)根据多个位线导线(12)上的各自模拟信号电平来选择参考电平，以使来自多个位线导线(12)中至少相应位线导线的模拟信号电平位于所述参考电平的相应端。

Description

具有为其选择阈值电平的存储器的电子电路

本发明涉及一种包含存储电路的电子电路，更特别地涉及以减少读取错误的方式来向该存储电路写入和读取数据。本发明还涉及一种用于对数据字进行编码以用于写入存储器的编码器。

在本领域中已知许多类型的电子存储电路。电子存储电路包含存储单元矩阵和连接到存储单元的行的位线。每个单元通常使用某个保存的物理量来存储1比特数据，所述物理量可以在写入期间被改变并在读取期间被读出(sense)。在诸如闪速存储器之类的许多可编程存储器中，所述物理量是在电绝缘电极上的电荷，但是在其它例子中，所述物理量可以是一块可磁化材料的磁化、铁电材料的极化、电阻等。

每个单元配备有转换机构，用于生成取决于所述物理量的值的电信号。读出机构向位线(如这里所用的术语位线将是指携带用于表示位(digit)的信号的线，所述位通常是二进制位，即比特，但不排除q进制位，其中q＞2)提供电信号。在位线上所得到的电信号本质上是模拟信号，即可以采用连续范围的值中任何一个的信号。对于使用模拟物理量来表示数据的存储单元，甚至对于把数据存储为离散状态的单元(例如具有交叉耦合反相器的SRAM单元)，这是不可避免的，位线上的电信号常常具有模拟特性，因为所述单元的驱动强度与影响在所述位线上的信号的其它因素相比而言相对较小。

读出电路被连接到位线以便把位线上的模拟电信号转换为离散逻辑信号，所述逻辑信号通常表示已经检测到两个离散逻辑值中的哪一个(通常通过输出来自两个独立范围之一的信号值)。为了区分应当输出一个逻辑值还是另一个逻辑值，读出电路把位线上的模拟电信号与参考电平进行比较。根据位线上的模拟电信号是在参考电平以上还是以下，读出电路分别输出用于表示第一或第二逻辑电平的数字信号。

参考电平必须被谨慎地设置，以使与在单元中所存储的数据无关的因素不影响读出结果。在对于不同逻辑电平在位线信号之间具有大的信号差的存储器中，所述参考电平可以被设定在预定电平处。然而，随着存储单元尺寸的减小以及单元数目的增加，或者在长的保存期之后，可能需要参考电平的自适应选择。一种解决方案是提供参考单元，使用其输出来确定参考电平。当存储单元的属性可以作为存储矩阵中位置的函数而进行改变时，甚至可以向所述矩阵中的不同位置提供多个参考单元。然后把来自与特定参考单元相关的一组单元的电信号与来自所述参考单元的信号进行比较。然而，这具有的问题在于，如果参考单元发生故障，那么来自整组单元的数据可能都会出错。即使使用错误纠正，这种大规模的错误也难以纠正。

本发明的一个目的尤其是提供一种具有存储器的电子电路，其中用于读出电路的参考电平以单个单元发生故障只对读出结果具有有限影响这样的方式来自适应选择。

本发明的另一目的尤其是提供一种用于把数据字编码成编码字的电路和方法，其中在所述字中逻辑1比特的数目和逻辑0比特的数目之间的净差在预定的范围内。

在权利要求1中阐述了根据本发明的电路。本发明利用了以具有多个位的字被存储在存储器中的数据。只使用、选择来自所有可能字的所选子集的字，以使在各自逻辑电平的位(通常为比特)的数目之间的净差在从零到该字中的位线数目的区间的预定子区间内。一从存储器中读取字，就把来自所述存储器的位线导线的信号与参考电平进行比较，以形成各自数字化的输出数据信号。

根据在多个位线导线信号上的模拟信号的组合来选择参考电平，所述位线导线信号携带了关于字中位的信息，以使在至少一个位线导线上的模拟信号处于所述参考电平的第一端，而在至少另一个位线导线上的模拟信号处于与所述第一端相对的第二端。在第一实施例中，通过对位线导线上的模拟信号求平均来选择参考电平。在第二实施例中，使参考电平相适应直到在至少预定数目的位线上的模拟信号处于所述参考电平以上和以下。因而，根据携带不同位的多个位线导线上的信号电平来选择参考电平。结果，参考电平不再易于受单个参考线的信号电平的移动的影响。

对于不同比特使用的位线导线越多，参考电平选择就越鲁棒(robust)。优选地，使用用于字中所有比特的位线导线或者来自存储矩阵的基本上所有的位线导线，例如对于八比特、六十四比特乃至一百二十八比特或更多。

本发明可以应用于具有用于输出关于在每个位线导线上的二进制比特信号的信息的单元的存储器，以及具有用于输出q进制信号(其中q＞2)的单元的存储器。在后一种情况中，使用根据来自位线导线(即使所述位线导线携带从q个电平(q＞2)中所选择的信号，它们也将被称为位线导线)的模拟信号所选择的参考电平来区分至少一对连续的逻辑电平。

在一个实施例中，在把数据字写入存储器时按照算法形成在存储器中所存储的存储字，也就是不用对所有可能的数据字预先存储所述存储字。

本发明的另一目的是能够形成用于表示数据字的编码字，以使每个编码字中具有给定逻辑值的比特的数目处于预定的范围内。

本发明的一个特别目的是形成这种编码字以用作在电子存储器中存储的存储字，但更一般而言，本发明的目的是为任何类型的使用来形成这种编码字。

在一个实施例中，通过反相来自数据字的子集S的比特而不是所述数据字的其它比特来形成编码字，以便按照算法来形成用作存储字的编码字。选择所述子集，以使所述子集中的逻辑0和逻辑1比特数目的净差M(S)相对于总体上所述数据字中的逻辑0和逻辑1比特数目的总净差M在预定的范围内。所述子集例如是在所述字中具有一直到所选择序号的连续比特序号的比特的子集。在一个实施例中，所述范围是在总净差一半以上和以下的预定距离的范围。应当注意，从US4,309,694中本身已知用于产生数据字的类似技术的实施例，其中净差M＝0。在此文献中，既未公开用于选择参考电平的此技术，也未公开用于选择较大的数据字集合的技术，其中M接近零但未必是零。

将使用来自附图的例子来描述本发明的这些和其它的目的以及有益的方面。

图1示出具有存储单元矩阵的电路。

图2示出具有存储器的可选电路。

图3示出参考电平选择电路。

图4示出具有存储单元矩阵和写入电路的电路。

图5示出数据字转换电路。

图1示出具有存储器10、位线导线12、读出放大器14、参考电平选择电路16、字转换电路17和处理电路18的电子电路。存储器10包括存储单元100的行和列的矩阵(只有一个单元具有附图标记)。单元100的每列被耦合到各自的位线12。位线导线12被耦合到各自读出放大器14的第一输入端和参考电平选择电路16的输入端。参考电平选择电路16具有被共同耦合到读出放大器14的第二输入端的输出端。读出放大器14具有经由字转换电路17被耦合到处理电路18的输出端。通常，图1的整个电路被集成在单个半导体集成电路中。

在操作中，每个存储单元100以模拟物理属性的值的形式来存储关于各自的二进制值的信息。例如以在电绝缘电极上所存在的电荷量的形式，或者以一块磁性材料的磁化的形式等。当必须读取信息时，由寻址电路(未示出)例如从一行单元或行的一部分中选择多个单元100。作为响应，所选择的单元施加与电信号相关的信息，例如以位线导线12上的电压的形式。

图2示出其中来自单元的电信号是位线导线12上的电流的可选实施例。在此实施例中，在位线导线12与参考电平选择电路16和读出放大器14的第一输入端之间添加了电流复制电路20。参考电平选择电路16向读出放大器14的第二输入端提供各自的、彼此相等的参考电流。电流复制电路20例如可以被实现为两个输出的电流镜电路。

读出放大器14可以是任何合适的类型，例如包含差分放大器电路、交叉耦合放大电路(如用于DRAM)、电流模式读出放大器等。

参考电平选择电路16接收电信号(电流和/或电压)，并且在这些信号的控制下选择参考电平。参考电平选择电路16把参考电平施加于读出放大器14的第二输入端，所述读出放大器14把各自位线导线12上的电信号与参考电平进行比较，并且分别根据位线导线12上的电信号在参考电平以上还是以下来输出逻辑1或0信号。转换电路17把来自读出放大器14的逻辑1和0的组合转换为所转换的数据字。处理电路18使用所转换的数据字以用于为所述电路所特有的数据处理功能。

在第一实施例中，参考电平选择电路16确定位线导线12上电信号的平均值以确定参考电平。这是基于存储在存储器14中的字中比特的内容的。字由单元100的内容来定义，当选择存储器地址时所述单元100向读出放大器14并行施加电信号。从可能字的子集中选择存储器10中所有可寻址的字，以使每个字基本上包含一样多的逻辑1和0。例如，在九比特字的情况下，在三个和六个逻辑1之间存在420个字。可以选择这些字中的256个来用于表示存储器10中的8比特数据字数据。

当这种字的每个比特被编程时，物理属性(电荷、磁化等)在分别为逻辑1或0的情况下被标称地设置为各自不同的值。如果这些标称值分别导致在读取期间A1或A0(A1＞A0)的位线信号值，那么位线的平均值处于

(min*A1+(n-min)*A0)/n≤平均值≤(max*A1+(n-max)*A0)/n(这里“n”是字中的比特数目，“min”是在具有逻辑1值的任何字中的最小比特数目，以及“max”是在具有逻辑1值的任何字中的最大比特数目)之间。特定的平均值取决于已经被编入到存储器中的特定字。此范围中的任何值均可被用作参考电平。在读出期间，这确保了对于逻辑0有至少min*(A1-A0)/n的余量(margin)以及对于逻辑1有(1-max/n)*(A1-A0)的余量。也就是，在n＝9以及min＝3和max＝6的例子中，在所选择的参考电平与逻辑0和1之间存在(A1-A0)/3的余量。随着字长n变得更大，可以实现更大的余量。在另一例子中，当n＝33以及min＝15和max＝18时，可以存储32个用户比特，并且在两端都存在(A1-A0)*15/33的余量，其几乎已经等于全余量(A1-A0)/2。

由于错误或物理效应，位线导线12上的模拟信号可能从标称值A1、A0移动。所有位线导线12上携带逻辑1的信号的共同移动或者所有位线导线12上携带逻辑0的另一共同移动或者这二者都不会影响读出结果，只要逻辑1和0的信号电平保持可区分的间隔即可。

只有当位线导线12上表示相同逻辑信号的信号中存在彼此不同的移动时才会出现错误。在单个信号中此类移动的错误余量大于(1-max/n)*(A1-A0)和min*(A1-A0)/n。可以通过使用具有适应值max和min的存储字集合来使这些余量相适应。分别从n和0中进一步选择max和min增加了余量，但是减少了可用字的数目。余量优选被设置为防止由于在逻辑1和0电平中所规定的可允许移动而引起的错误的最小电平。

图3示出在图2的电路中所使用的参考电平选择电路16的实施例。参考电平选择电路16包括具有输入/输出因子为1/n的多输出电流镜，输入电流被馈送到共用输入晶体管，所述共用输入晶体管镜像所述输入电流的和，所述输入电流的和被除以n，通过输出晶体管32被馈送到读出放大器14(未示出)的第二输入端。例如通过使输入晶体管为输出晶体管的n倍那么宽，或者通过并行使用n个与输出晶体管相同大小的输入晶体管来实现输入输出因子。当然，还可以例如使用求和电路来对电压输出信号实现求平均，所述求和电路具有在位线导线16和求和节点之间耦合的多个电阻器以及在所述求和节点和读出放大器14的第二输入端之间耦合的缓冲放大器。

使用平均值作为参考电平相对于对应于逻辑1的信号电平A1的集体移动和/或对应于逻辑0的信号电平A0的集体移动来说是鲁棒的。当在字中不同比特的电平中的各个移动之间的差在余量之内时，此方案相对于各个移动来说也是鲁棒的。

在另一实施例中，来自位线导线12的信号可以在取平均值之前被限幅，以使携带非常大信号的位线导线不使大于最大值和/或小于最小值的部分对平均值起作用。更一般地，可以使用饱和，从而对把S形状的饱和函数应用于来自位线导线的信号的结果取平均值(如这里所用的饱和包括限幅。根据定义，饱和函数的斜率作为信号到最敏感(正常)范围的距离的函数而降低)，以使在和的成分(contribution)和信号之间的比率随着信号偏离正常范围降低时变得更小，即使所述成分本身仍然增加。)。为此，可以在位线导线12和参考电平选择电路16的输入端之间***限幅或饱和电路(未示出)，即其输出信号作为它们的输入信号的函数而改变的电路，但是其中当输入信号在最大和/或最小值范围之外时，输入信号变化的灵敏度降低或者甚至消失。

应当理解，在不偏离本发明的情况下，可以使用不同的机构以用于选择参考电平。例如在另一实施例中，参考电平选择电路16从初始参考电平开始，检测携带在初始参考电平以上信号的位线导线12的数目，并且使所述参考电平相适应，直到携带在所述初始参考电平以上信号的位线导线12的数目在已经存储的字的最小和最大值之间。当参考电平选择电路16检测到对应于位线导线上的更高信号的逻辑电平的数目低于在任何字中的最小值时，它增加参考电平。当参考电平选择电路16检测到对应于位线导线上的更高信号的逻辑电平的数目高于在任何字中的最大值时，它降低参考电平。

优选地，在此实施例中，参考电平选择电路16持续使参考电平相适应，直到对应于位线导线上更高信号的逻辑电平的数目高于或等于第一数目，并且低于或等于第二数目，所述第一数目高于在任何字中这种比特的最小数目，所述第二数目低于在任何字中这种比特的最小数目。因而，实现了防止错误的较好的鲁棒性。优选地，第一和第二数目基本上等于最大值和最小值的平均值。

与取平均的方法相比，此方法具有的优点在于它对界外值不大敏感，以及缺点在于它可能不大鲁棒，因为参考电平可能接近于信号导线上的信号，这使检测对噪声敏感。此外，比特数目的计数通常比取平均花费更多时间，从而使存储器更慢。

在一个实施例中，参考电平选择电路16接收读出放大器14的输出信号而不是它们的输入信号，以通过使参考电平相适应并观察所得到的不同逻辑值的比特数目来选择所述参考电平。在另一实施例中，参考电平选择电路16为此目的而包含它自己的读出放大器。

此实施例慢于把平均值用作参考电平的方法，但是它具有的优点在于，它相对于一些比特的信号电平偏离中的极端变化来说是鲁棒的，这可以把平均值移动到作为参考电平来说是无用的值。参考电平选择相对于位线导线12上的信号电平的共同移动来说是鲁棒的，所述信号表示相同的逻辑电平(只要逻辑1和0电平不交叉)，并且相对于各个位线导线上的信号移动中的差来说也是鲁棒的，如果只是max-min比特移动超过逻辑1和0电平之间的差的话。优选地，选择存储字集合的max和min，以使可以补偿用于规定数目的位线导线12的此类移动。当然，如果发生这种移动，那么可能错误地检测所涉及的比特，尽管已经对于其它比特适当地选择了参考电平。然而，这种错误影响了可以借助于已知的错误纠正技术来纠正的各个比特。

在选择参考电平期间，携带在初始参考电平以上的信号的位线导线12的数目可以由数字计数电路来计算，但是作为替代也可以使用模拟电路。例如模拟和信号可以由读出放大器的输出信号形成，所述读出放大器输出把位线导线12上的信号与参考电平相比较的数字结果。此模拟和信号可以被应用于模拟比较器，以把所述和信号与最小值和最大值进行比较。可以使用这种比较器的输出来控制参考电平自适应的方向和/或发信号通知已经找到合适的参考电平。以这种方式可以实现连续的自适应，但是也可以逐步地执行自适应。

作为另一替代，参考电平选择电路16可以被安排来(并行和串行)测试多个预定的潜在参考电平，并且检测位线导线12上有多少信号位于每个所测试的参考电平以上和/或以下。在此实施例中，参考电平选择电路16可以基于所检测的数目来选择潜在的参考电平之一或组合。这也可以借助于数字计数或模拟求和来实现。

此外将会理解，平均值的使用是基于这样的实施例的，其中在存储器10的所有字中的逻辑1和0的数目之间的差在零附近的一个预定范围之内。在另一实施例中使用字，其中所述差对于所有字来说在另一预定范围之内。在此类实施例中，参考电平选择电路16可以被安排来使得在读出放大器14的输出的逻辑1和0的数目之间的差在其它预定范围之内。

尽管已经描述了本发明的实施例，其中已经使用来自存储器的所有位线导线12的信号来确定参考电平，但是应当理解，在一个实施例中，对于其它位线导线12也可以使用根据只是来自位线导线16一部分的信号所确定的参考电平。只要存储器16的内容被安排来使得可以使用在可集体寻址单元中的逻辑1的数目和逻辑0的数目之间的差、所获得的参考电平来检测来自位线导线12的相关部分以及所有其它位线导线16的信息，所述可集体寻址单元被连接到位线导线12的相关部分。

在另一实施例中，存储器10包含可被编程为多于两个的电平(例如四个电平)的单元。因而，在存储器10中每个单元可以存储更多信息。在此实施例中，使用与多个参考电平的比较来数字化来自位线导线12的输出信号。根据本发明，根据也携带数据信息的多个位线导线12的信号电平来选择这些参考电平中的至少一个并且优选是所有参考电平。

在一个实施例中，数据在存储器10中被编程，以使每个单元中的物理量被标称地编程为q(q＞2)个可编程电平之一。字被编程到存储器中，来自每个字的信息单元被存储在“n”个单元中。每个信息单元可以采用q个可能值之一。每个单元存储一个信息单元，q个可编程电平中由其表示的被编程在该单元中。选择字以使每个字至多包含信息单元的第一数目n1并且至多包含信息单元的第二数目n2，所述第一数目n1对应于等于或低于特定一个编程电平的编程电平，所述第二数目n2对应于高于所述特定一个编程电平的编程电平。

在此实施例中，根据来自响应于共用地址而并行连接到位线的单元的输出信号来选择用于在特定的一个编程电平和下一较高的编程电平之间进行区分的参考电平。使参考电平相适应直到该字输出在参考电平以下信号的单元的数目“x”小于n1并且大于n-n2。可以使用类似的技术来确定其它参考电平。

在另一实施例中，从字的子集中选择所述字的单元的标称输出的平均值始终在特定一个编程电平和下一编程电平的输出信号之间的字。在此实施例中，通过对来自响应于共用地址而并行连接到位线的单元的输出信号求平均来选择用于在特定的一个编程电平和下一较高的编程电平之间进行区分的参考电平。正如在双电平数据的情况下，可以使用限幅来降低极端输出信号偏离的影响。在此实施例中，例如可以根据在位线子集的输出信号的平均值来选择进一步的参考电平，在所述位线子集，输出信号处于确定的第一参考电平的相同端。如果使用来自合适字集的字，那么这种选择机构起作用，其中此子集的单元的标称输出的平均值始终处于另一编程电平和下一编程电平的输出信号之间。

在三电平编码的情况下，可以使用代码字，其中具有最高电平的位的数目的二倍等于剩余电平的位的数目的和。在这种情况下，可以使用特殊形式的“限幅”。在这种情况下，“高”参考电平的高限幅电平是“低”限幅电平的两倍。

在电路操作期间，处理电路18通常读取和写入任意的数据字，也就是不一定只是满足选择一个(或多个)参考电平所需条件的字。如果是这种情况，那么优选提供转换器电路以把来自处理电路18的数据字转化为用于存储器10的存储字，反之亦然。

图4示出了也能够把数据写入存储器10的电路。由附图标记40来指代读出电路。另外，提供了被耦合到存储器10的寻址电路42和写入转换电路44。处理电路18具有被耦合到寻址电路42的地址输出端和被耦合到写入转换电路44的数据输出端。在操作中，写入转换电路44把它从处理电路18所接收的每个可能字分配到各自的存储字中，其中具有逻辑1值的比特数目在预定的最小值和最大值之间。寻址电路42寻址存储器10并且使存储器10在所寻址的位置存储所述存储字。

然而应当理解，对本发明来说写入不是不需的。在另一实施例中，存储器10是只读存储器，其中单元的内容例如在制造期间被利用满足所需条件的存储字编程一次。

可以使用任何方案来把存储字分配给来自处理电路18的数据字，反之亦然。在一个实施例中，使用查找表存储器来进行转换。写入转换电路44中的第一查找表存储器由来自处理电路18的数据字寻址，并且查找表存储器中所寻址的位置包含相关的存储字。类似地，读取转换电路16中的第二查找表存储器由存储字来寻址，并且所述查找表存储器中所寻址的位置包含供处理电路18使用的相关数据字。在此实施例中，存储字以及所述存储字和数据字之间的关系可以从满足为选择一个(或多个)参考电平所必须的任何条件的存储字中手工挑选(hand pick)。查找存储器的功能还可以借助于逻辑电路来实现，所述逻辑电路实施由查找存储器中的表所定义的输入/输出关系。

然而，借助于具有查找存储器功能的电路进行转换具有的缺点在于，需要附加存储电路。查找存储器还可能导致不利的读取和/或写入延迟。

在另一实施例中，按照算法来选择存储字。可以使用几种方案。在一种方案中，通过复制数据字所选择的第一部分比特并且把剩余比特的逻辑反相复制到存储字中来由所述数据字形成存储字。选择该部分以使所得到的存储字满足关于所述存储字的条件。添加附加信息来表明哪部分比特已经被反相并且附加比特被添加到存储字。

例如，可以向数据字的比特分配序号“i”，并且可以把具有一直到所选序号“j”的所述序号的比特复制到存储字中，剩余部分被反相。在这种情况下，附加信息表示所选择的序号。在一个实施例中，其中从数据字所导出的每个存储字的n比特应当包含具有逻辑1值的n/2个比特和具有逻辑0值的n/2个比特，可以如下选择序号j。首先，写入转换电路44确定数据字中比特的总净数目M，也就是在分别具有逻辑1和0值的比特数目之间的差。接下来，写入转换电路44作为运行序号k的函数来计数部分净数目M(k)，它是具有一直到运行序号“k”的序号的比特数目之间的差，所述比特分别具有逻辑1和0值。写入转换电路44选择对于其2*M(j)＝M的运行序号j，并且把具有一直到所选择序号“j”的序号的比特复制到存储字中，具有更高序号的比特被反相。由于是部分反相，所以部分反相字的总净数目变为

2*M(j)-M

利用选择序号以使2M(j)＝M，这确保了净和为零。在US 4,309,694中已经描述了此算法，所述算法生成了净和为零的代码字。然而在本发明中，可以利用降低的准确度(例如通过不考虑几个LSB)来选择“指针(pointer)”，并且在这种情况下，利用保证的最大不准确度来获得“几乎DC空闲的”代码字。为了确定参考电平，这已经足够好了。

图5示出了根据此实施例的写入转换电路。写入转换电路包含总比特计数器50、寄存器51、运行比特计数器52、选择电路54和反相电路56。来自数据处理电路(未示出)的输入端58被耦合到总比特计数器50，并且经由寄存器51被耦合到反相电路56和运行比特计数器52。总比特计数器50和运行比特计数器52具有被耦合到选择电路54的输出端。选择电路54具有被耦合到反相电路56和存储字输出59的输出端。反相电路56也具有被耦合到存储字输出的输出端。

在操作中，数据字被施加到输入端58。总比特计数器50计数在数据字中比特的总净数目M。寄存器51存储数据字，并且向运行比特计数器52和反相电路56串行提供数据字的比特。运行比特计数器52计数并输出用于比特序号k的部分净数目M(k)比特的计数。选择电路54选择对于其2*M(j)＝M的比特序号j，并且向输出59和反相电路56输出所选序号j的二进制表示。反相电路56向输出59传递数据字的比特，反相具有比所选序号更高的序号的比特。

在该实施例中，运行比特计数器52和反相电路56比特串行且同步地操作被施加到这二者的数据字的连续比特。运行比特计数器52为已经施加的比特保存比特的部分净数目的计数，并且当所述计数等于M/2(根据总比特计数器的输出)时选择电路54向反相电路56生成脉冲信号。反相电路56传递未修改的数据字的连续比特，直到它接收到脉冲信号并且随后它传递所反相的比特。然而在不脱离本发明的情况下，可以使用更复杂的计数和反相电路，所述电路基于并行提供的比特来确定计数并控制反相。

在一个实施例中，其中从数据字所导出的存储字的n比特应当是在2m和-2m之间的净数目(在逻辑1比特的数目和逻辑0比特的数目之间的差)，选择电路54选择这种序号k，对于其而言，

-m＜M(k)＜m

为了找到这种序号，考虑相隔2*m个序号的序号的子集是足够的。在该实施例中，运行比特计数器52和反相电路56可以同步输入连续的2m比特组。运行比特计数器52为已经施加的比特组保存比特的部分净数目M(k)的计数，并且当所述计数在上述范围内时，选择电路54向反相电路56产生脉冲信号。反相电路56传递未修改的数据字的连续比特组，直到它接收到脉冲信号并且随后它传递所反相的比特组。

由于通过反相来自具有序号k的比特的数据字所获得的总净数目是2M(k)-M，所以如果数据字应当包含在ml和m2之间比特的净数目，那么可以进一步概括该技术，简单地通过搜索比特序号以使

ml+M＜2M(k)＜m2+M

将会理解，对于不同的序号k连续地计数净数目M(k)会花费相当多的时间，如果顺序执行的话。在一个实施例中，总比特计数器50在计算总净数目M期间提供部分和M(k)，并且选择电路54基于所提供的和来搜索“k”值。

数据字的比特(部分反相并且部分未反相)和用于表示所选序号j的附加比特被写入存储器10的单元。在读取期间，数据字的比特和附加信息被一起读取。选择参考电平(优选只使用数据字的比特，而不使用附加信息的比特)，并且使用所选择的阈值来数字化所述比特。在附加信息的控制下，所述比特的下一部分被反相，以使原始的数据字被恢复。

尽管优选数字地执行存储字的形成，然而应当理解在一个实施例中，可以通过模拟信号处理来执行至少一部分。例如，净数目M、M(k)、或携带相同信息的其它数目的计算可以通过模拟求和由数据字的比特所确定的信号(例如电流)来实现。可以根据前面所描述并用于控制序号k的自适应的不等式来比较所得到的模拟和信号。这使得有可能以更高速度来并行处理所述比特。

尽管为了生成字以用于把数据存储在存储器10中的目的已经描述了存储字的选择，但是将会理解，独立于存储或者实际上参考电平的特定选择，可以应用相同的技术。

尽管已经借助于特定实施例描述了本发明，但是应当理解，可以以其它方式来实施本发明。例如，逻辑1和0的角色可以互换应当是明显的。同样应当理解，用于选择参考电平的多个比特可以包含任何数目的比特，如果只使用包含所需净数目的比特的存储字的话。如果使用二比特的字，那么会出现平常的情况，因为这对应于一比特的不同数据。类似地使用包含比特对的字是非常简单的实现方式，所述比特对可以只被编程为逻辑10或01，其中根据本发明，使用来自所有比特对的输出信号来为所有比特对选择一个参考电平。然而，存储字集合的这种简单选择明显地限制了可能存储字的数目。优选地，存储字集合不仅包含其中预定比特对中的比特具有彼此相对的逻辑值的字，而且包含其中基本上任何比特对都可以具有相同的第一值、相同的第二值或彼此相对的值的不同字。

此外，尽管已经描述了其中使用来自存储器的所有位线导线12的信号来确定参考电平的实施例，其中并行输出所述信号，然而应当理解，在不脱离本发明的情况下也可以使用只来自这些位线导线的一部分的信号，所得到的参考电平被用于所有位线导线，以及那些没有被用于确定参考电平的位线导线。在这种情况下，在连接到部分位线导线的单元中所存储的字应当基本上满足对比特净数目所规定的条件，其中所述位线导线被用于确定参考电平。

在一些实施例中，可以构造所述字以使并行输出的多个比特组每个都满足实现参考电平的选择的条件。在这种情况下，可以使用来自所述组中任何一个或组合的参考电平。所述电路可以被安排来选择一组以用于在读取期间确定参考电平，例如以防止在一组中的错误阻止了根据该组确定合适的参考电平。

尽管并未描述，然而应当理解，可以向由读出放大器14所生成的比特应用任何错误纠正技术。例如，可以从ECC(纠错码)中选择存储字，例如通过存储附加的奇偶校验位，并且可以使用来自所述ECC的字被存储的知识来纠正由读出放大器14所生成的结果。完成这点的技术本身是已知的。以这种方式，可以纠正在任何有限数目的位线导线12上信号中的错误。同时这种错误并不影响参考电平的选择，如果来自存储器的字确保足够的余量的话，即它们确保即使一些比特出错，所选择的参考电平仍然能够在位线导线12上的比特的邻近逻辑电平之间进行区分。

尽管已经使用执行检测的专用电路描述了本发明，然而将会理解，可以通过适当编程的可编程处理器来执行至少部分所需的处理。因而，例如可以通过执行程序，或者选择用来修改参考电平的方向，或者从多个所测试的参考电平中选择参考电平，从而执行存储字的选择。

Claims (12)

1.一种电子电路，包括：

-存储器(10)，其被组织为存储单元电路(100)的行和列的矩阵，并且包括被耦合到所述存储单元(100)的行的位线导线(12)；

-被耦合到所述位线导线(12)的读出电路(14)，所述读出电路(14)均被安排来通过把来自多个位线导线(12)的各自信号与为所述位线导线(12)所共用的参考电平进行比较来形成各自的数据信号；

-参考电平选择电路(16)，其具有被耦合到多个位线导线(12)的输入端并且被安排来控制所述参考电平，所述参考电平选择电路(16)被安排来根据所述多个位线导线(12)上的各自模拟信号电平来选择所述参考电平，以使来自所述多个位线导线(12)中至少相应的位线导线的模拟信号电平位于所述参考电平的相应端上。

2.根据权利要求1所述的电子电路，其中所述参考电平选择电路(16)被安排来形成来自多个位线导线(12)的模拟信号电平的平均值，并且使用所述平均值来控制所述参考电平。

3.根据权利要求2所述的电子电路，其中所述参考电平选择电路(16)被安排来根据模拟信号值的饱和函数来形成所述平均值。

4.根据权利要求1所述的电子电路，其中所述参考电平选择电路(16)被安排来检测用于表示位线导线(12)的一个或多个计数的信息，其中所述位线导线(12)携带在一个测试电平或各自的测试电平以下的模拟信号，并且所述参考电平选择电路(16)被安排来基于所述一个或多个计数来选择参考电平，以使携带在所述参考电平以下的模拟信号的位线导线(12)的进一步计数位于第一和第二预定数目之间。

5.根据权利要求4所述的电子电路，其中所述参考电平选择电路(16)被安排来

-把所述参考电平设置为初始电平；

-根据其模拟信号电平位于参考电平以下的多个位线导线(12)来确定用于表示所观察的位线导线(12)数目的计数；

-当所述计数表明所述实际数目分别在第一预定数目以下或者在第二预定数目以上时，以向上或向下的方向来调整参考电平，直到所观察的计数等于或在第一预定数目以上并且等于或在第二预定数目以下。

6.根据权利要求1所述的电子电路，其中存储矩阵(10)存储具有多个位的字，每个位用于在多个位线导线(12)的相应一个上的输出，每个字包含具有第一逻辑电平的相应数目的位，对于所有存储字的相应数目大于零并且小于所述多个位的总数目。

7.根据权利要求1所述的电子电路，包括写入电路(44)，其具有数据字输入端和耦合到所述存储器(10)的存储字输出端，所述写入电路(44)被安排来选择存储字以编码所接收的数据字以便施加于存储字输出端，所述写入电路(44)从只包含下述字的集合中选择存储字，在所述字中，在每个存储字中具有第一逻辑电平的位的数目等于或大于零并且小于所述多个位的总数目。

8.根据权利要求7所述的电子电路，包括：

-部分反相电路(56)，其具有被耦合到数据字输入(58)的输入端、被耦合到存储字输出(59)的输出端以及控制输入端，所述部分反相电路(56)被安排来根据数据字的位来形成所述存储字，以使位的子集被反相，并且剩余位在存储字中相对于数据字未被反相，所述子集在来自所述控制输入端的选择信号的控制下被选择；

-选择信号计算电路(50，51，52，54)，其具有被耦合到数据字输入(58)的输入端并且被安排来生成选择信号，以使在各自逻辑电平所选择的子集中的位的数目之间的部分净差相对于在所述各自逻辑电平的总体上所述数据字中的位的数目之间的总净差位于预定范围内。

9.根据权利要求8所述的电子电路，其中所述选择信号计算电路(50，51，52，54)被安排来为数据字的连续部分递增地计算用于表示部分净差的信息，通过把来自数据字的至少一个位的组添加到先前部分来连续地递增该部分，直到遇到具有在预定范围内净数目的连续部分，部分反相电路被安排来连续地反相从连续部分一直到所遇到部分的位，或者反相剩余位。

10.一种用于从具有存储单元(100)的矩阵组织的存储器中读取数据的方法，所述方法包括：

-选择用于存储具有多个位的字的存储单元(100)，每个所选的存储单元(100)存储各自的位；

-从所选的单元(100)接收输出信号；

-根据来自所选存储单元(100)的模拟信号电平来选择参考电平，以使来自所选存储单元(100)的各自组的模拟信号电平位于所述参考电平的各自端上；

-把来自多个单元的信号的模拟信号电平与所选择的参考电平进行比较，以形成数字化的数据信号；

-处理由所述数字化数据信号所形成的数字数据字。

11.一种具有数据字输入端和编码字输出端的编码电路，所述编码电路包括

-部分反相电路(56)，其具有被耦合到数据字输入(58)的输入端、被耦合到编码字输出(59)的输出端以及控制输入端，所述部分反相电路(59)被安排来根据从数据字输入(58)所提供的数据字的位来在所述编码字输出(59)形成编码字的位，以使比特的子集被反相，并且剩余比特在所述编码字中相对于数据字未被反相，所述子集在来自所述控制输入端的选择信号的控制下被选择；

-选择信号计算电路，其具有被耦合到所述数据字输入(58)的输入端并且被安排来生成选择信号，所述选择信号计算电路(58)被安排来为所述数据字的连续部分递增地计算用于表示部分净差的信息，通过把来自所述数据字的至少两个位的组添加到先前部分来连续地递增该部分，直到遇到具有在所述部分中各自逻辑电平的位的数目之间的净差的连续部分，其中所述净差相对于在总体上所述数据字中各自逻辑电平的位的数目之间的总净差位于预定的范围内，所述预定的范围包括至少两个可能的净差值，所述部分反相电路被安排来连续地反相从连续部分一直到所遇到的部分的位，或者反相剩余位。

12.一种用于编码数据字的方法，所述方法包括：

-接收所述数据字的位；

-选择所述位的子集，以使所选择子集中在各自逻辑电平的位的数目之间的部分净差相对于总体上所述数据字中在各自逻辑电平的位的数目之间的总净差位于预定的范围内，所述范围包括至少两个可能的净差值，所述选择包括为所述数据字的连续部分递增地计算用于表示部分净差的信息，通过把来自所述数据字的至少两个位的组添加到先前部分来连续地递增该部分，直到遇到具有在所述预定范围内净数目的连续部分；

-根据所述数据字的位来形成所述编码字，以使所选择的比特子集被反相，并且剩余位在所述编码字中相对于所述数据字未被反相。

Images