CN1937435A - 电力线通信***的数字信号处理方法 - Google Patents

Abstract

电力线通信***的数字信号处理方法是一种用于在电力线中高速传输数据信号的方法，尤其是一种基于正交频分复用(OFDM)的宽带高速电力载波通信的方法，该数字信号处理方法分发射端和接收端两部分，采用正交频分复用(OFDM)技术，利用电力线实现宽带高速电力载波通信***的关键技术的研究和开发，该方法通信速率≥50Kbps；直接通信距离≥100米；并且实现***的Internet的接入；为下一步设计通信速率为1－10Mbps的电力线载波通信***做好基础性工作。

Description

电力线通信***的数字信号处理方法

技术领域

本发明是一种用于在电力线中高速传输数据信号的方法，尤其是一种基于正交频分复用(OFDM)的宽带高速电力载波通信的方法，属于有线通信的技术领域。

背景技术

目前的通信方式有无线信道通信和有线信道通信，电力线通信(Power LineCommunication)技术指的是建立在电力输送网络基础上的，实现电力线通信网络内部的各个节点之间以及与其他通信网络通信的***。其历史可追溯到20世纪20年代，那时电力线通信技术主要利用11kV以上的高压进行远距离信息传输，工作频率为150kHz以下，后来该频段成为欧洲电技术标准化委员会电力线通信的正式频段。在中高压输电网(35kV以上)上通过电力线载波机以低频率(9～490kHz)以较低速率传送远距离数据或话音，是电力线通信技术应用的主要形式之一。在低压(220V)领域，PLC技术开始其传输速率一般为1200b/s或更低，称为低速PLC。近几年国内外开展的利用低压电力线传输速率在1Mb/s以上的电力线通信技术称之为高速PLC。PLC技术首先用于负荷控制、远程抄表和家居自动化。

PLC技术用电力线作局域网总线有其显著的优点：成本低、施工方便、一线两用，价格低廉，延伸方便。电力线在家庭、公司及各种场所处处可达，比电缆和固定电话网络更为广泛。存在的最大问题是电力线网络是被设计用来输电的，而非用来传输数据的。因此，电力线是一个不可靠的传输信道，并且有很大的噪声和衰减。由于现代数字通信技术的发展，各种先进的调制解调技术(如OFDM)的引入以及现代DSP技术，使得电力线载波通信成为可能。

近年来，国内外对于电力线通信和Internet互连技术的研究非常活跃。从英国联合电力公司的子公司Norweb通讯公司在1990年开始对电力线载波通信进行研究以来，许多国家的研究机构开展了高速电力线技术的研究和开发，如中国的电力科学研究院，美国的Intellon，西班牙的DS2公司等，产品的传输速率也从1Mb/s发展到45Mb/s，目前高速PLC已经达到200Mb/s。

随着Internet技术的飞速发展，登录上网的人数成倍增长。然而，采用何种通信方式使用户终端连接到最近的宽带网络连接设备，成为长期困扰人们的难点之一，也是Internet普及的瓶颈之一，被业内人士称为宽带网络接入的“最后l英里”问题。利用四通八达、遍布城乡、直达用户的220V低压电力线传输高速数据的PLC技术以其不用布线、覆盖范围广、连接方便的显著特点，被业内人士认为是提供“最后300m”解决方案最具竞争力的技术之一。

高速PLC已可传输高达45Mb/s的数据，而且能同时传输数据、语音、视频和电力，有可能带来“四网合一”的新趋势。

根据当地电网的配置情况和各种Internet接入技术市场化程度的不同，当前高速PLC技术主要有两种发展模式：

其一为以美国为代表的家庭联网模式。这种模式的PLC只提供家庭内部联网，户外访问使用其它传统的通信方式。这一方面是由于美国ADSL、HFC等技术和产品已经比较成熟和普及，更重要的是由于美国的低压配电变压器一般为单相，平均只为5～6个用户提供供电服务，推广高速PLC接入技术成本过高的缘故。

另一种模式是面向欧洲和亚太市场的。因为这些地区的低压配电网结构比较类似，一般为200～300个用户提供供电服务，推广高速PLC接入服务平均成本较低。该应用模式提供自配电变压器或楼边至用户家庭的全面PLC解决方案。由于室外产品同室内产品的使用环境不同，技术上实现起来难度较大，因此能够提供该种方案的公司数量较少，主要有西班牙DS2公司、瑞士Ascom公司、以色列Main.Net公司等。这几家公司在欧洲的西班牙、德国、奥地利、法国和亚洲的韩国、新加坡、香港等国家和地区建有实验网络。

电力线高速通信的国际组织主要有家庭插电联盟HPA(HomePlug PowerlineAlliance)、电力线通信论坛PLC Forum、PALAS(Powerline as an AlternativeLocal AccesS)、以及日本的ECHONET。

由思科、英特尔、惠普、松下和夏普等13家公司组成的家庭插电联盟成立于2000年4月，致力于创造共同的家用电力线网络通信技术标准。目前HPA已发展成为由90家公司组成的企业集团，并选用美国Intellon公司的技术作为统一技术标准的原型。2001年6月，HPA发布了其标准的第1个版本Home-PlugSpecfication 1.0，将数据传输速率定为14Mb/s，采用OFDM调制解调技术，MAC层协议为CSMA/CA。该标准定位于家庭内部网络应用，对户外高速电力线接入较少涉及。

就是在这样的国内外背景下，本课题组工作人员对OFDM在低压电力载波通信中的应用进行了实验性地研究，并在测试和参考了一些电力线信道资料的情况下，确定了OFDM***中的DSP的实现方法。本专利的内容则主要是将课题组人员现已达到的研究成果加以整合并申请：基于正交频分复用的电力线通信***的DSP的实现方法。

OFDM技术在电力线通信中的应用逐步得到了国内外同行的认同，国外研制并推出了10Mbps甚至更高的通信模块。由于国内未掌握其核心技术，因此，积极开展我国的电力载波通信核心技术研究是非常必要的。

该发明目标在于推动我国低压电力线载波通信核心技术的发展，为我国电力线通信标准的指定提供决策依据，为研制适应我国电网现状的电力线通信***提供关键技术和产品。

发明内容

技术问题：本发明的目的是提供一种基于正交频分复用的电力线通信***的数字信号处理方法，该方法通信速率≥50Kbps；直接通信距离≥100米；并且实现***的Internet的接入；为下一步设计通信速率为1-10Mbps的电力线载波通信***做好基础性工作。

技术方案：本发明的方法采用正交频分复用(OFDM)技术，利用电力线实现宽带高速电力载波通信***的关键技术的研究和开发(基于正交频分复用的电力线通信***的DSP的实现)。

该数字信号处理方法分发射端和接收端两部分，其处理方法的步骤为：发射端：

1)上位机产生数据流，同时按照***的帧格式中数据段部分的要求发送。

2)积码的DSP实现：卷积码是将发送的信息序列通过一个线性的，有限状态的移位寄存器而产生的编码，通常卷积码的编码器由K级，每级k比特的移位寄存器和n个线性代数函数发生器-模2加法器组成，需要编码的二进制数据串行输入移位寄存器，每次移入k比特数据，每个k比特的输入序列对应一个n比特的输出序列，在信道编码方案中，选用在工程中最常用的K＝7，k＝1，和n＝2R_c＝1/2的卷积码，译码采用Viterbi算法，取δ＝40＞5K，硬判决，(7，1，2)卷积码的生成多项式用八进制数表示为：POLYA＝133，POLYB＝171。

3)一般卷积码刚开始编码的时候初始状态都是0状态，而在编码快要结束的时候比特流的尾部会跟有填0的“Flushing”，以让编码状态回归到0，所以信息序列尾部必须人为地跟加上6bit的数据000000，以迫使编码器在一帧数据的尾部回到0状态，使得译码时最后一次回溯得到正确的译码结果。

4)交织：交织的方式有块交织和卷积交织两种，***中选用块交织，块交织的过程是：m阶交织器将编码后的数据按行的方向排成m行n列的阵列形式，然后按列的方向依次读出数据，完成数据的交织。

5)16QAM映射：使用多进制调制中的16QAM调制，星座图采用方型星座图，相关参数为：最小相位偏移θ_min＝18°，最小欧氏距离 $d_{\min }=0.63\sqrt{E_0},$ 峰均值为γ＝1.8，E₀为平均功率。

6)虚载波和共轭扩展：虚载波的添加在DSP中是通过一个载波映射图来完成的，载波映射图的数据只包括0和1，OFDM的频带被划分为几个子载波，载波映射图中就有几个0和1的数据，0表示相应的子载波不用来传输数据，1表示相应的子载波用来传输数据；在OFDM***中一共使用了256个子载波，其中128个是虚载波，前面的112个和后面的16个都是虚载波，只有中间的128个子载波是用来传输数据的 载波映射图规则，运用傅里叶变换，实信号傅里叶变换后的结果是幅度谱呈偶对称，相位谱呈奇对称，OFDM用IFFT来实现调制也就是把频域信号转换为时域信号，将频域信号的幅度谱安排为偶对称，相位谱安排为奇对称，则变换出来的时域信号必然为实信号，可以不用经过载波调制就能将数据靠单路D/A发送出去，并且不会改变信号的频谱；如果OFDM采用I、Q路的方式，则必须加上载波调制才能将数据发送出去，共轭扩展就是有意识地将频域补为符合实信号特点的频域。

7)虚载波和共轭扩展共同作用的结果是：OFDM***以单路发送信号，如果发送信号的基带频谱宽度为W，则在虚载波的作用下实际发送信号占用的频谱为DSP中虚载波和共轭扩展的实现都是对存储器内容进行修改或者重新排序来实现的。

8)IFFT在DSP中的实现：在IFFT中，采用了TI基于基4和基2的IFFT算法，减少了复数乘法的次数，在定点DSP芯片中，应用右移一位的方法来完成1/N的运算，并且防止运算过程中的溢出。

9)D/A数据调整：在进行数据打包之前，将原始数据转换为适合D/A发送的数据。

接收端：

10)信号经由信道的传输在接收端首先通过耦合器，然后进行载波搬移，这个是和发送端相对应的一个将信号下变频过程。

11)在信号作完下变频以后，经过A/D采样将模拟信号变为数字信号。

12)同步模块：同步分为四步，符号粗同步，小数频率估计和纠正，整数频率估计和纠正以及精细同步；整个这个同步过程需要很好的控制时钟，在完成以上的同步过程后进行相位的估计和纠正，和最佳采样点判别；在完成同步以后对信号的帧进行处理，丢弃信号帧中的循环前缀和同步头，直接将数据帧中的数据段交给后面的处理单元。

13)采用模块同步的方法，即采样进来一定数量的数据以后DSP才触发同步模块进行同步，每128点数据触发一次同步模块，这样就降低了保存现场和上下文切换所消耗的指令，提高了程序运行的效率。

14)粗同步：在接收端，当接收机发现M(n)的输出值在一段时间内保持大于某个门限时，则认为帧头被正确捕获，精度方面的处理我们所选用的DSP是C54X系列的，为16bit的定点DSP。

15)细同步：由于帧头捕获算法得到的帧头定位只落入帧头相关函数的平原区，因此帧头位置有一定的模糊性，采用的精细定时是基于IEEE 802.11a中用双相关来精细同步的思想，即让接收序列与本地的参考序列作复相关，就能获得突出而且尖锐的相关峰，检测是否有周期噪声产生的伪帧头捕获，从而提高同步的准确性。

16)存储量和精度处理：细同步在进行运算的时候需要2个128字节的DSP存储器模块，外加1个A/D数据写入模块一共需要3个存储模块，在精度处理方面和粗同步是一样的。

17)FFT模块实现：FFT运用在接收端，因为接收端接收到的数据都是实数，所以采用了一定的方法使实数FFT变为复数FFT进行运算，节约了原来近一半的计算量，一并完成了解共轭扩展。

18)去扩展，载波逆映射，将频谱下变频变换为基带信号。

19)数据反调整，反16QAM映射，反交织，在接收端，反交织器将解调后的数据按列的方向排成m行n列的阵列形式，然后按行的方向依次读出数据，完成数据的反交织。

20)Viterbi译码的实现：蝶型图是Viterbi算法实现的核心，蝶型图的处理决定了Viterbi算法的效率，在DSP中实现Viterbi，利用产生快表的方法提高计算分支度量的速度；利用C54X DSP循环寻址的功能，使Metrix和Transition_matrix都限制在128字节的Circular Buffer里面，最大可能的节约和利用了存储器，利用了DSP对Viterbi算法的硬件支持，比如累加器的双16位运算能力；专门为Viterbi算法设计的比较、选择和存储单元，使用这些专门的硬件支持加速解码的速度。

21)在译码完成以后，就利用接收终端的通信串口来接收数据。

有益效果：本发明是基于正交频分复用的电力线通信***的DSP的实现，采用正交频分复用(OFDM)技术，利用电力线实现宽带高速电力载波通信***的关键技术的研究和开发。OFDM技术在电力线通信中的应用逐步得到了国内外同行的认同，国外研制并推出了10Mbps甚至更高的通信模块。由于国内未掌握其核心技术，因此，积极开展我国的电力载波通信核心技术研究是非常必要的。

该发明目标在于推动我国低压电力线载波通信核心技术的发展，为电力线通信标准的指定提供决策依据，为研制适应我国电网现状的电力线通信***提供关键技术和产品。

设计了DSP实现的硬件电路；

用软件算法在DSP平台上实现了OFDM通信***(包括FFT/IFFT、QAM映射、卷积编码、Viterbi译码等模块)；

成功地实现了50kbps的数据传输；

由于DSP芯片处理能力的限制，采用的同步算法相对简单(后期可完善)。

本发明在前期工作人员研究的基础上进行了对OFDM***完善和实现的工作。硬件设计方面，一起完成了基于DSP的OFDM***，为OFDM***的发送和接收端提供了稳定的DSP平台。软件设计方面，采用了TI近年来才推出的准RTOS(DSP/BIOS)，运用了基于多线程的设计思想，成功设计了OFDM发送端和接收端的软件，为实用化迈出了具有意义的一步。

附图说明

图1是本发明的***实现框图，

图2是本发明的交织原理图，

图3是本发明的同步的实现流程图，

图4是本发明的电力通信***的流程图，

图5是本发明的Viterbi译码流程图，

图6是K＝7，k＝1，和n＝2(R_c＝1/2)的卷积码编码方式图，

图7是小数频偏估计与纠正的流程图，

图8是整数频偏估计与纠正的流程图，

图9是精细帧同步处理流程图，

图10是最佳采样点判别流程图。

具体实施方式

***方案设计

OFDM基本参数设计：带宽            B＝200kHz

                  使用频段        DSP实现方案：200～400kHz

                  子信道数        N＝128

                  循环前缀        CP＝32

子信道映射模式选择：  16QAM：  4bit/子信道

                      DQPSK：  2bit/子信道

传输方式实现：DSP方案：基带共轭扩展

通信距离100m~1000m左右

误码率控制在10e-7~10e-9左右

码元长度

T＝N×1/B＝640us

保护时间间隔

Δ＝160us

子信道间隔

Δf＝1/T＝1.5625kHz

实际传输码元长度

T_s＝T+Δ＝800us

实际的符号率

f_s＝1/T_s＝1/800us＝1.25kbaud

总的比特速率：DSP：

1.25kbaud×128×4bit/symbol＝640kps

项目所需主要器件：DSP：TMS320C5416

                  SRAM：IS61LV25616

                  FLASH：SST39VF400

                  CPLD：EPM7128

                  A/D：AD7492AR

                  D/A：AD9762AR

***的理论研究和仿真：

在Matlab平台下完成***功能的仿真；

在SIMULINK平台下完成***动态仿真，验证了***的实时通信性能；用标准C实现***的算法；用OPNET对数据传输协议进行了仿真。

本发明是基于正交频分复用的电力线通信***的DSP的实现，采用正交频分复用(OFDM)技术，利用电力线实现宽带高速电力载波通信***的关键技术的研究和开发。OFDM技术在电力线通信中的应用逐步得到了国内外同行的认同，国外研制并推出了10Mbps甚至更高的通信模块。由于国内未掌握其核心技术，因此，积极开展我国的电力载波通信核心技术研究是非常必要的。

该发明目标在于推动我国低压电力线载波通信核心技术的发展，为我国电力线通信标准的指定提供决策依据，为研制适应我国电网现状的电力线通信***提供关键技术和产品。

设计了DSP实现的硬件电路；

用软件算法在DSP平台上实现了OFDM通信***(包括FFT/IFFT、QAM映射、卷积编码、Viterbi译码等模块)；

成功地实现了50kbps的数据传输；

由于DSP芯片处理能力的限制，采用的同步算法相对简单(后期可完善)。

本发明在前期工作人员研究的基础上进行了对OFDM***完善和实现的工作。硬件设计方面，一起完成了基于DSP的OFDM***，为OFDM***的发送和接收端提供了稳定的DSP平台。软件设计方面，采用了TI近年来才推出的准RTOS(DSP/BIOS)，运用了基于多线程的设计思想，成功设计了OFDM发送端和接收端的软件，为实用化迈出了具有意义的一步。

1971年，S.B.Weinstein和P.M.Ebert指出多路正交载波的调制解调可以利用DFT/IDFT来快速实现，为OFDM技术的广泛应用迈出了坚实的一步，OFDM中的循环前缀有效地消除了ISI和ICI。

DSP平台：

在提出用IFFT/FFT实现OFDM调制解调后，DSP上实现OFDM就变的切实可行了。***中选择了TI C5000系列中的C5416 DSP来实现。

DSP软件设计环境CCS：1999年，TI革命性地推出了DSP软件集成开发环境Code Composer Studio(简称CCS)。

DSP/BIOS：DSP/BIOS实时内核是TI近年来推出的准RTOS，它的目的是帮助开发人员建立DSP应用程序并管理DSP片上资源。

1.直接由汇编语言编写，保证了DSP/BIOS的高效率；

2.支持基于线程的DSP程序设计，使得多任务嵌入式开发变得相对简单；

3.DSP/BIOS具有灵活的可裁减性，在高效率的基础上使得其最小占有空间仅为1K字节；

4.为开发人员提供了DSP底层硬件操作的统一界面，可以使开发人员省去很多因为具体芯片型号的不同而引起的问题，将精力集中在应用的实现上。

***的主要实现流程在图1中给出了，下面具体介绍一下***的整个工作过程和执行的步骤：

由上位机产生数据流，同时按照我们***的帧格式中数据段部分的要求发送。

卷积码的DSP实现，卷积码是将发送的信息序列通过一个线性的，有限状态的移位寄存器而产生的编码。通常卷积码的编码器由K级(每级k比特)的移位寄存器和n个线性代数函数发生器(这里是模2加法器)组成，如图6。需要编码的二进制数据串行输入移位寄存器，每次移入k比特数据。每个k比特的输入序列对应一个n比特的输出序列。因此卷积码的编码效率定义为R_c＝k/n。参数K被称作卷积码的约束长度，它表示当前的n比特输出序列与多少个k比特输入序列有关系，同时也是一个决定编码复杂程度的重要参数。

在我们的信道编码方案中，选用了在工程中最常用的K＝7，k＝1，和n＝2(R_c＝1/2)的卷积码。译码采用Viterbi算法，取δ＝40＞5K，硬判决。(7，1，2)卷积码的生成多项式用八进制数表示为：POLYA＝133，POLYB＝171。

实际上我们在进行卷积编码的时候就等效于给编码后的数据进行了一次交织，这个问题在解码前进行一次反交织就可以得到解决。需要注意的一点是：一般卷积码刚开始编码的时候初始状态都是0状态，而在编码快要结束的时候比特流的尾部会跟有填0的“Flushing”，以让编码状态回归到0。所以我们的信息序列尾部必须人为地跟加上6bit的数据000000，以迫使编码器在一帧数据的尾部回到0状态，使得译码时最后一次回溯得到正确的译码结果。

交织：交织的方式有两种：块交织(Block Interleaving)和卷积交织(Convolutional Interleaving)，***中我们选用了块交织。块交织的过程是：m阶交织器将编码后的数据按行的方向排成m行n列的阵列形式，然后按列的方向依次读出数据，完成数据的交织。(如图2交织原理图)，在接收端，解交织器将解调后的数据按列的方向排成m行n列的阵列形式，然后按行的方向依次读出数据，完成数据的解交织。在DSP中交织只是把数据的存放顺序变一下，实现比较简单。

16QAM映射：在实际应用中，我们常常用一种称为多进制(如4进制，8进制，16进制等)的基带信号。多进制数字调制载波参数有M种不同的取值，多进制数字调制比二进制数字调制有两个突出的优点：一是有于多进制数字信号含有更多的信息使频带利用率更高；二是在相同的信息速率下持续时间长，可以提高码元的能量，从而减小由于信道特性引起的码间干扰。我们使用了多进制调制中的16QAM调制，星座图采用了方型星座图，相关参数为：最小相位偏移θ_min＝18°，最小欧氏距离 $d_{\min }=0.63\sqrt{E_0},$ 峰均值为γ＝1.8，E₀为平均功率。

虚载波和共轭扩展：虚载波的添加在DSP中是通过一个载波映射图来完成的，载波映射图的数据只包括0和1，OFDM的频带被划分为几个子载波，载波映射图中就有几个0和1的数据。0表示相应的子载波不用来传输数据(也就是添0处理)，1表示相应的子载波用来传输数据。在我们的OFDM***中一共使用了256个子载波，其中128个是虚载波，前面的112个和后面的16个都是虚载波，只有中间的128个子载波是用来传输数据的。

载波映射图规则

共轭扩展的实质是运用了傅里叶变换的特性。我们知道实信号傅里叶变换后的结果是幅度谱呈偶对称，相位谱呈奇对称，这是实信号所特别具有的。OFDM用IFFT来实现调制也就是把频域信号转换为时域信号，如果我们有意地将频域信号的幅度谱安排为偶对称，相位谱安排为奇对称，则变换出来的时域信号必然为实信号。这样我们就可以不用经过载波调制就能将数据靠单路D/A发送出去，并且不会改变信号的频谱。如果OFDM采用I、Q路的方式，则必须加上载波调制才能将数据发送出去。所以共轭扩展就是有意识地将频域补为符合实信号特点的频域。

虚载波和共轭扩展共同作用的结果是：OFDM***以单路发送信号，如果发送信号的基带频谱宽度为W，则在虚载波的作用下实际发送信号占用的频谱为

DSP中虚载波和共轭扩展的实现都是对存储器内容进行修改或者重新排序来实现的。

IFFT在DSP中的实现：在IFFT中，采用了TI基于基4和基2的IFFT算法，这样做的好处是减少了复数乘法的次数，还有一个很好的特点就是在定点DSP芯片中，可以非常简单的应用右移一位的方法来完成1/N的运算，并且防止了运算过程中的溢出。

D/A数据调整：在进行数据打包之前还有一项工作必须做，就是原始数据转换为适合D/A发送的数据。

接收端：信号经由信道的传输在接收端首先通过耦合器，然后进行载波搬移这个是和发送端相对应的一个将信号下变频过程。在信号作完下变频以后，经过A/D采样将模拟信号变为数字信号。

同步模块：***的同步主要分为粗帧同步，小数频偏估计与纠正，整数频偏估计与纠正，精细帧同步，最佳采样点判别，载波相位估计等，具体的流程见附图中的图3。

OFDM***中同步是非常关键的技术，但由于时间原因和原先提出的同步算法实现起来有困难，所以我们在***中只用了简单的能量相关同步的方法，就OFDM同步来讲我们还有很多工作需要去做。我们的同步分为四步，符号粗同步，小数频率估计和纠正，整数频率估计和纠正以及精细同步，整个这个同步过程需要很好的控制时钟，在完成以上的同步过程后我们进行相位的估计和纠正，和最佳采样点判别。在完成同步以后我们对信号的帧进行处理，我们丢弃信号帧中的循环前缀和同步头，直接将数据帧中的数据段交给后面的处理单元。

我们采用了模块同步的方法，即采样进来一定数量的数据以后DSP才触发同步模块进行同步，如我们是每128点数据触发一次同步模块，这样就降低了保存现场和上下文切换所消耗的指令，提高了程序运行的效率。

粗同步：在接收端，当接收机发现M(n)的输出值在一段时间内保持大于某个门限时，则认为帧头被正确捕获。虽然从某种角度来说，这个帧头捕获函数具有一定的模糊性，但是它实现简单，可以最快得捕捉帧头，而随后还有细同步模块来给出精确的定时位置。精度方面的处理我们所选用的DSP是C54X系列的，为16bit的定点DSP。

粗同步实现方法：

粗帧同步实现利用公式：

$M\left(n\right)=\frac{{\left|p\left(n\right)\right|}^2}{\left|R_0\left(n\right)\right|\•{|R}_N\left(N\right)|}$

因为：

$P\left(n\right)=\underset{i=0}{\overset{N-1}{\mathrm{\Σ}}}r(n+i)\·r^{*}(n+N+i)$

$P(n-1)=\underset{i=0}{\overset{N-1}{\mathrm{\Σ}}}r(n+i-1)\·r^{*}(n+N+i-1)$

可以得到：

P(n)＝P(n-1)+r(n+N-1)·r^*(n+2N-1)-r(n-1)·r^*(n+N-1)这样在每有新的采样数据输入时根据上式可以只需进行2次乘法运算即可得到相应的P(n)。同样R₀(n)和R_N(n)也可以进行相应的快速计算，提高粗帧同步的运算速度。

$R_0\left(n\right)=\underset{i=0}{\overset{N-1}{\mathrm{\Σ}}}{\left|r(n+i)\right|}^2{R}_0(n-1)+{(n+N-1)|}^2{\left|r(n-1)\right|}^2$

$R_N\left(n\right)=\underset{i=0}{\overset{N-1}{\mathrm{\Σ}}}{\left|r(n+N+i)\right|}^2=R_N(n-1)+{\left|r(n+2N-1)\right|}^2-{\left|r(n+N-1)\right|}^2$

由上可得同步模块的流程：

1)在***上电或者***复位的情况下，给P(n)、R₀(n)和R_N(n)赋零初值。

2)在未检测到粗帧的情况下，每间隔8个采样点同步控制模块发送给粗帧同步模块请求信息和数据，粗帧同步接收信息以及相应的数据计算出P(n)、R₀(n)和R_N(n)。

3)根据设定的门限，因为数字电路实现的除法操作较为复杂需要消耗大量资源，将门限转化为分数形式

判断M1=a·|R₀(n)|·|R_N(n)|与M2=b·|P(n)|²的大小。当M2>M1时，将用于记录M(n)超过预设门限次数的计数器加1，否则将此计数器置零，以保证信号是连续的超过预设的门限。

4)当计数器数值大于一指定值时，认为此时已经检测到粗帧，发送标志信息到同步控制模块。同步控制模块接收到此信息时即将粗帧同步子模块挂起，同时将P(n)数据锁存用于小数频偏估计。

小数频偏估计和纠正的实现方法

小数频偏估计是在粗帧检测到信号发出标志信息以后进行的，由同步模块控制端控制进行的。同步控制模块在收到粗帧同步检测到有效帧的标志位后，使能小数频偏估计模块，同时将粗帧同步中得到的数据P(n)发给小数频偏估计模块。小数频偏估计采用前述估计公式： $\widehat{\mathrm{\ϵ}}=-\frac{1}{2\mathrm{\π}}\∠P\left(n\right).$ 在计算小数频偏时采样将圆周等分50份，将各个角度的正余弦值与P(n)比较取最接近者作为P(n)的相位。

小数频偏估计完成以后需要对数据的小数频偏进行纠正。纠正的过程采用开环方法，通过设计一个DDS频率源，在FPGA内将数据与对应的频率相乘达到补偿小数频偏的目的。

$r^{\′}\left(n\right)=s\left(n\right)e^{j2\mathrm{\πn\ϵ}/N}\·e^{-j2\mathrm{\π}(n+n_0)\mathrm{\ϵ}/N}=s\left(n\right)e^{-j2\mathrm{\π}{n}_0\mathrm{\ϵ}/N}$

上式表明通过使用内建数字频率源可以补偿小数频偏，但是因为并不知道确切的起始点，在数据纠正时假设起始点是粗帧同步得到的起始位置，这就导致存在e^-j2πn0ε/N的相位误差。这种相位误差对***的影响等同于两地载波的相位差。可以和载波相位误差综合在一起纠正。

小数频偏估计与纠正实现的流程图如图7所示，在估计的过程中我们需要求得P(n)的角度，我们利用了查表法和Cordic核来求去角度的两种方法整数频偏估计和纠正的实现方法：

整数频偏的估计需要使用序列的频域信息。首先需要将粗帧同步确定的起点后的64个数据进行fft变换，这部分电路可以调用OFDM信号的解调的模块，需要完成的主要是接口问题。在得到数据的频域序列后，将数据送入整数频偏估计单元进行估计，所采用下面的估计公式：

$C\left(d\right)=\frac{|P\left(d\right){|}^2}{{E_0}^2\·{E_1}^2}$

$P\left(d\right)=\underset{k=0}{\overset{N-1}{\mathrm{\Σ}}}\left|R_k\right|\·\left(2\right|S_k\left(d\right)|-1)$

$E_0=\underset{k=0}{\overset{N-1}{\mathrm{\Σ}}}|R_k{|}^2$ $E_1=\underset{k=0}{\overset{N-1}{\mathrm{\Σ}}}{\left|S_k\right|}^2$

整数频偏估计与纠正实现的流程图如图8所示。

整数频偏估计模块首先接收数据的频域序列，利用本地序列与整数频偏估计模块计算相关能量，然后对本地序列做循环移位，再与数据频域序列求相关能量直到循环移位到原始本地序列。在这个过程中得到的最大相关能量的最大值点就是所对应的整数频率偏移量，第32次循环以后所对应的偏移量为负的归一化频偏

在数据纠正时，同样使用数字频率源信号，原理与小数频偏纠正相同。

细同步：由于帧头捕获算法得到的帧头定位只落入帧头相关函数的平原区，因此帧头位置有一定的模糊性，本***采用的精细定时是基于IEEE 802.11a中用双相关来精细同步的思想，即让接收序列与本地的参考序列作复相关，就能获得突出而且尖锐的相关峰，这样做的另一个好处是检测是否有周期噪声产生的伪帧头捕获，从而提高同步的准确性。存储量和精度处理：细同步在进行运算的时候需要2个128字节的DSP存储器模块，外加1个A/D数据写入模块一共需要3个存储模块，所以粗同步中4个模块的存储空间已经能够满足细同步的要求。在精度处理方面和粗同步是一样的。精细帧同步使用的归一化相关函数如下：

$M\left(n\right)=\frac{{\left|P\left(n\right)\right|}^2}{E\left(n\right).E_s}$

其中 $P\left(n\right)=\underset{k=0}{\overset{N-1}{\mathrm{\Σ}}}r(n+k)\·s_k^{*},$ 为接收信号和本地参考序列的相关能量， $E\left(n\right)=\underset{k=0}{\overset{N-1}{\mathrm{\Σ}}}{\left|r(n+k)\right|}^2,$ 为接收信号在相关窗内的能量，因为纠正频率偏差影响的只是信号的相位这样，E(n)可以使用在粗帧同步过程中计算得到的R₀(n)序列代替。以减少***消耗。 $E_s=\underset{k=0}{\overset{N-1}{\mathrm{\Σ}}}{\left|S_k\right|}^2,$ 为参考序列的能量是一个常量。所以在精细帧同步阶段主要的任务是有两个，一是P(n)的计算，二是寻找M(n)的最大值。

精细帧同步处理实现的流程图如图9所示。

精细帧同步处理流程为：

1)从粗帧同步定义的起点开始，同步控制模块将随后的64个数据，以及这64个数据由粗帧同步过程计算得到的能量值E(n)发给精细帧同步处理模块；

2)精细帧同步在初始化的时候设定一个较低的门限。在精细帧同步中将接收到的64个数据与本地参考序列求相关能量。分别计算M(n)的分子和分母，然后利用交叉相乘法(避开除法运算)比较M(n)与预设门限的大小。当M(n)大于预设的门限值时，将预设门限的分子分母用M(n)的分子分母代替，用于后续的比较，同时存储相应的位置信息；

3)在一段64点数据传输结束以后，同步控制模块预留一定的时间余量用于精细帧同步模块进行数据处理。然后，将粗帧同步定义的起始点后移，重新进行1，2两步骤，直到移动到粗帧同步起始点的后64位，以保证在信息序列中包含有同步训练序列的第一段sync符号；

4)此时，精细帧同步模块输出的位置信息，即为所求的M(n)最大的位置。

最佳采样点判别的实现方式：

为了解决最佳采样点定时偏差，OFDM***采用了过采样技术。前面所讨论的内容中，采样点是指在8倍采样率的情况下，每8个点选取其中的第一个点组成的采样点序列。在进行频偏纠正时，除需对所使用采样点序列进行纠正外，还需要对其余的采样点序列进行同样的数据纠正。

在精细帧同步得到较为精确的帧起始点的情况下，使用公式：

$M\left(n\right)={|\underset{k=0}{\overset{N-1}{\mathrm{\Σ}}}r(n+k)\·s_k^{*}|}^2$

其中r(n+k)为过采样的数据，按照顺序分成8组，S_k为本地训练序列。在确定精细帧同步位置后。对8组采样数据以精细帧定位位置为起点，分别计算公式(3.24)，然后以精细帧定位位置前一个点为起点，分别计算公式(3.24)。在计算完成以后得到的M(n)最大值以及相应的采样点可以近似认为是最佳采样点。

FFT模块实现：FFT运用在接收端，因为接收端接收到的数据都是实数，所以采用了一定的方法使实数FFT变为复数FFT进行运算，节约了原来近一半的计算量。实际上这种方法还一并完成了解共轭扩展。去扩展，载波逆映射。数据反调整，反16QAM映射，反交织。

Viterbi译码的实现：蝶型图是Viterbi算法实现的核心，蝶型图的处理决定了Viterbi算法的效率。在DSP中实现Viterbi，我们运用了一些方法和手段来提高程序的质量。

利用产生快表的方法提高了计算分支度量的速度。

充分利用了C54X DSP循环寻址的功能，使Metrix和Transition_matrix都限制在128字节的Circular Buffer里面，最大可能的节约和利用了存储器。

充分利用了DSP对Viterbi算法的硬件支持。比如累加器的双16位运算能力(C16＝1)；专门为Viterbi算法设计的比较、选择和存储单元(CSSU)等，使用这些专门的硬件支持加速了解码的速度。

在译码完成以后，我们就利用接收终端(PC等)的通信口(串口)来接收数据。

发射端：

1)由上位机产生数据流，同时按照***的帧格式中数据段部分的要求发送。

2)卷积码的DSP实现：卷积码是将发送的信息序列通过一个线性的，有限状态的移位寄存器而产生的编码，通常卷积码的编码器由K级(每级k比特)的移位寄存器和n个线性代数函数发生器(这里是模2加法器)组成，需要编码的二进制数据串行输入移位寄存器，每次移入k比特数据。每个k比特的输入序列对应一个n比特的输出序列。因此卷积码的编码效率定义为R_c＝k/n。参数K被称作卷积码的约束长度，它表示当前的n比特输出序列与多少个k比特输入序列有关系，同时也是一个决定编码复杂程度的重要参数。

3)在我们的信道编码方案中，选用了在工程中最常用的K＝7，k＝1，和n＝2(R_c＝1/2)的卷积码。译码采用Viterbi算法，取δ＝40＞5K，硬判决。(7，1，2)卷积码的生成多项式用八进制数表示为：POLYA＝133，POLYB＝171

4)实际上我们在进行卷积编码的时候就等效于给编码后的数据进行了一次交织，这个问题在解码前进行一次反交织就可以得到解决。需要注意的一点是：一般卷积码刚开始编码的时候初始状态都是0状态，而在编码快要结束的时候比特流的尾部会跟有填0的“Flushing”，以让编码状态回归到0。所以我们的信息序列尾部必须人为地跟加上6bit的数据000000，以迫使编码器在一帧数据的尾部回到0状态，使得译码时最后一次回溯得到正确的译码结果。

5)交织，交织的方式有两种：块交织(Block Interleaving)和卷积交织(Convolutional Interleaving)，***中我们选用了块交织。块交织的过程是：m阶交织器将编码后的数据按行的方向排成m行n列的阵列形式，然后按列的方向依次读出数据，完成数据的交织。如图2交织原理图，在接收端，解交织器将解调后的数据按列的方向排成m行n列的阵列形式，然后按行的方向依次读出数据，完成数据的解交织。在DSP中交织只是把数据的存放顺序变一下，实现比较简单。

6)16QAM映射：在实际应用中，我们常常用一种称为多进制(如4进制，8进制，16进制等)的基带信号。多进制数字调制载波参数有M种不同的取值，多进制数字调制比二进制数字调制有两个突出的优点：一是有于多进制数字信号含有更多的信息使频带利用率更高；二是在相同的信息速率下持续时间长，可以提高码元的能量，从而减小由于信道特性引起的码间干扰。我们使用了多进制调制中的16QAM调制，星座图采用了方型星座图，相关参数为：最小相位偏移θ_min＝18°，最小欧氏距离 $d_{\min }=0.63\sqrt{E_0}$ ，峰均值为γ＝1.8，E₀为平均功率。

7)虚载波和共轭扩展：虚载波的添加在DSP中是通过一个载波映射图来完成的，载波映射图的数据只包括0和1，OFDM的频带被划分为几个子载波，载波映射图中就有几个0和1的数据。0表示相应的子载波不用来传输数据(也就是添0处理)，1表示相应的子载波用来传输数据。在我们的OFDM***中一共使用了256个子载波，其中128个是虚载波，前面的112个和后面的16个都是虚载波，只有中间的128个子载波是用来传输数据的。

载波映射图规则

8)共轭扩展的实质是运用了傅里叶变换的特性。我们知道实信号傅里叶变换后的结果是幅度谱呈偶对称，相位谱呈奇对称，这是实信号所特别具有的。OFDM用IFFT来实现调制也就是把频域信号转换为时域信号，如果我们有意地将频域信号的幅度谱安排为偶对称，相位谱安排为奇对称，则变换出来的时域信号必然为实信号。这样我们就可以不用经过载波调制就能将数据靠单路D/A发送出去，并且不会改变信号的频谱。如果OFDM采用I、Q路的方式，则必须加上载波调制才能将数据发送出去。所以共轭扩展就是有意识地将频域补为符合实信号特点的频域。

9)虚载波和共轭扩展共同作用的结果是：OFDM***以单路发送信号，如果发送信号的基带频谱宽度为W，则在虚载波的作用下实际发送信号占用的频谱为

。DSP中虚载波和共轭扩展的实现都是对存储器内容进行修改或者重新排序来实现的。

10)IFFT在DSP中的实现：在IFFT中，采用了TI基于基4和基2的IFFT算法，这样做的好处是减少了复数乘法的次数，还有一个很好的特点就是在定点DSP芯片中，可以非常简单的应用右移一位的方法来完成l/N的运算，并且防止了运算过程中的溢出可能。

11)D/A数据调整：在进行数据打包之前还有一项工作必须做，就是原始数据转换为适合D/A发送的数据。

接收端：

1).信号经由信道的传输在接收端首先通过耦合器，然后进行载波搬移这个是和发送端相对应的一个将信号下变频过程。

2).在信号作完下变频以后，经过A/D采样将模拟信号变为数字信号。

3).同步模块：OFDM***中同步是非常关键的技术，但由于时间原因和原先提出的同步算法实现起来有困难，所以我们在***中只用了简单的能量相关同步的方法，就OFDM同步来讲我们还有很多工作需要去做。我们的同步分为四步，符号粗同步，小数频率估计和纠正，整数频率估计和纠正以及精细同步，整个这个同步过程需要很好的控制时钟，在完成以上的同步过程后我们进行相位的估计和纠正，和最佳采样点判别。在完成同步以后我们对信号的帧进行处理，我们丢弃信号帧中的循环前缀和同步头，直接将数据帧中的数据段交给后面的处理单元。

4).我们采用了模块同步的方法，即采样进来一定数量的数据以后DSP才触发同步模块进行同步，如我们是每128点数据触发一次同步模块，这样就降低了保存现场和上下文切换所消耗的指令，提高了程序运行的效率。

5).粗同步：在接收端，当接收机发现M(n)的输出值在一段时间内保持大于某个门限时，则认为帧头被正确捕获。虽然从某种角度来说，这个帧头捕获函数具有一定的模糊性，但是它实现简单，可以最快得捕捉帧头，而随后还有细同步模块来给出精确的定时位置。

6).精度方面的处理我们所选用的DSP是C54X系列的，为16bit的定点DSP。

7).细同步：由于帧头捕获算法得到的帧头定位只落入帧头相关函数的平原区，因此帧头位置有一定的模糊性，本***采用的精细定时是基于IEEE 802.11a中用双相关来精细同步的思想，即让接收序列与本地的参考序列作复相关，就能获得突出而且尖锐的相关峰，这样做的另一个好处是检测是否有周期噪声产生的伪帧头捕获，从而提高同步的准确性。

8).存储量和精度处理：细同步在进行运算的时候需要2个128字节的DSP存储器模块，外加1个A/D数据写入模块一共需要3个存储模块，所以粗同步中4个模块的存储空间已经能够满足细同步的要求。在精度处理方面和粗同步是一样的。

9).FFT模块实现：FFT运用在接收端，因为接收端接收到的数据都是实数，所以采用了一定的方法使实数FFT变为复数FFT进行运算，节约了原来近一半的计算量。实际上这种方法还一并完成了解共轭扩展。

10).去扩展，载波逆映射，将频谱下变频变换为基带信号；

11).数据反调整，反16QAM映射，反交织。在接收端，反交织器将解调后的数据按列的方向排成m行n列的阵列形式，然后按行的方向依次读出数据，完成数据的反交织；

12).Viterbi译码的实现：蝶型图是Viterbi算法实现的核心，蝶型图的处理决定了Viterbi算法的效率。在DSP中实现Viterbi，我们运用了一些方法和手段来提高程序的质量。

利用产生快表的方法提高了计算分支度量的速度。

充分利用了C54X DSP循环寻址的功能，使Metrix和Transition_matrix都限制在128字节的Circular Buffer里面，最大可能的节约和利用了存储器。充分利用了DSP对Viterbi算法的硬件支持。比如累加器的双16位运算能力(C16＝1)；专门为Viterbi算法设计的比较、选择和存储单元(CSSU)等，使用这些专门的硬件支持加速了解码的速度。

13).在译码完成以后，利用接收终端(PC等)的通信口(串口)来接收数据。

Claims (2)

1.一种电力线通信***的数字信号处理方法，其特征在于该数字信号处理方法分发射端和接收端两部分，其处理方法的步骤为：

发射端：

1)上位机产生数据流，同时按照***的帧格式中数据段部分的要求发送；

2)积码的DSP实现：卷积码是将发送的信息序列通过一个线性的，有限状态的移位寄存器而产生的编码，通常卷积码的编码器由 K级，每级 k比特的移位寄存器和 n个线性代数函数发生器-模2加法器组成，需要编码的二进制数据串行输入移位寄存器，每次移入 k比特数据，每个 k比特的输入序列对应一个 n比特的输出序列，在信道编码方案中，选用在工程中最常用的 K＝7， k＝1，和 n＝2R_c＝1/2的卷积码，译码采用Viterbi算法，取 δ＝40＞5 K，硬判决，(7，1，2)卷积码的生成多项式用八进制数表示为： POLYA＝133， POLYB＝171；

3)一般卷积码刚开始编码的时候初始状态都是0状态，而在编码快要结束的时候比特流的尾部会跟有填0的“Flushing”，以让编码状态回归到0，所以信息序列尾部必须人为地跟加上6bit的数据000000，以迫使编码器在一帧数据的尾部回到0状态，使得译码时最后一次回溯得到正确的译码结果；

4)交织：交织的方式有块交织和卷积交织两种，***中选用块交织，块交织的过程是：m阶交织器将编码后的数据按行的方向排成m行n列的阵列形式，然后按列的方向依次读出数据，完成数据的交织；

5)16QAM映射：使用多进制调制中的16QAM调制，星座图采用方型星座图，相关参数为：最小相位偏移 θ _min＝18°，最小欧氏距离 $d_{\min }=0.63\sqrt{E_0}$ ，峰均值为 γ＝1.8， E ₀为平均功率；

6)虚载波和共轭扩展：虚载波的添加在DSP中是通过一个载波映射图来完成的，载波映射图的数据只包括0和1，OFDM的频带被划分为几个子载波，载波映射图中就有几个0和1的数据，0表示相应的子载波不用来传输数据，1表示相应的子载波用来传输数据；在OFDM***中一共使用了256个子载波，其中128个是虚载波，前面的112个和后面的16个都是虚载波，只有中间的128个子载波是用来传输数据的

载波映射图规则，运用傅里叶变换，实信号傅里叶变换后的结果是幅度谱呈偶对称，相位谱呈奇对称，OFDM用IFFT来实现调制也就是把频域信号转换为时域信号，将频域信号的幅度谱安排为偶对称，相位谱安排为奇对称，则变换出来的时域信号必然为实信号，可以不用经过载波调制就能将数据靠单路D/A发送出去，并且不会改变信号的频谱；如果OFDM采用I、Q路的方式，则必须加上载波调制才能将数据发送出去，共轭扩展就是有意识地将频域补为符合实信号特点的频域；

7)虚载波和共轭扩展共同作用的结果是：OFDM***以单路发送信号，如果发送信号的基带频谱宽度为W，则在虚载波的作用下实际发送信号占用的频谱为 $[\frac{112}{256}W,\frac{241}{256}W]$ ，DSP中虚载波和共轭扩展的实现都是对存储器内容进行修改或者重新排序来实现的；

8)IFFT在DSP中的实现：在IFFT中，采用了TI基于基4和基2的IFFT算法，减少了复数乘法的次数，在定点DSP芯片中，应用右移一位的方法来完成1/N的运算，并且防止运算过程中的溢出；

9)D/A数据调整：在进行数据打包之前，将原始数据转换为适合D/A发送的数据；

接收端：

10)信号经由信道的传输在接收端首先通过耦合器，然后进行载波搬移，这个是和发送端相对应的一个将信号下变频过程；

11)在信号作完下变频以后，经过A/D采样将模拟信号变为数字信号；

12)同步模块：同步分为四步，符号粗同步，小数频率估计和纠正，整数频率估计和纠正以及精细同步；

13)存储量和精度处理：细同步在进行运算的时候需要2个128字节的DSP存储器模块，外加1个A/D数据写入模块一共需要3个存储模块，在精度处理方面和粗同步是一样的；

14)FFT模块实现：FFT运用在接收端，因为接收端接收到的数据都是实数，所以采用了一定的方法使实数FFT变为复数FFT进行运算，节约了原来近一半的计算量，一并完成了解共轭扩展；

15)去扩展，载波逆映射，将频谱下变频变换为基带信号；

16)数据反调整，反16QAM映射，反交织，在接收端，反交织器将解调后的数据按列的方向排成m行n列的阵列形式，然后按行的方向依次读出数据，完成数据的反交织；

17)Viterbi译码的实现：蝶型图是Viterbi算法实现的核心，蝶型图的处理决定了Viterbi算法的效率，在DSP中实现Viterbi，利用产生快表的方法提高计算分支度量的速度；利用C54X DSP循环寻址的功能，使Metrix和Transition_matrix都限制在128字节的Circular Buffer里面，最大可能的节约和利用了存储器；

18)在译码完成以后，就利用接收终端的通信串口来接收数据。

2.根据权利要求1所述的电力线通信***的数字信号处理方法，其特征在于其同步模块处理方法的步骤为：

1)同步分为四步，符号粗同步，小数频率估计和纠正，整数频率估计和纠正以及精细同步；在完成以上的同步过程后进行相位的估计和纠正，最佳采样点判别；在成功同步以后对信号的帧进行处理，丢弃信号帧中的循环前缀和同步头部分，直接得到数据帧中的数据段部分，并且将数据段部分交给后面的处理单元；

2)采用模块同步的方法，即采样进来一定数量的数据以后DSP才触发同步模块进行同步，每128点数据触发一次同步模块，这样就降低了保存现场和上下文切换所消耗的指令，提高了程序运行的效率；

3)粗同步：在接收端，当接收机发现M(n)的输出值在一段时间内保持大于某个门限时，则认为帧头被正确捕获，精度方面的处理我们所选用的DSP是C54X系列的，为16bit的定点DSP；

4)细同步：帧头捕获算法得到的帧头定位只落入帧头相关函数的平原区内就可以，采用的精细定时是基于IEEE 802.11a中用双相关来精细同步的实现方法，即让接收序列与本地的参考序列作复相关，获得突出而且尖锐的相关峰，检测是否有周期噪声产生的伪帧头捕获，提高了同步的准确性。