CN1917519B

CN1917519B - 高级数据链路控制协议串行数据的并行传输方法及其***

Info

Publication number: CN1917519B
Application number: CN2006101535964A
Authority: CN
Inventors: 孟庆锋
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2006-09-13
Filing date: 2006-09-13
Publication date: 2010-09-29
Anticipated expiration: 2026-09-13
Also published as: CN1917519A

Abstract

本发明涉及通信领域，公开了一种高级数据链路控制协议串行数据的并行传输方法及其***，使得有效降低冗余带宽的占用，避免产生碎片标志位序列，降低CPU的负载。本发明中，从串行HDLC数据流中读取下一组K个比特到移位寄存器，如果有效数据只有C个比特，C＜K，则以标志位序列的前K-C个比特填充移位寄存器的剩余空间，发送移位寄存器中的数据，记录C；需要发送下一个HDLC帧时，在移位寄存器中先填以标志位序列的后K-C+A个比特，再从串行HDLC数据流中读取下一个HDLC帧的有效数据，其中A为标志位序列的比特数。

Description

高级数据链路控制协议串行数据的并行传输方法及其***

技术领域

本发明涉及通信领域，特别涉及高级数据链路控制协议中串行数据的并行传输技术。

背景技术

高级数据链路控制协议(High-Level Data Link Control，简称“HDLC”)由国际标准化组织(International Standardization Organization，简称“ISO”)定义，是面向比特的数据链路协议的总称，现代数据链路协议多采用HDLC或它的某种子集。

HDLC是面向位的，换句话说，数据是逐个位进行监控的。传输内容由二进制数据组成，没有任何特殊的控制代码，但帧中的信息包含一些控制和响应命令。HDLC支持全双工传输，全双工是指数据同时沿两个方向进行传输，从而可以产生更高的吞吐量。

HDLC适用于点对点和点对多点(多对多或一对多)连接。HDLC的各个子集用于为X.25、综合业务数字网(Integrated Services Digital Network，简称“ISDN”)和帧中继网络提供信令和控制数据。

在一个HDLC会话建立后，会指定一个节点，称为主节点，用于管理数据流，其他节点指定为从节点。主节点用来发出命令，从节点用来发出响应。

目前，有三种可能的连接方法：即正常响应方式(Normal Response Mode，简称“NRM”)，异步响应方式(Asynchronous Response Mode，简称“ARM”)和异步平衡方式(Asynchronous Balance Mode，简称“ABM”)。

正常模式是非平衡的，因为从节点只能在主节点允许其传输时才能传输。

异步平衡模式用于在双工线路上两台计算机之间进行点对点连接。每一个站可以在其自身线路上发送命令和响应，并在双工线路上接收命令和响应。

操作方式是指主节点与从节点间的关系。主节点的主要功能是启动数据链路，使从节点工作，控制来自各从节点以及到各从节点的数据流，克服无法由重发解决的***差错，当需要时在逻辑上拆除从节点的连接。从节点是服从于主节点的，一般讲它是被动的，功能也较少，对于***差错它没有能力或只有小部分能力解决。所以它的设备较主节点简单、价格较主节点便宜。HDLC中规定了三种类型的帧：信息帧(I)、监控帧(S)、无编号帧(U)。每类帧中均包含若干命令和响应，它们分别由帧内的控制字段的不同编码来区分。

HDLC帧定义了用来在各通信***之间传输数据和命令/响应消息的结构。其帧结构如图1所示。

其中，“01111110”是帧的“标志”字段(FLAG)，它指示HDLC帧的开头和结尾，是HDLC数据帧之间的空闲填充数据。当HDLC有效数据量不大时，帧与帧之间会存在大量的FLAG填充。为避免帧内数据与FLAG相同时，与FLAG相混淆，在帧内任何一部分数据分组连续存在5个“1”时，通过零位***技术在第5个“1”之后***一个“0”位，以保证不会将帧内数据误认为是一个FLAG标志。

HDLC帧中的“地址”字段包含从节点的地址。该字段通常为8位，但是对于具有多个不同地址的多点连接来说，8位地址可能不够，此时可以使用扩展寻址方法，也可以在该字段中***一个广播地址，以便将消息发送到多点连接中的所有节点上。

“控制位”字段用于指示帧中信息的类型，如该HDLC帧中包含的信息是数据、命令或响应。其中，命令通常由主节点发送，响应由从节点发送。通过该控制信息，可以对已接收的帧加以确认、请求重新传送帧或请求挂起帧以及其他命令响应。

通信会话可以通过在主节点与从节点之间建立连接来启动。主节点将一个特殊的帧传送到一个或多个站，从而启动一个建立过程。从节点使用用于在会话期间进行错误和数据流控制的信息来响应该建立过程。一切就绪后，数据传输即会开始；数据传输结束时，主节点将发送一个帧，指示断开此次会话连接。

如果使用HDLC协议进行通信的两个终端之间硬件接口不同，则必须有一个数据存储转发单元对双方的接口进行适配。

如图2所示，在终端A到终端B方向上，往往存在这种情形：A到C的接口是同步串口，是以1比特为单位进行数据传输的；C到B的接口则以多比特为单位进行传输。这涉及到HDLC数据串行转并行的转换。

现有技术实现串行转并行的方式十分简单，即直接将串行数据通过移位寄存器进行分组，转换成并行的HDLC分组。图3是以串行HDLC数据转换为并行16比特HDLC分组为例的实现示意图。在图3中，从HDLC串行数据流的第1位比特开始，每16位划分为1个分组，将划分后的分组通过并行方式进行传输，实现串行至并行的转换。

在实际应用中，存在以下问题：通过现有的串行转并行传输方式，对于一点到多点的连接，可能存在大量冗余带宽，且传输的并行分组中存在碎片FLAG，加大接收端的负担。

造成这种情况的主要原因在于，在现有技术中，由于串行HDLC数据经过了插0编码，导致了实际的HDLC帧的长度不是FLAG的整数倍。这种情况对于点到点连接一般是不会有问题的，但是对于一点到多点的连接，则可能出现FLAG碎片，影响从节点的接收。具体地说，如图4所示，主节点接收来自上级中央处理器(Central Processing Unit，简称“CPU”)的串行HDLC数据，并同步将接收到的数据下发给对应的从节点1和2。主节点在向从节点1发送串行数据时，会将串行数据中属于从节点2的数据以FLAG进行替换，由于串行HDLC数据经过了插0编码，因此需要替换的数据不一定是FLAG的整数倍，替换后可能产生碎片FLAG，主节点将存在碎片的串行数据流划分为并行数据分组传输到从节点1后，这些碎片FLAG会对接收方产生干扰，从节点1需要对碎片FLAG进行判断和处理，加重了从节点的负担，且在此过程中，传输了大量的空闲FLAG，占用了大量的带宽，对于从节点1和2而言，所传输的HDLC数据中只有一半是所需的，使得有效带宽减少，冗余带宽变大，资源的利用率较低。

发明内容

有鉴于此，本发明的主要目的在于提供一种高级数据链路控制协议串行数据的并行传输方法及其***，使得有效降低冗余带宽的占用，避免产生碎片标志位序列，降低CPU的负载。

为实现上述目的，本发明提供了一种高级数据链路控制协议串行数据的并行传输方法，包含以下步骤：

从串行高级数据链路控制协议HDLC数据流中依次读取发送给各从节点的HDLC帧，将所读取的HDLC帧置于其所属的从节点对应的缓存中；

对各从节点对应的缓存中的串行HDLC帧进行分组并并行发送所述分组，如果缓存中剩余的HDLC帧数据不足一个分组的长度则在该HDLC帧后循环填充标志位序列，并对所填充的标志位序列与剩余的HDLC数据一起进行分组并行发送，直至缓存中有下一个待发的HDLC帧。

其中，对所述当前需发送的串行HDLC帧进行K比特的固定长度分组，如果所分割的最后一个分组不足K比特，则在该分组后循环填充标志位序列直至其达到K比特，并将填充后的各HDLC分组并行发送到目标从节点。

此外在所述方法中，在循环填充所述标志位序列时，记录最后一次循环填充后剩余标志位序列的位数，得到剩余标志位序列的起始比特，从所述剩余标志位序列的起始比特开始，循环填充标志位序列并将所填充的标志位序列分组并行发送，直至缓存中有下一个待发的串行HDLC帧。

此外在所述方法中，如果在缓存中有下一个待发的串行HDLC帧之前，上一个发送的循环填充的标志位序列分组中最后一个标志位序列不是完整的标志位序列，则在待发的下一个串行HDLC帧之前添加该剩余的标志位序列，对添加后的所述串行HDLC帧进行数据流分组并且并行发送。

此外在所述方法中，所述标志位序列是二进制编码01111110。

本发明还提供了一种高级数据链路控制协议串行数据的并行传输***，包含读取模块、对应于目标从节点的缓存、和所述缓存的发送控制模块；

所述读取模块，用于从串行HDLC数据流中依次读取发送给各从节点的HDLC帧，并将所读取的HDLC帧置于其目标从节点对应的缓存中；

所述缓存，用于存储发送给该缓存对应目标从节点的HDLC帧；

所述缓存的发送控制模块，用于对所述缓存中的串行HDLC帧进行分组并并行发送所述分组，如果缓存中剩余的HDLC帧数据不足一个分组的长度则在该HDLC帧后循环填充标志位序列，并对所填充的标志位序列与剩余的HDLC数据一起进行分组并行发送，直至缓存中有下一个待发的HDLC帧。

其中，所述缓存的发送控制模块对缓存的串行HDLC帧进行K比特的固定长度分组，如果所分割的最后一个HDLC分组不足K比特，则在该分组后循环填充标志位序列直至其达到K比特。

此外在所述***中，还包含记录模块，用于记录所述发送控制模块在循环填充所述标志位序列时最后一次循环填充后剩余标志位序列的位数；

所述发送控制模块根据所述记录模块记录的所述剩余标志位序列的位数，得到剩余标志位序列的起始比特，从所述剩余标志位序列的起始比特开始，循环填充标志位序列，直至所述缓存中有下一个待发的串行HDLC帧。

此外在所述***中，所述缓存的发送控制模块还用于在缓存中有下一个待发的串行HDLC帧之前，上一个发送的循环填充的标志位序列分组中最后一个标志位序列不是完整的标志位序列时，在待发的下一个串行HDLC帧之前添加该剩余的标志位序列。

通过比较可以发现，本发明的技术方案与现有技术的主要区别在于，从串行HDLC数据流中依次读取发送给各从节点的HDLC帧，将所读取的HDLC帧置于其目标从节点对应的缓存中，由各缓存发送相应从节点的HDLC帧，由于各缓存仅发送属于其对应的从节点的HDLC帧，不再必须发送两个HDLC之间填充的标志位序列或其他由于速率匹配而产生的标志位序列，减少了大量冗余数据的传输，有效避免占用冗余的带宽。

通过对串行HDLC帧进行K比特长度的分组，形成多个并行数据流，在存在不足K比特的剩余数据流时，在该数据流后循环填充标志位序列直至其达到K比特，记录其中最后一个循环所填充的比特数，并将包括已填充的数据流在内的各并行HDLC数据流发送到目标从节点，来实现HDLC帧的串并行转换和传输，使得主节点在接收和发送HDLC帧的接口的串并行类型不同时，也能正确传输HDLC帧。

如果循环填充的整数个标志位序列分组后存在剩余的标志位序列，则在需要发送的下一个串行HDLC帧之前添加该剩余的标志位序列，再对添加后的串行HDLC帧进行相同的并行数据流分组以及发送，使得发送的两个HDLC帧之间能间隔整数个标志位序列，避免产生标志位序列的碎片，减小接收端处理的复杂程度，降低接收端CPU的负担。

附图说明

图1是现有技术中HDLC帧结构示意图；

图2是现有技术中终端接口适配的示意图；

图3是现有技术中HDLC数据串行转并行的示意图；

图4是现有技术中一点对多点的连接示意图；

图5是根据本发明第一实施方式的HDLC串行数据的并行传输方法流程图；

图6是根据本发明第一实施方式的HDLC串行数据的并行传输方法中实例的示意图；

图7是根据本发明第二实施方式的HDLC串行数据的并行传输***结构图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。

本发明的核心在于，从串行HDLC数据流中依次读取发送给各从节点的HDLC帧，将所读取的HDLC帧置于其目标从节点对应的缓存中，并对各缓存中相应从节点的HDLC帧进行分组以及整数个标志位序列(FLAG)的填充，由于各缓存仅发送属于其对应的从节点的HDLC帧，不再必须发送两个HDLC之间填充的FLAG或其他由于速率匹配而产生的FLAG，减少了大量冗余数据的传输，且避免了碎片FLAG的产生。

下面根据发明原理对本发明第一实施方式进行说明。本发明第一实施方式主要涉及HDLC串行数据的并行传输方法，具体如图5所示。

在步骤501中，主节点接收来自上级CPU的HDLC串行数据，并从串行HDLC数据流中依次读取发送给各从节点的HDLC帧，将所读取的HDLC帧置于其所属从节点对应的缓存中。由于各缓存对应的支路仅发送属于其对应的从节点的HDLC帧，且不再必须发送两个HDLC之间填充的FLAG或其他由于速率匹配而产生的FLAG，减少了大量冗余数据的传输，有效避免占用冗余的带宽。

接着进入步骤502，在从节点对应的缓存收到HDLC数据帧后，通过K比特移位寄存器对该HDLC帧进行K比特的固定长度分组，形成并行的HDLC分组。通常而言，K可以是8比特的整数倍，本实施方式中以16比特为例进行说明，在本步骤中即通过16比特移位寄存器对该HDLC帧进行16比特的固定长度分组。

接着进入步骤503，在分组后判断缓存中是否还有剩余的不足16比特的HDLC帧数据，如果存在，则进入步骤504，在剩余数据后循环填充FLAG，直至其达到16比特，形成一个HDLC分组，将该分组与之前的HDLC分组一起并行发送到对应从节点，其中，FLAG为01111110；反之则进入步骤505，直接将各16比特的HDLC分组发送到对应从节点。比如说，缓存中的HDLC帧(经插0编码后)为52比特，如图6所示，将其分为3个16比特的分组，剩余的HDLC帧数据为4比特，即剩余该HDLC帧尾的FLAG的后4比特1110，则在该4比特之后循环填充FLAG：011111100111，使其形成一个16比特的HDLC分组：1110011111100111。之后将该分组与之前划分的3个HDLC分组并行传输给对应的从节点。从而实现HDLC帧的串并行转换传输，使得主节点和从节点的接收HDLC帧的接口的串并行类型不同时，也能正确传输HDLC帧。另外对于不同从节点的支路而言，对应的缓存中待传输的数据量远小于主节点接收的总数据量，因此无需采用与接收相同的速率发送各从节点的数据，从而可以适当地减小各从节点的传输带宽，从而降低带宽资源的耗费。

接着进入步骤506，记录剩余的FLAG位数，即记录在循环填充FLAG时，最后一次循环填充后剩余的FLAG位数；如果之前并未对HDLC帧数据进行循环填充，也就是说该HDLC帧为16比特的整数倍，则记录该剩余FLAG位数为0。针对上述案例，最后一次循环填充的部分FLAG为0111，可见所剩余的FLAG位数为4，即1110。

接着进入步骤507，在缓存收到下一个HDLC帧之前，在上述HDLC分组之后，从剩余的FLAG起始，循环填充整数个FLAG，并将所填充的FLAG形成各16比特的HDLC分组后并行发送，重新记录分组后剩余的FLAG位数。针对上述案例，在缓存收到下一个HDLC帧之前，在最后一个包含HDLC帧数据的分组之后，由剩余的FLAG 1110为起始，循环填充整数个FLAG，即11100111111001111110...01111110，将填充的FLAG通过移位寄存器进行分组，形成各16比特固定长度分组：1110011111100111，...1110011111100111，剩余1110。发送这些由FLAG组成的并行HDLC分组，并记录剩余的FLAG位数。通过记录最后一次循环填充时剩余的FLAG，并补充在下一个HDLC分组中，使得并行的HDLC分组还原后不会出现碎片FLAG，影响从节点的接收，使从节点能够顺利判断并获取其中的HDLC帧数据，降低从节点处理数据帧的负担。

在缓存收到下一个HDLC帧时，进入步骤508，在该HDLC帧的高位补偿剩余FLAG，之后返回步骤502，对添加了剩余FLAG的HDLC帧进行16比特长度的分组并并行发送给对应的从节点。针对上述案例，如图6所示，在下一个HDLC帧011111100100...之前，补偿剩余FLAG 1110，得到添加后的HDLC帧：1110011111100100...，之后对其进行16比特分组和并行发送。通过在下一个HDLC帧之前补偿剩余的FLAG，使得发送的两个HDLC帧之间能间隔整数个FLAG，避免产生FLAG碎片，减小接收端处理的复杂程度，降低接收端CPU的负担。

本发明第二实施方式主要涉及HDLC串行数据的并行传输***，如图7所示，该***包含读取模块、对应于目标从节点的缓存、和缓存的发送控制模块。读取模块用于从串行HDLC数据流中依次读取发送给各从节点的HDLC帧，并将所读取的HDLC帧置于其目标从节点对应的缓存中；由于各缓存仅存储和发送属于其对应的从节点的HDLC帧，不再必须发送两个HDLC之间填充的FLAG或其他由于速率匹配而产生的FLAG，减少了大量冗余数据的传输，有效避免占用冗余的带宽。缓存用于存储发送给该缓存对应目标从节点的HDLC帧；缓存的发送控制模块，用于对缓存中的串行HDLC帧进行分组并并行发送分组，如果缓存中剩余的HDLC帧数据不足一个分组的长度则在该HDLC帧后循环填充整数个FLAG，并对所填充的FLAG与剩余的HDLC数据一起进行分组并行发送，直至缓存中有下一个待发的HDLC帧。

其中，缓存的发送控制模块对缓存的串行HDLC帧进行K比特的固定长度分组，如果所分割的最后一个HDLC分组不足K比特，则在该分组后循环填充FLAG直至其达到K比特。

该***中还包含记录模块，用于记录发送控制模块在最后一个分组中最后一次循环填充所剩余FLAG，该记录模块可以单独对应一个从节点或由各从节点共用。发送控制模块以记录模块记录的剩余标志位为起始，循环填充整数个FLAG，并在循环填充的整数个FLAG分组后存在剩余FLAG时，在需要发送的下一个串行HDLC帧之前添加该剩余的FLAG。通过记录最后一次循环填充时剩余的FLAG，从剩余FLAG开始为起始在两个HDLC帧之间填充FLAG，并在填充的FLAG存在剩余比特时，将剩余FLAG补充在下一个HDLC帧中，使得并行的HDLC分组还原后不会出现碎片FLAG，影响从节点的接收，且两个HDLC帧之间保证填充整数个FLAG，使从节点在收到数据后，能够顺利判断并获取HDLC帧数据，降低从节点处理数据帧的负担。

虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims

1.一种高级数据链路控制协议串行数据的并行传输方法，其特征在于，包含以下步骤：

2.根据权利要求1所述的高级数据链路控制协议串行数据的并行传输方法，其特征在于，对所述当前需发送的串行HDLC帧进行K比特的固定长度分组，如果所分割的最后一个分组不足K比特，则在该分组后循环填充标志位序列直至其达到K比特，并将填充后的各HDLC分组并行发送到目标从节点。

3.根据权利要求2所述的高级数据链路控制协议串行数据的并行传输方法，其特征在于，在循环填充所述标志位序列时，记录最后一次循环填充后剩余标志位序列的位数，得到剩余标志位序列的起始比特，从所述剩余标志位序列的起始比特开始，循环填充标志位序列并将所填充的标志位序列分组并行发送，直至缓存中有下一个待发的串行HDLC帧。

4.根据权利要求3所述的高级数据链路控制协议串行数据的并行传输方法，其特征在于，如果在缓存中有下一个待发的串行HDLC帧之前，上一个发送的循环填充的标志位序列分组中最后一个标志位序列不是完整的标志位序列，则在待发的下一个串行HDLC帧之前添加该剩余的标志位序列，对添加后的所述串行HDLC帧进行数据流分组并且并行发送。

5.根据权利要求1至4中任一项所述的高级数据链路控制协议串行数据的并行传输方法，其特征在于，所述标志位序列是二进制编码01111110。

6.一种高级数据链路控制协议串行数据的并行传输***，其特征在于，包含读取模块、对应于目标从节点的缓存、和所述缓存的发送控制模块；

所述缓存，用于存储发送给该缓存对应目标从节点的HDLC帧；

7.根据权利要求6所述的高级数据链路控制协议串行数据的并行传输***，其特征在于，所述缓存的发送控制模块对缓存的串行HDLC帧进行K比特的固定长度分组，如果所分割的最后一个HDLC分组不足K比特，则在该分组后循环填充标志位序列直至其达到K比特。

8.根据权利要求7所述的高级数据链路控制协议串行数据的并行传输***，其特征在于，还包含记录模块，用于记录所述发送控制模块在循环填充所述标志位序列时最后一次循环填充后剩余标志位序列的位数；

9.根据权利要求7所述的高级数据链路控制协议串行数据的并行传输***，其特征在于，所述缓存的发送控制模块还用于在缓存中有下一个待发的串行HDLC帧之前，上一个发送的循环填充的标志位序列分组中最后一个标志位序列不是完整的标志位序列时，在待发的下一个串行HDLC帧之前添加该剩余的标志位序列。