CN1904728A - 以相同能量的两次曝光曝出密集及孤立接触洞图案的方法 - Google Patents
以相同能量的两次曝光曝出密集及孤立接触洞图案的方法 Download PDFInfo
- Publication number
- CN1904728A CN1904728A CNA200510084996XA CN200510084996A CN1904728A CN 1904728 A CN1904728 A CN 1904728A CN A200510084996X A CNA200510084996X A CN A200510084996XA CN 200510084996 A CN200510084996 A CN 200510084996A CN 1904728 A CN1904728 A CN 1904728A
- Authority
- CN
- China
- Prior art keywords
- pattern
- contact hole
- hole pattern
- mask
- mask pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明公开一种两次曝光光刻制作工艺,首先提供一掩膜图案,其包括有一群密集接触洞图案及多个孤立接触洞图案;将该掩膜图案分解成两个次掩膜图案;接着形成两片相位移掩膜,各该相位移掩膜分别具有该两个次掩膜图案之一,且在其接触洞图案邻近周围区域设有多个虚设图案;然后于基底上形成感光层;先后将该两片相位移掩膜置于该基底上,并利用曝光能量约略相等的两次曝光步骤,依序将该两片相位移掩膜上相对的该次掩膜图案曝印在该感光层中。
Description
技术领域
本发明关于半导体制作工艺领域,特别是有关于能在光刻制作工艺中以两片掩膜以及两次曝光以相同曝光能量清晰地在光阻中曝出集成电路中的密集接触洞以及孤立接触洞图案的方法。
背景技术
光刻制作工艺是体电路制造过程中不可或缺的重要技术,而随着光学投射光刻技术的进步与发展,已使得集成电路中的组件及电路可以越做越小,因此,芯片业者即可生产出功能更强大而且成本更低的半导体组件。
所谓的光学光刻制作工艺就是先在硅晶圆表面上涂布光阻等感光材料,在干燥后以步进及扫瞄曝光机将掩膜上的电路设计图案以特定光源曝在这层感光材料上,随后,再以显影剂将感光材料显影,最后利用显影出来的图案作为屏蔽,进行蚀刻等制作工艺,完成掩膜图案的转移。
传统技术中常以缩小曝光光源的曝光波长来曝出更细微的图案,然而,由于集成电路中的组件尺寸日益缩小,这使得单借由缩小曝光波长的方式已呈现出分辨率不足的问题。为了增加光学光刻制作工艺的分辨率,目前已发展出有光学接近修正以及相位移掩膜等所谓的分辨率增强技术(resolutionenhancement technology)。
随着集成电路的关键尺寸迈向100纳米以下等级,要以光学光刻制作工艺精确地在晶圆上的正确位置曝出连结不同层导体的介层洞(via)或接触洞似乎越来越为关键且困难。相关现有技术中,美国专利第6541166号即公开一种能在基底上曝印出具有不同间距(pitch)的接触洞图案的光刻制作工艺方法,其原理是先将原先掩膜上具有不同间距的接触洞图案根据间距大小拆解区分为两组,其包括一组密集接触洞图案,其间距小于某预定值,以及另一组孤立接触洞图案,其间距大于该预定值,再将这两组图案分别形成在两片次掩膜上,接着利用这两片次掩膜以及两次重迭曝光,将这两组接触洞图案先后曝印在基底表面的光阻层上。
上述现有技术的缺点在于将原先具有不同间距的接触洞图案拆解区分为一组密集接触洞图案以及一组孤立接触洞图案将造成在两次曝光中分别需要调整适当的曝光能量大小,使得两次曝光步骤所采用的曝光能量参数不相同。由于需要额外的参数调整步骤,这将可能造成产能上的折损甚或良品率的下降。
发明内容
本发明的主要目的即在于提供一种改良的光刻制作工艺,能够利用两片掩膜及在两次曝光步骤中以相同曝光能量精确地曝印出密集与孤立接触洞图案,以解决上述现有技术的问题。
根据本发明的优选实施例,本发明公开一种两次曝光光刻制作工艺,首先提供一掩膜图案,其至少包括有一群密集接触洞图案,且该群密集接触洞图案的间距小于一预定值,以及多个孤立接触洞图案,且该孤立接触洞图案的间距大于该预定值;将该掩膜图案分解成两个次掩膜图案,其中的一该次掩膜图案具有约半数的该群密集接触洞图案以及约半数的该孤立接触洞图案,而另一该次掩膜图案则具有剩余的该群密集接触洞图案以及剩余的该孤立接触洞图案;接着形成两片相位移掩膜,各该相位移掩膜分别具有该两个次掩膜图案之一,且在其接触洞图案邻近周围区域设有多个虚设图案;然后于一基底上形成一感光层;先后将该两片相位移掩膜置于该基底上,并利用曝光能量约略相等的两次曝光步骤,依序将该两片相位移掩膜上相对的该次掩膜图案曝印在该感光层中。
为了使能更进一步了解本发明的特征及技术内容,请参阅以下有关本发明的详细说明与附图。然而附图仅供参考与辅助说明用,并非用来对本发明加以限制。
附图说明
图1示出的是本发明一优选实施例的掩膜图案以及由掩膜图案分解而来的次掩膜图案示意图。
图2示出的是本发明另一优选实施例的掩膜图案以及由掩膜图案分解而来的次掩膜图案示意图。
主要组件符号说明
10 掩膜图案 20 接触洞图案
21-26 光穿透区域 28 不透光区域
110 次掩膜图案 128 不透光区域
130 虚设图案 210 次掩膜图案
228 不透光区域 230 虚设图案
300 掩膜图案 310 次掩膜图案
328 不透光区域 410 次掩膜图案
428、528不透光区域 520 密集接触洞图案
521-526 光穿透区域 530 密集接触洞图案
531-532 光穿透区域 540 密集接触洞图案
541-542 光穿透区域 561-564 光穿透区域
730 虚设图案 830 虚设图案
具体实施方式
请参阅图1,其示出的是本发明优选实施例的掩膜图案示意图。如图1所示,掩膜图案10包括一群密集的接触洞图案20,并分别以多个小间距的光穿透区域21-26表示,掩膜图案10另包括光遮蔽区域28。光穿透区域21-26可以是将经由光刻制作工艺曝印在半导体基底上的微小接触洞或介层洞图案。这些用来形成微小接触洞或介层洞图案的光穿透区域21-26彼此互相接近排列在一起,形成不论在X方向上或Y方向上都为相对较紧密的间距。
根据本发明的优选实施例,每一个代表微小接触洞或介层洞图案的光穿透区域21-26的尺寸均小于0.2微米。在相邻的两个光穿透区域21-26之间的间宽(space)约等于临界尺寸或者形成在半导体基底上的电路的最小线宽。根据本发明的优选实施例,相邻的两个光穿透区域21-26之间的间宽约小于0.2微米,而该群密集接触洞图案20在X方向或在Y方向上的间距均小于0.4微米。
实际上,形成在掩膜上的图案其尺寸与曝印在晶圆上的图案尺寸通常不会完全相等,若要在晶圆上曝印出稍微较掩膜上的图案大的图案尺寸,则可以将曝光机的照光剂量(radiation dose)增加或将曝光条件调整至所谓的「过度曝光(over-exposure)」状态,反之,若要在晶圆上曝印出稍微较掩膜上的图案小的图案尺寸,则可以将曝光机的照光剂量调整至「不足曝光(under-exposure)」状态。业界通常又将曝印在晶圆上的图案尺寸与掩膜上的图案尺寸之间的偏差又称为「掩膜偏差值(mask bias)」。此外,步进机台的放大倍率通常为四倍(4×),然而,在以下中为简化说明,前述的「掩膜偏差值」将假设为零,而步进机台的放大倍率则假设为一倍(1×)。
在图1中,掩膜图案10被分解成两个次掩膜图案110以及210,其中次掩膜图案110包括原先的密集接触洞图案20中的光穿透区域22、光穿透区域24及光穿透区域26,而次掩膜图案210包括原先的密集接触洞图案20中的光穿透区域21、光穿透区域23及光穿透区域25。本发明的主要特征之一为原先掩膜图案10上的小间距、密集的接触洞图案20被分解成两个在图案密度上都相对较为孤立的次掩膜图案110以及210,此外,次掩膜图案110以及210的图案密度约略相等。
根据本发明的优选实施例,前述的两个次掩膜图案110以及210均为相位移掩膜(phase shifting mask)。如图1所示,分别在次掩膜图案110的光穿透区域22、光穿透区域24及光穿透区域26的邻近周围区域增设多个虚设图案(dummy feature)130。次掩膜图案110的其余区域则为不透光区域128。同样地,分别在次掩膜图案210的光穿透区域21、光穿透区域23及光穿透区域25的邻近周围区域增设多个虚设图案230。次掩膜图案210的其余区域则为不透光区域228。前述的虚设图案130以及虚设图案230其尺寸均小于曝光机台的解析能力,亦即不会被曝印出来,而且虚设图案130以及虚设图案230为光穿透区域,其透光率与光穿透区域21-26相同,但是与光穿透区域21-26的相位差为180度。
接下来,进行两次相同的曝光步骤,而将分别具有前述两个次掩膜图案110以及210的掩膜分别使用在两次曝光步骤中。例如,在第一次的曝光步骤中,将具有次掩膜图案110的掩膜置于曝光机台中,先将接触洞图案22、24及26曝印出来,且第一次的曝光步骤已预先将曝光机台的成像参数如曝光能量等调整至最佳,以配合次掩膜图案110较为宽松的间距。在第二次曝光步骤中,将具有次掩膜图案210的掩膜置于曝光机台中,先将接触洞图案21、23及25曝印出来,且第二次的曝光条件,如曝光能量等,则是与第一次曝光步骤中所使用的曝光条件相同,基本上不需要再调整。此外,前述的第一次曝光步骤与第二次曝光步骤的顺序可以对调。
请参阅图2,其示出的是本发明另一优选实施例的掩膜图案以及由掩膜图案分解而来的次掩膜图案示意图。如图2所示,掩膜图案300包括一群紧密排列在一起的接触洞图案520,分别以光穿透区域521-526表示,其中光穿透区域521-526又与图1中的光穿透区域21-26相类似。掩膜图案300的左上角区域另有紧密排列在一起的接触洞图案530,以光穿透区域531及532表示,在右下角区域则有紧密排列在一起的接触洞图案540,以光穿透区域541及542表示。此外,掩膜图案300还具有孤立接触洞图案561-564以及不透光区域528。
光穿透区域521-526、531-532、541-542及561-564可以是经由光刻制作工艺曝印在半导体基底上的微小接触洞或介层洞图案,主要是用来电连结不同电路层的导体。光穿透区域521-526彼此互相接近排列在一起,形成不论在X方向上或Y方向上都为相对较紧密的间距。例如,光穿透区域521-526彼此的间距不论在X方向或在Y方向上均小于0.4微米。
光穿透区域531及532则在X方向上为相对较紧密的间距。例如,光穿透区域531及532的间距在X方向上小于0.4微米。光穿透区域541及542则是在Y方向上为相对较紧密的间距。例如,光穿透区域541及542的间距在Y方向上小于0.4微米。光穿透区域561-564则与其它接触洞图案距离较远,因此相对地较为孤立。例如,光穿透区域561-564的间距需大于或等于450纳米。
根据本发明,掩膜图案300被分解成两个次掩膜图案310以及410,其中次掩膜图案310包括原先掩膜图案300中密集接触洞图案520的光穿透区域522、524及526,密集接触洞图案540的光穿透区域531,密集接触洞图案540的光穿透区域542,以及孤立接触洞图案的光穿透区域561及563。而次掩膜图案410包括原先掩膜图案300中密集接触洞图案520的光穿透区域521、523及525,密集接触洞图案540的光穿透区域532,密集接触洞图案540的光穿透区域541,以及孤立接触洞图案的光穿透区域562及564。本发明的重要特征在于将原先掩膜图案300分解成两个在图案密度上都相对更为孤立的次掩膜图案310以及410,且次掩膜图案310以及410的图案密度约略相等。
同样的,前述两个次掩膜图案310以及410均为相位移掩膜。如图2所示,分别在次掩膜图案310的光穿透区域邻近周围区域增设多个虚设图案730。次掩膜图案310的其余区域则为不透光区域328。同样地,分别在次掩膜图案410的光穿透区域的邻近周围区域增设多个虚设图案830。次掩膜图案410的其余区域则为不透光区域428。前述的虚设图案730以及虚设图案830其尺寸均小于曝光机台的解析能力,亦即不会被曝印出来,而且虚设图案730以及虚设图案830为光穿透区域,但是与光穿透区域的相位差为180度。
以上所述仅为本发明的优选实施例,凡依本发明所做的均等变化与修饰,均应属本发明的涵盖范围。
Claims (10)
1.一种两次曝光光刻制作工艺,包括有下列步骤:
提供一掩膜图案,其包括有一群密集接触洞图案,且该群密集接触洞图案的间距小于一预定值,以及多个孤立接触洞图案,且该孤立接触洞图案的间距大于该预定值;
将该掩膜图案分解成两个次掩膜图案,其中的一该次掩膜图案具有约半数的该群密集接触洞图案以及约半数的该孤立接触洞图案,而另一该次掩膜图案则具有剩余的该群密集接触洞图案以及剩余的该孤立接触洞图案;
形成两片相位移掩膜,各该相位移掩膜分别具有该两个次掩膜图案之一,且在其接触洞图案邻近周围区域设有多个虚设图案;
在一基底上形成一感光层;
先后将该两片相位移掩膜置于该基底上;
利用曝光能量约略相等的两次曝光步骤,依序将该两片相位移掩膜上相对的该次掩膜图案曝印在该感光层中。
2.根据权利要求1所述的两次曝光光刻制作工艺,其特征在于,该预定值约为0.4微米。
3.根据权利要求1所述的两次曝光光刻制作工艺,其特征在于,该虚设图案的尺寸需小于一曝光机台的解析能力。
4.根据权利要求1所述的两次曝光光刻制作工艺,其特征在于,该虚设图案与该接触洞图案的相位差为180度。
5.根据权利要求1所述的两次曝光光刻制作工艺,其特征在于,各该次掩膜图案相较于该掩膜图案均较为孤立。
6.一种两次曝光光刻制作工艺,包括有下列步骤:
提供一掩膜图案,其包括有一群密集接触洞图案,且该群密集接触洞图案的间距小于一预定值;
将该掩膜图案分解成两个次掩膜图案,其中之一该次掩膜图案具有约半数的该群密集接触洞图案,而另一该次掩膜图案则具有剩余的该群密集接触洞图案;
形成两片相位移掩膜,各该相位移掩膜分别具有该两个次掩膜图案之一,且在其接触洞图案邻近周围区域设有多个虚设图案;
于一基底上形成一感光层;
先后将该两片相位移掩膜置于该基底上;
利用曝光能量约略相等的两次曝光步骤,依序将该两片相位移掩膜上相对的该次掩膜图案曝印在该感光层中。
7.根据权利要求6所述的两次曝光光刻制作工艺,其特征在于,该预定值约为0.4微米。
8.根据权利要求6所述的两次曝光光刻制作工艺,其特征在于,该虚设图案的尺寸需小于一曝光机台的解析能力。
9.根据权利要求6所述的两次曝光光刻制作工艺,其特征在于,该虚设图案与该接触洞图案的相位差为180度。
10.根据权利要求6所述的两次曝光光刻制作工艺,其特征在于,各该次掩膜图案相较于该掩膜图案均较为孤立。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA200510084996XA CN1904728A (zh) | 2005-07-26 | 2005-07-26 | 以相同能量的两次曝光曝出密集及孤立接触洞图案的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA200510084996XA CN1904728A (zh) | 2005-07-26 | 2005-07-26 | 以相同能量的两次曝光曝出密集及孤立接触洞图案的方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1904728A true CN1904728A (zh) | 2007-01-31 |
Family
ID=37674020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA200510084996XA Pending CN1904728A (zh) | 2005-07-26 | 2005-07-26 | 以相同能量的两次曝光曝出密集及孤立接触洞图案的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1904728A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101281359B (zh) * | 2007-04-06 | 2010-09-29 | 中芯国际集成电路制造(上海)有限公司 | 衰减式相位移光罩的制造方法 |
CN101907825A (zh) * | 2010-07-07 | 2010-12-08 | 湖北联合天诚防伪技术有限公司 | 一种光刻加密防伪方法 |
CN104752169A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 掩膜图形的形成方法 |
CN109828432A (zh) * | 2017-11-23 | 2019-05-31 | 力晶科技股份有限公司 | 相移式光掩模及其制作方法 |
-
2005
- 2005-07-26 CN CNA200510084996XA patent/CN1904728A/zh active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101281359B (zh) * | 2007-04-06 | 2010-09-29 | 中芯国际集成电路制造(上海)有限公司 | 衰减式相位移光罩的制造方法 |
CN101907825A (zh) * | 2010-07-07 | 2010-12-08 | 湖北联合天诚防伪技术有限公司 | 一种光刻加密防伪方法 |
CN104752169A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 掩膜图形的形成方法 |
CN104752169B (zh) * | 2013-12-30 | 2018-12-21 | 中芯国际集成电路制造(上海)有限公司 | 掩膜图形的形成方法 |
CN109828432A (zh) * | 2017-11-23 | 2019-05-31 | 力晶科技股份有限公司 | 相移式光掩模及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5340700A (en) | Method for improved lithographic patterning in a semiconductor fabrication process | |
US7131102B2 (en) | Full sized scattering bar alt-PSM technique for IC manufacturing in sub-resolution era | |
US6492073B1 (en) | Removal of line end shortening in microlithography and mask set for removal | |
US7691549B1 (en) | Multiple exposure lithography technique and method | |
US6934007B2 (en) | Method for photolithography using multiple illuminations and a single fine feature mask | |
US7560201B2 (en) | Patterning a single integrated circuit layer using multiple masks and multiple masking layers | |
JP4486364B2 (ja) | ダマシンプロセスにおける全位相位相シフトマスク | |
JP2007508717A (ja) | トレンチを有する複合的パターニング方法及びその装置 | |
US5789117A (en) | Transfer method for non-critical photoresist patterns | |
US7141338B2 (en) | Sub-resolution sized assist features | |
CN1904728A (zh) | 以相同能量的两次曝光曝出密集及孤立接触洞图案的方法 | |
US7824843B2 (en) | Pattern forming method, electronic device manufacturing method and electronic device | |
US7160651B2 (en) | Manufacturable chromeless alternating phase shift mask structure with phase grating | |
US6187486B1 (en) | Method of multi-exposure for improving photolithography resolution | |
US7945869B2 (en) | Mask and method for patterning a semiconductor wafer | |
US6306558B1 (en) | Method of forming small contact holes using alternative phase shift masks and negative photoresist | |
US20020182549A1 (en) | Alternate exposure method for improving photolithography resolution | |
US20070015088A1 (en) | Method for lithographically printing tightly nested and isolated hole features using double exposure | |
JP3957504B2 (ja) | フォトマスク及び半導体装置の製造方法 | |
KR20030056499A (ko) | 미세 패턴 형성용 마스크 | |
JP2009003074A (ja) | 露光方法およびイメージセンサの製造方法 | |
US6296991B1 (en) | Bi-focus exposure process | |
US7669173B2 (en) | Semiconductor mask and method of making same | |
US6168904B1 (en) | Integrated circuit fabrication | |
Harriott | A new role for e-beam: Electron projection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20070131 |