CN1893052A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN1893052A
CN1893052A CNA2006101214094A CN200610121409A CN1893052A CN 1893052 A CN1893052 A CN 1893052A CN A2006101214094 A CNA2006101214094 A CN A2006101214094A CN 200610121409 A CN200610121409 A CN 200610121409A CN 1893052 A CN1893052 A CN 1893052A
Authority
CN
China
Prior art keywords
coil
semiconductor device
electrode
substrate
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101214094A
Other languages
English (en)
Other versions
CN100530620C (zh
Inventor
佐藤明弘
关口智
镰土清和
坪野谷诚
三田清志
锅田洋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanto Sanyo Semiconductors Co Ltd, Sanyo Electric Co Ltd filed Critical Kanto Sanyo Semiconductors Co Ltd
Publication of CN1893052A publication Critical patent/CN1893052A/zh
Application granted granted Critical
Publication of CN100530620C publication Critical patent/CN100530620C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

一种具有半导体芯片、电连接到半导体芯片的第一线圈、和电连接到第一线圈的第一电极的半导体装置，包括第二电极，第二电极可电连接到第一电极并且可在半导体装置外部电连接到第二线圈，其特征在于：通过电连接第二电极到第一电极和第二线圈，获得由第一线圈和第二线圈组成的电感。

Description

半导体装置
相关申请的交叉引用
本申请要求分别在2005年1月24日和2005年11月14日提交的日本专利申请No.2005-15818和2005-329185的优先权，在此通过参考引入上述日本专利申请。
技术领域
本发明涉及一种具有线圈的半导体装置。
背景技术
近来，广泛流行小尺寸电子设备，这些小尺寸电子设备为蜂窝电话、便携式音频设备、PDA、数字照相机等。要求这些电子设备变得更小、具有更多功能、具有更高性能等等。因此，如果制造电子设备，则要求封装工艺等能够达到更高的密度(例如，参见日本专利申请特开No.2002-93847)。
为了符合这种要求，近来，例如通过一个(1)封装(半导体装置)来构建AM/FM调谐器并且将该AM/FM调谐器提供成可安装在便携式电子设备上的商品。尽管存储了调谐器几平所有部件的封装通常作为一个(1)IC芯片(半导体芯片)存在，但是，例如仍然必须与该封装一起在电子设备的印刷布线基板上安装本机振荡器电路的电感(线圈)、变容二极管等作为外部部件。在此描述的封装中，IC芯片电连接到在树脂基板一侧上形成的导电路径，然后通过模注树脂(绝缘树脂)将其密封。相反，近来，为了将外部部件存储到一个(1)封装中，在该封装的基板的另一侧(即该封装的下侧)上形成用于线圈的图案，或者将电容器组结合到IC芯片中，代替具有相对大尺寸的变容二极管。通过并联连接多个具有按预定尺寸区分的电容的电容器来构建电容器组(capacitorbank)，并且通过使用软件顺序地转换这些电容器来改变频率。以该方式，通过使用最近称为“一个芯片”的封装，同样可容易地为便携式电子设备装备无线功能。
顺便提及，通常为了维持上述本机振荡器电路等的LC电路的良好频率特性，必须将线圈的感应系数特性设定为预定值，例如该预定值最大化LC电路的Q值，以在电子设备等的操作时维持该预定值，其中将封装安装到该电子设备。例如，在此描述的感应系数表示与IC芯片等一起在印刷布线基板上安装的封装中提供的线圈的感应系数。
然而，由于线圈周围的耦合电路元件等的互感，线圈的感应系数可偏移预定值，例如该预定值可通过该封装的制造商在发货时为单个封装设定。在操作电子设备等时，由于线圈周围的来自电路元件等的感应噪声干扰，该感应系数可能偏移发货时的预定值。
发明内容
考虑到这些问题，构思了本发明。因此本发明的目的在于提供一种半导体装置，在安装时可设定并维持感应系数为预定值。
为了实现以上目的，根据本发明的第一方面，提供了一种半导体装置，其包括：半导体芯片；第一线圈，其电连接到半导体芯片；第一电极，其电连接到第一线圈；和第二电极，其可电连接到第一电极，在半导体装置的外部上第二电极可电连接到第二线圈，其中第二电极电连接到第一电极和第二线圈，以获得由第一线圈和第二线圈组成的电感。
为了实现以上目的，根据本发明的第二方面，提供了一种半导体装置，其包括：基板；半导体芯片，其布置在基板一侧上；第一线圈，其按螺旋形状形成在基板另一侧上并电连接到半导体芯片；第一电极，其形成在基板另一侧上并电连接到第一线圈；和第二电极，其形成在基板的另一侧上并可电连接到第一电极，在半导体装置的外部上第二电极可电连接到第二线圈，其中第二电极电连接到第一电极和第二线圈，以获得由第一线圈和第二线圈组成的电感。
为了实现以上目的，根据本发明的第三方面，提供了一种半导体装置，其包括：基板；半导体芯片，其布置在基板一侧上；第一线圈，其按螺旋形状形成在面向半导体芯片的基板一侧表面上，第一线圈电连接到半导体芯片；第一电极，其形成在基板另一侧表面上并电连接到第一线圈；和第二电极，其形成在基板的另一侧表面上并可电连接到第一电极，在半导体装置的外部上第二电极可电连接到第二线圈，其中第二电极电连接到第一电极和第二线圈，以获得由第一线圈和第二线圈组成的电感。
因此，提供了可在安装时设定并维持感应系数为预定值的半导体装置。
除了以上之外的本发明的特征和目的将从本说明书和附图的描述中变得明显。
附图说明
当结合附图时，从以下的详述中本发明的以上和其它目的、方面、特征及优点将变得更加明显，其中：
图1A是实施方案的半导体装置的上侧平面图；
图1B是实施方案的半导体装置的侧视图；
图1C是从上侧看时实施方案的半导体装置的下侧透视图；
图2是电路图，其表示用于实施方案的半导体装置的谐振器等效电路的示例；
图3A是放大实施方案的半导体装置一部分的平面图；
图3B是放大实施方案的半导体装置一部分的截面图；
图3C是放大实施方案的半导体装置一部分的透视图；
图4A是实施方案的电路装置一部分的平面图；
图4B是实施方案的电路装置一部分的截面图；
图5是电路图，其表示用于该实施方案的电路装置中的谐振器的等效电路的示例；
图6是另一电路图，其表示用于该实施方案的电路装置中的谐振器的等效电路的示例；
图7A是放大安装到绝缘基板的、由轧制铜箔细成的线圈的横截面的截面图；
图7B是放大通过镀覆绝缘基板形成的线圈的横截面的截面图；
图8A是该实施方案的半导体装置上侧的另一平面图；
图8B是该实施方案的半导体装置的另一侧视图；
图8C是从上侧看时该实施方案的半导体装置下侧的另一透视图；
图9是该实施方案的基板上侧的平面图；
图10是该实施方案的半导体装置的另一侧视图；和
图11是表示该实施方案的FM无线接收器的结构示例的结构图。
具体实施方式
通过本说明书中的说明和附图的描述，至少以下的问题将变得更加清楚。
《半导体装置的结构》
结合图1A到1C描述实施方案的半导体装置1的结构示例。图1A是半导体装置1上侧的平面图；图1B是半导体装置1的侧视图；以及图1C是从上侧看时半导体装置1下侧的透视图。下文中，在该半导体装置1中，将后面描述的IC芯片侧称为“上侧”，并且在半导体装置1中，将后面描述的线圈侧称为“下侧”。如图1A和图1C中说明的，该实施方案的半导体装置1是具有例如近似正方形的上侧和下侧的封装。例如，近似正方形一侧的长度大约为5mm。例如，图1B中说明的封装的厚度(Z方向上的长度)大约为1mm。因此，该实施方案的半导体装置1形成了具有近似正方形的上侧和下侧的平板形。然而，半导体装置1不限于具有上述尺寸的近似正方形的平板形。
如图1A到1C所述，通过主要包括基板10、IC芯片(半导体芯片)20、线圈(第一线圈)30和虚拟图案(导电图案)40来构成半导体装置1。在基板10上，形成线圈电极(第一电极)127b、128b和调整端子(第二电极)L1、L2。如后所述，调整端子L1、L2的“调整”表示在用户侧上电路装置100(图4)中的半导体装置1的总感应系数调整。
关于基板10，主要材料是例如由玻璃纤维环氧树脂组成的绝缘基板11(图1B)，并且将预定的导电路径12a(图1B)连接到其上侧，该导电路径12a上涂覆有绝缘阻焊剂图案13a(图1B)。将预定的导电路径12b(图1B)连接到绝缘基板11下侧，该导电路径12b上涂覆有绝缘阻焊剂图案13b(图1B)。在绝缘基板11中钻出通孔(图3A到3C)，穿透上侧和下侧之间。
如图1A中所述，例如，连接到上侧的预定导电路径12a通过包括26个IC芯片图案和一个(1)线圈图案来构成。每一个IC芯片图案通过通孔开口电极(例如开口电极121a)、布线(例如布线122a)和内部电极(例如内部电极123a)构成。线圈图案通过用于线圈的通孔开口电极301a、302a和十字形布线303a构成。
如图1C中所述，连接到下侧的预定导电路径12b通过包括相应于上述26个IC芯片图案的图案和相应于用于上述用于线圈的通孔开口电极301a、302a的开口电极301b、302b构成。除了线圈电极127b、218b和调整端子L1、L2，每一个图案都通过开口电极(例如开口电极121b)、布线(例如布线122b)和外部端子(例如外部端子123b)构成。
另一方面，彼此相邻地布置线圈电极127b和调整端子L1。类似地，彼此相邻地布置线圈电极128b和调整端子L2。在该实施方案中，线圈电极127b、128b和调整端子L1、L2之间的关系相当于例如上述的IC芯片图案中的开口电极121b和外部端子123b的结构，没有为这些结构提供其间的布线122b并且这些结构是彼此分开的。通过该方式，当电绝缘时线圈电极127b、128b与调整端子L1、L2彼此相邻。与具有开口电极121b、124b的情况相同，由于线圈电极127b、128b在中心具有通孔的开口，所以作为导体的实质区域小，且因此线圈电极127b、128b不用作半导体装置1下侧上用于外部的输入/输出端子。相反，调整端子L1、L2是具有通过焊球等可电连接至外部的更大面积的导体。
在每一侧上相对地布置上侧上的开口电极121a和通孔下侧上的开口电极121b。类似地，开口电极127a和线圈电极127b是同一通孔的上侧和下侧的关系，并且开口电极128a和线圈电极128b是同一通孔的上侧和下侧的关系。
例如，IC芯片20(图1A和1B)是支撑芯片内部形成部分而不是该实施方案的半导体装置1的线圈。如图1A所述，例如IC芯片20包括在Y轴左侧和右侧的每一侧上的13个电极201、202。这26个电极201、202分别通过金属细线22电连接到26个内部电极123a。尽管本实施方案的IC芯片20具有例如近似长方形的平板形，该近似长方形的平板形具有小于近似正方形的上述基板10的尺寸，但是本发明不限于此。对于该实施方案的IC芯片20来说，对应确定的电极201、202的数量和内部电极、外部电极等的数量不限于以上所述的26个。
如图1C中所述，线圈30由两(2)个螺旋形的连接到绝缘基板10的平面线圈301、302组成，以作为上述下侧导电路径12b的一部分。线圈301和线圈302连接到十字形的布线303a，以使上述的开口电极301b、302b(图1C)和开口电极301a、302a(图1A)具有相同的电势。十字形布线303a通过布线125a、内部电极126a和金属细线22电连接到IC芯片20的电极202。另一方面，该十字形布线303a通过开口电极124a(图1A)和开口电极124b(图1C)连接到外部端子VCC(图1C)，以具有相同的电势。
在该实施方案中，一侧上的两(2)个线圈301、302的电极为开口电极301b、302，且另一侧上的电极为线圈电极127b、128b。
除了上述的24个外部端子、两(2)个调整端子和线圈电极127b、128b，基板10下侧的整个表面还涂覆有上述的阻焊剂图案13b。
例如虚拟图案40可由整体平面导体组成。然而，通过布置以预定的窄间隙间隔的多个导体来构成的虚拟图案40，实现后面所述的特殊效果。
如图1A中所述，在绝缘基板10的上侧上，与绝缘基板10下侧上的线圈301、302相对地形成该实施方案的虚拟图案40。具体地，该实施方案的虚拟图案40通过布置隔离的导体401来构成，例如，该隔离的导体401主要由铜(Cu)按照窄间隙(预定间隔)402间隔的近似正方形构成，以使其相对近似长方形的IC芯片20的一侧形成大约45度角。近似正方形和45度是一种示例。例如多个间隙402具有彼此正交的线性形状。由于虚拟图案40的轮廓对准组合两(2)个线圈301、302的近似长方形的轮廓，所以近似正方形的导体401的一部分在该轮廓附近具有近似三角形形状。由于虚拟图案40的导体401在该窄间隙的距离处围绕上述开口电极301a、302a和十字形布线303a，所以近似正方形的导体401的一部分具有近似三角形形状，例如在开口电极301a、302a和布线303a附近有近似三角形形状。将这些导体401连接到绝缘基板10的上侧并为其涂覆阻焊剂图案13a。通过绝缘胶(绝缘粘合剂)21将IC芯片20固定到阻焊剂图案13a。
顺便提及，由于虚拟图案40的导体401相对间隙402在图1B的z方向上形成凸形，所以涂覆其上的阻焊剂图案13a也形成类似的凸/凹形。当在后述的印刷布线基板500上安装半导体装置1时，该凸/凹形导致减少作用在半导体装置1上的应力。如图1A中所述，由于相对导体401形成凹形的间隙402具有从基板10的XY平面中心放射的形状，所以上述绝缘胶21可容易地应用，在应用时增强了空隙的易逝性(fugitivity of voids)，因此，改善了在虚拟图案40与IC芯片20之间的密封性和粘性。因此，当生产半导体装置1时，可容易地且无疑地安装IC芯片20。
在该实施方案中，在通过形成的虚拟图案40在基板10上安装IC芯片20之后，通过模注树脂(绝缘树脂)50密封基板10的上侧。
如图2的电路图中所述，例如，该实施方案的半导体装置1可以是调谐器装置，以使一部分IC芯片20和线圈301、302相当于本机振荡器电路中的谐振器。在图2中所述的等效电路2中，图1C中所述的线圈(导体)301、302与源自于该封装的每一个导体311a、312a串联地连接，比如导电路径12a、12b。每一条金属细线22等串联连接到这些导体311a、312a作为源自于线键合的导体。然而，在该实施方案中，例如这些导体对线圈301、302的贡献大约是25％。
如图2中所述，内部二极管210和电容器组220连接到每一个导体301、311a、22和导体302、312a、22。内部二极管210和电容器组220整体地形成到IC芯片20。该实施方案的电容器组220通过并联连接例如10个具有按照预定尺寸区分的电容的电容器来构成，并且通过使用软件顺序地转换这些电容器来改变频率。
该实施方案的半导体装置1不限于上述的调谐器装置。在该实施方案中，对于以螺旋形形成的线圈301、302来说，在包括上述的导体311a、312a、金属细线22等的等效电路2中的线圈可相应于第一线圈。
对于该实施方案的半导体装置1中的导电路径12a、12b与IC芯片20之间的电连接的示例来说，参考图3A到3C做出了更详细的描述。图3A是图1A的半导体装置1下部左边部分的放大平面图；图3B是图1B的半导体装置1左边部分的放大平面图；以及图3C是图1C的半导体装置1下部左边部分的放大透视图。
如图3A中所述，连接到绝缘基板11上侧的上述开口电极121a、布线122a和内部电极123a为一体的导体。当沿着从图3A的A到A′的曲线切割该导体并且从X方向观察该导体时，该横截面相应于图3B的A-A′的一部分。如图3B中所述，从该阻焊剂图案13a的间隙露出该内部电极123a，并且在阻焊剂图案13a的涂层下，布线122a和开口电极121a连接到其中涂覆有类似导体的通孔1201。
如图3C中所述，连接到绝缘基板11下侧的上述开口电极121b、布线122b和外部端子123b为一体的导体。当沿着从图3C的B到B′的曲线切割该导体并且从X方向观察该导体时，该横截面相应于图3C的B-B′的一部分。如图3B中所述，从该阻焊剂图案13b的间隙露出该外部端子123b，并且在阻焊剂图案13b的涂层下，布线122b和开口电极121b连接到上述通孔1201。
从以上的描述中，通过在基板10的每一个相对侧上具有开口1201a、1201b的通孔1201，电连接内部电极123a和外部端子123b。另一方面，如图3B中所述，通过金属细线22将内部电极123a电连接到IC芯片20的电极201。因此，外部端子123b用作半导体装置1中的IC芯片20的端子。
经由另一个通孔的导电路径12a、12b之间的连接示例与图3A到3C中所述的示例相同。在该实施方案中，与图1A中说明的开口电极124a、127a、128a、301a、302a相关的通孔对应于电连接线圈30和IC芯片20的通孔。通过阻焊剂密封该实施方案的每一个通孔的内部。
《电路装置》
——感应系数调整——
根据等效电路2(图2)，由于从外部到线圈301、302的输入仅作为经由外部端子VCC的输入存在，所以当将具有上述结构的半导体装置1结合到便携式电子装置等中并对其进行操作时，原则上，仅仅该外部端子VCC将是从例如印刷布线基板到线圈301、302的电连接目标。然而，如果该半导体装置1也通过其它外部端子(例如外部端子123b)电连接到印刷布线基板，则该感应系数可能偏离源自于该封装的仅仅包含导体311a、312a、金属细线22等(其为第一线圈，图2)的感应系数(即由半导体装置1厂商设定的感应系数)。因此，如后所述，在具有上述结构的半导体装置1中，通过并联地外部连接第二线圈801、802(见图5)与用户端的第一线圈，可调整该感应系数。
参考图4A和4B，对于将具有上述结构的半导体装置1与其它电路元件等一起安装到印刷布线基板以形成便携式电子设备等的一(1)个电路装置的情况，做出了描述。图4A是安装到印刷布线基板500的半导体装置1上侧的平面图，且图4B是安装到印刷布线基板500的半导体装置1的截面图。换言之，图4A是表示实施方案的电路装置100一部分的平面图，且图4B是表示该实施方案的电路装置100一部分的截面图。如图4B中所述，安装该半导体装置1以使其下侧面向印刷布线基板500。在印刷布线基板500上，取决于半导体装置1下侧上的外部端子(例如外部端子123b)的排列，预先形成预定的导电路径，并且这些外部端子通过焊球等电连接到预定导电路径。焊球等也用作在印刷布线基板500上支撑半导体装置1。
如图4A中所述，在印刷布线基板500上，预先连接预定导电路径524，该预定导电路径524应电连接到半导体装置1的外部端子VCC。尽管图4A和图4B的导电路径524相对地短，但是这是为了方便说明。实际上，由于电压等必须经由导电路径524和外部端子VCC从外部输入到半导体装置1，所以导电路径524必须延伸到印刷布线基板500上的另一电路元件等。如图4A中所述，导电路径527和导电路径528预先连接到印刷布线基板500上，它们应分别电连接到半导体装置1的调整端子L1和调整端子L2。
另一方面，在半导体装置1上，线圈电极127b和调整端子L1通过金属细线1271线键合。线圈电极128b和调整端子L2通过金属细线1281线键合。通过该方式，在电绝缘的线圈电极127b、128b与调整端子L1、L2之间分别形成电连接。
在印刷布线基板500上安装半导体装置1以使：外部端子124b通过焊球64电连接导电路径524；调整端子L1通过焊球67电连接到导电路径527；和调整端子L2通过焊球68电连接到导电路径528。图4B是表示电路装置100中从图4A的C到C′的横截面的截面图。如该图中所示，线圈电极128b通过金属细线1281电连接到调整端子L2并且该调整端子L2通过焊球68电连接到导电路径528。类似地，线圈电极127b通过金属细线1271、调整端子L1和焊球67电连接到导电路径527。外部端子VCC通过焊球64电连接到导电路径524。在印刷布线基板500上，为了形成后述的第二线圈801、802(见图5)的一部分，导电路径524和导电路径527通过线圈701电连接，且导电路径524和导电路径528通过线圈702电连接。
比较以上结构与图5中说明的等效电路，可以理解：第二线圈801对应于图4的一部分，从线圈端子127b经由金属细线1271、调整端子L1、焊球67、导电路径527、线圈701、导电路径524、焊球64和外部端子VCC到开口电极124b。类似地，第二线圈802对应于图4的一部分，从线圈端子128b经由金属细线1281、调整端子L2、焊球68、导电路径528、线圈702、导电路径524、焊球64和外部端子VCC到开口电极124b。
根据这种结构，通过调整例如半导体装置1用户端上的线圈701、702自身的感应系数，即长度、直径、线圈匝数、材料等，可调整每一个第二线圈801、802的感应系数。通过该方式，可在用户端上的电路装置100中调整半导体装置1的总感应系数。
如果上述半导体装置1是调谐器装置，该调谐器装置具有相当于本机振荡器电路中的谐振器的一部分IC芯片20和线圈301、302，则例如可通过厂商设定单个半导体装置1的感应系数为预定值，以使Q值取最大值。如果由用户在电子设备等上安装该半导体装置1，那么由于耦合周围的电路元件等的互感，该半导体装置1的感应系数可偏离在发货时由厂商设定的预定值。由于在操作电子设备等时来自周围电路元件等的感应噪声的干扰，该感应系数可偏离发货时的预定值。与此相反，根据该实施方案的半导体装置1，通过在安装时或操作时准确测量感应系数和通过调整上述线圈701、702自身的感应系数，可容易地消除该偏移。因此，提供了可在安装时设定并维持该感应系数为预定值的半导体装置1。
如果当将上述半导体装置1安装到印刷布线基板500上时，感应系数不会偏移预定值，则图4A和4B中说明的用于感应系数调整的连接不是必须的。在该情况下，与预先构图以电连接线圈电极127b、128b和调整端子L1、L2的情形相比，在半导体装置1下侧上露出的线圈电极217b、218b具有更小的露出面积作为电路的开口端。因此，实际甚至在操作时感应噪声等几乎都不影响该实施方案的半导体装置1。
顺便提及，在上述的感应系数调整中，尽管两(2)个第二线圈801、802分别用于两(2)个线圈301、302，但是，本发明不限于此。
如图6A的电路图中所述，例如，可形成等效电路2b以仅仅调整一(1)个线圈301。在这种情况下，至少不执行通过图4的金属细线1281进行的线键合。如图6B的电路图中所述，通过增加电容器(电容)803到该等效电路2a(图5)，可形成等效电路2c。
——感应系数特性的稳定性——
在该实施方案中，导体比如导电路径在面对半导体装置1的线圈30的印刷布线基板500表面上不存在。另一方面，在该实施方案中，在IC芯片20与线圈30之间有虚拟图案40。由于通过该虚拟图案40阻挡了操作IC芯片20时的感应噪声等，所以可以使得线圈30的感应系数特性稳定。例如，感应系数特性稳定表示线圈30的感应系数维持在预定值或线圈30的感应系数维持在预定范围内。因此，对于单个半导体装置1来说，如果在半导体装置的制造中，IC芯片20相对基板10的安装位置等产生了误差，则IC芯片20的操作更小地影响线圈30的感应系数特性和其稳定性。由于在接近线圈30的印刷布线基板500上不存在导体，所以可主要通过虚拟图案40形成耦合线圈30的互感。因此，如果厂家预先设计虚拟图案40以使单个半导体装置1的线圈30具有预定的感应系数特性，那么只要半导体装置1的用户在印刷布线基板500的不存在导体的区域上执行安装，就维持了线圈30的预定感应系数特性。
——轧制导电箔——
在该实施方案的半导体装置1中连接到绝缘基板11的线圈301、302由轧制导电箔制成。例如轧制导电箔的主要材料是铜(Cu)，并且通过重复轧制和退火处理已被浇铸成铸块形式的电解铜，将轧制导电箔形成为箔形式。将该轧制铜箔固定到绝缘基板11的下侧，并且适当地形成线圈301、302的螺旋图案。不仅线圈301、302，而且整个导电路径12a、12b都可由该轧制铜箔制成。
如图7A的截面图中所述，在由轧制铜箔制成的线圈301中，晶体在沿着将被层压的绝缘基板11下侧表面的方向上伸展。另一方面，如图7B的截面图中所述，如果在该线圈301′中执行镀覆，那么这些晶体垂直于绝缘基板11下侧表面排列。图7A是连接到绝缘基板11下侧表面的该实施方案的线圈301(由轧制铜箔制成)的横截面的放大截面图，且图7B是通过镀覆到绝缘基板11下侧表面形成的线圈301′的横截面的放大截面图。
对于由图7A中说明的轧制铜箔制成的线圈301来说，晶粒界面面积小于通过图7B中说明的镀覆形成的线圈301′的晶粒界面面积，因此，在该实施方案中，抑制了经由晶粒界面来自外部的杂质的扩散和渗透现象。因此，与通过镀覆形成的线圈相比，由于维持了该实施方案的线圈301的更好纯度并且可将电阻控制在更小的水平，因此半导体装置1的感应系数容易维持在预定值。
如图7A中所述，如果由于线圈301与绝缘基板11的热膨胀系数之间的差异产生了应力，并且如果线圈301和绝缘基板11因此弯曲，则在由轧制铜箔制成的线圈301中，这些晶体的设置使得难以发生破裂。在由轧制铜箔制成的线圈301中，当将半导体装置1安装到印刷布线基板500上时，由于作用在绝缘基板11上的张应力和弯曲应力，同样难以发生破裂。另一方面，如图7b中所述，在通过镀覆形成的线圈301′中，在晶体之间容易产生裂缝S。因此，与通过镀覆形成的线圈相比，由于该实施方案的线圈301具有更高强度并且电阻可控制到更小的水平，因此，半导体装置1的感应系数容易维持在预定值。
从以上的描述中，在该实施方案的半导体装置1中，在安装时可设定感应系数为预定值，并且在操作时维持该感应系数特性的稳定性。通过该方式，从该半导体装置1获得了更好的频率特性比如Q值，因此，从装备有半导体装置1的电子设备获得了更好的性能。
该实施方案的半导体装置1具有IC芯片20、电连接到IC芯片20的第一线圈301、302、311a、312a、22和电连接到第一线圈301、302、311a、312a、22的线圈电极127b、128b，包括可电连接到线圈电极127b、128b并且可在半导体装置1外部上电连接到第二线圈801、802的调整端子L1、L2，并且其特征在于通过将调整端子L1、L2电连接到线圈电极127b、128b和第二线圈801、802，来获得由第一线圈301、302、311a、312a、22和第二线圈801、802组成的电感。根据半导体装置1，通过在安装时或者操作时正确测量感应系数并通过调整例如线圈701、702自身的感应系数，线圈701、702是第二线圈801、802的一部分，例如可容易地消除对设置成单个装置的电感的偏离。因此，提供了可在安装时设定并维持感应系数为预定值的半导体装置1。
该实施方案的半导体装置1包括：基板10；在基板上侧上提供的IC芯片20，在基板10下侧上以螺旋形形成的且电连接到IC芯片20的线圈301、302；线圈电极127b、128b，其在基板10下侧上形成且电连接到线圈301、302；和调整端子L1、L2，其形成在基板10下侧上，可电连接到线圈电极127b、128b并且可在半导体装置1外部电连接到第二线圈801、802，其特征在于：通过将调整端子L1、L2电连接到线圈电极127b、128b和第二线圈801、802，来获得由线圈301、302和第二线圈801、802组成的电感。根据半导体装置1，当安装时该感应系数可设定并维持在预定值。
优选地，上述半导体装置1还包括虚拟图案40，其形成在基板10上侧上的面对IC芯片20的表面上，以用于稳定线圈301、302的感应系数特性。对于单个半导体装置1来说，如果在半导体装置的制造中，IC芯片20相对基板10的安装位置等产生了误差，则IC芯片20的操作更小地影响线圈30的感应系数特性和其稳定性。如果厂家预先设计虚拟图案40以使单个半导体装置1的线圈30具有预定的感应系数特性，那么只要半导体装置1的用户在印刷布线基板500的不存在导体的区域上执行安装，就维持了线圈30的预定感应系数特性。
在上述的半导体装置1中，优选地，通过绝缘胶21将IC芯片20固定到虚拟图案40。通过该方式，由于IC芯片20可固定在虚拟图案40的附近，所以可有效地阻挡操作IC芯片20时的感应噪声等。
在上述的半导体装置1中，优选地，通过以预定间隙402间隔的预定形状布置多个隔离的导体401，构成虚拟图案40。通过该方式，当将半导体装置1安装到例如印刷布线基板500上时，这导致作用在半导体装置1上的应力减少并且提高了感应系数特性的稳定性。
在上述的半导体装置1中，优选地，通过按照近似长方形布置多个分离的导体401来构成虚拟图案40，以便近似线性地以布置多个预定间隙402使之交叉。通过该方式，由于预定间隙402可形成例如相对导体401的凹形，所以可容易地应用绝缘胶21。
在上述的半导体装置1中，优选地，IC芯片20为长方形并且相对IC芯片20外边缘具有预定角、近似线性地布置多个预定间隙402使之交叉。通过该方式，由于预定间隙402可具有从基板10中心的放射状，所以在应用绝缘胶21时增强了空隙的易逝性。
优选地，上述的半导体装置1还包括：通孔，其穿透在基板10的上测和下侧之间并且电连接IC芯片20和线圈的电极124b、127b、128b、301b、302b；以及模注树脂50，其密封基板10的上侧。在该半导体装置1中，可在安装时设定并维持感应系数为预定值。
在上述的半导体装置1中，线圈301、302是固定到基板10下侧的轧制导电箔。由于由轧制导电箔制成的线圈301、302的晶粒界面面积小于通过镀覆形成的情形中的晶粒界面面积，所以抑制了从外部经由晶粒界面的杂质的扩散和渗透现象。因此，维持了该实施方案的线圈301、302的较好纯度并且可将电阻控制在更小的水平。如果由于线圈301、302与绝缘基板11的热膨胀系数之间的差异产生了应力，并且如果由轧制铜箔制成的线圈301、302中发生弯曲，则这些晶体的布置使得与通过镀覆形成的情形相比难以发生破裂。在由轧制铜箔制成的线圈301中，当将半导体装置1安装到印刷布线基板500上时，由于作用在绝缘基板11上的张应力和弯曲应力，同样难以发生磁裂。因此，线圈301、302具有更高强度并且电阻可控制到更小的水平。因此，半导体装置1的感应系数容易维持在预定值。
线圈在基板上侧存在且导电图案在下侧存在的情形
在上述实施方案的半导体装置1中，尽管在上侧形成导电图案(虚拟图案40)并且在基板10下侧形成线圈(线圈30)，该上侧是基板(基板10)的IC芯片侧，但是可颠倒在基板上侧和下侧上的导电图案和线圈之间的这种相对定位关系。
如图8A到8C中所述，在半导体装置1″中，在基板10″上侧上形成线圈30″，并且在基板10″下侧上形成虚拟图案40″。图8A是半导体装置1″上侧的平面图；图8B是半导体装置1″的侧视图；图8C是从上侧看时半导体装置1″下侧的透视图。下文中，在该半导体装置1″中，IC芯片侧(+Z侧)称为“上侧”，并且在该半导体装置1″中，与IC芯片侧相反的一侧称为“下侧”。
在该实施方案中的半导体装置1″是一种封装，除了上述的相对定位关系外，该封装具有近似相当于图1A到1C说明的半导体装置1的外观结构。通过主要包括基板10″、IC芯片(半导体芯片)20″、线圈30″和虚拟图案(导电图案)40、线圈电极(第一电极)127″、128b″和调整端子(第二电极)L1、L2，来构成半导体装置1″。该半导体装置1″不限于这种结构并且可不包括虚拟图案40。
如图8B中所述，关于基板10″，主要材料是例如由玻璃纤维环氧树脂组成的绝缘基板11″，并且将预定的导电路径12a″连接到其上侧，该导电路径12a″上涂覆有绝缘阻焊剂图案13a″。将预定的导电路径12b″连接到绝缘基板11″下侧，该导电路径12b″上涂覆有绝缘阻焊剂图案13b″。在绝缘基板11″中钻出通孔，穿透上侧和下侧之间。
如图8A中所述，例如，连接到上侧的预定导电路径12a″通过包括26个IC芯片图案和后述的用于桥线路径303b″(图8C)的通孔开口电极301a″、302a″、304a″来构成。每一个IC芯片图案通过开口电极(例如开口电极121a″、124a″)、布线(例如布线122a″、125a″)和内部电极(例如内部电极123a″、126a″)构成。特别地，每一个连接到线圈301″、302″的IC芯片图案分别在连接线圈301″、302″和内部电极的布线上具有开口电极127a″、128a″。开口电极127a″、128a″通过通孔连接到下侧上的后述调整端子L1、L2(图8C)。在图8A的说明中，通过通孔连接到外部端子VCC(图8C)的IC芯片图案也包括在上侧上沿着Y轴方向延伸到开口电极304a″的线路305a″。
如图8C中所述，连接到下侧的预定导电路径12b″通过包括相应于上述26个IC芯片图案的图案和桥线路径303b″来构成。每一个IC芯片图案通过开口电极(例如开口电极121b″、124b″)、布线(例如布线122b″、125b″)和外部端子(电极，例如外部端子123b″、126b″)构成。在每一侧上相对地布置在上侧上的上述通孔开口电极121a″和在下侧上的开口电极121b″。
桥线路径303b″用于连接两(2)个线圈301″、302″。通过连接位于沿X轴方向中心的开口电极304b″和开口电极304a″(图8A)的通孔、线路305a″(图8A)和上述的IC芯片图案(图8A)中的通孔，桥线路径303b″连接到外部端子VCC以具有相同电势。通过上述IC芯片图案和金属细线22″(图8A)，桥线路径303b″电连接到IC芯片20″的电极(例如电极201″、202″)。
IC芯片20″(图8A和8B)是支撑芯片，其与图1A到1C中说明的IC芯片20相同。
如图8A中所述，线圈30″由连接到绝缘基板10″的两(2)个螺旋形的平面线圈301″、302″组成，以作为上述上侧导电路径12a″的一部分。如图8B中所述，该实施方案的线圈301″和302″连接到绝缘基板10″的上侧并且涂覆有阻焊剂图案13a″。IC芯片20″通过绝缘胶(绝缘粘合剂)21″固定到阻焊剂图案13a″。根据图8A的说明，两(2)个线圈301″、302″以相同的形状形成，其在基板10″表面上从中心向外侧逆时针旋转地盘绕。
如图8C中所述，虚拟图案40″与绝缘基板10″上侧上的线圈301″、302″相对地形成在绝缘基板10″下侧上。具体地，本实施方案的虚拟图案40″由单个导体构成，例如，该单个导体主要由围绕在其中心部分的上述桥线路径303b″的近似长方形铜(Cu)构成。通过该方式，由于导体在桥线路径303b″的周围存在，所以桥线路径303b″用作所谓的共面线路径。因此，如果从桥线路径303b″产生电磁场，则虚拟图案40″吸收该电磁场。
该实施方案的虚拟图案40″的轮廓对准组合两(2)个线圈301″、302″的近似长方形的轮廓。换言之，该虚拟图案40″在相同位置或者在将两(2)个线圈301″、302″考虑成总线圈30″的情形下超出外缘的位置具有外边缘。通过该方式，如果当操作线圈30″时从线圈30″产生电磁场到下侧(-Z侧)，那么虚拟图案40″吸收该电磁场。
虚拟图案40″连接到多个后述的接地端子15″以处于相同电势。
如图8C所述，例如当沿着上述的26个外部端子安装在印刷布线基板500(图4B)上以作为上述下侧导电路径12b″的一部分时，多个接地端子(电极)15″连接到用于接地的绝缘基板10″。然而，接地端子15″不限于用于接地，并且其可以是用于维持虚拟图案40″为相同电压的任何电极。例如，相同电压的电压值由印刷布线基板500的预定位置上的电压确定。以该方式，通过维持虚拟图案40″的与线圈30″耦合的互感为同一电压使其电势稳定，该线圈30″的感应系数特性更加稳定。例如，线圈30″的感应系数特性稳定表示线圈30″的感应系数维持在预定值或者线圈30″的感应系数维持在预定范围内。
如图8C中所述，线圈电极127b″、128b″对应于上侧开口电极127a″、128a″，作为上述的下侧导电路径12b″的一部分。线圈电极127b″、128b″分别通过通孔连接到上侧开口电极127a″、128a″。
如图8C所述，分别形成调整端子L1、L2，以与线圈电极127b″、128b″成为一对，作为上述的下侧导电路径12b″的一部分。调整端子L1、L2的“调整”表示在上述用户侧上电路装置100(例如图4的电路装置100)中的半导体装置1″的总感应系数。尽管当彼此间隔且绝缘时，线圈电极127b″、128b″和调整端子L1、L2位于附近，但是本发明不限于此，例如，线圈电极127b″、128b″和调整端子L1、L2可不位于附近。实际上，如上所述，只要在用户侧通过线键合等来实现电连接，线圈电极127b″、128b″和调整端子L1、L2就可具有长于或短于图8C的说明的相互间隔距离，并且在其间的间隔中可存在另一导电路径等。
在该实施方案中，除了上述的多个外部端子、线圈电极127b″、128b″和调整端子L1、L2，基板10″下侧的整个表面都涂覆有上述的阻焊剂图案13b″。
在该实施方案中，在IC芯片20″安装到形成有线圈30″的基板10″上之后，通过模注树脂(绝缘树脂)50″密封基板10″的上侧。
在该实施方案的半导体装置1中，由于从外部到线圈301″、302″的输入仅作为经由外部端子VCC的输入存在，所以当将半导体装置1″结合到便携式电子装置等中并对其进行操作时，原则上，仅仅该外部端子VCC将是从例如印刷布线基板到线圈301″、302″的电连接目标。然而，如果该半导体装置1″也通过其它外部端子(例如外部端子123b″)电连接到印刷布线基板，则该感应系数可能偏离源自于该封装的仅包含导体(例如图2的导体311a、312a)、金属细线22″等(其为第一线圈)的感应系数(即由半导体装置1″厂商设定的感应系数)。因此，在图1A到1C所说明的半导体装置的情形中，在半导体装置1″中，通过并联地外部连接第二线圈(例如图5的第二801、802)与用户端的第一线圈，可调整该感应系数。具体地，在图1A到1C所说明的半导体装置的情形中，例如，线圈电极127b″和调整端子L1通过金属细线(例如，图4A和4B的金属细线1271)线键合，并且线圈电极128b″和调整端子L2通过金属细线(例如，图4A和4B的金属细线1281)线键合。通过分别电连接线圈电极127b″、128b″和调整端子L1、L2，可在用户侧上的电子设备中调整半导体装置1″的总感应系数。
在图1A到1C中说明的半导体装置1的情形中，该实施方案的半导体装置1″可以是调谐器装置，调谐器装置具有相当于本机振荡器电路中的谐振器的一部分IC芯片20″和线圈301″、302″。在该情形下，例如通过厂商设定单个半导体装置1″的感应系数为预定值以使Q值取最大值。如果用户将该半导体装置1″安装到电子设备等上，那么由于耦合周围电路元件等的互感，所以半导体装置1″的感应系数可偏移发货时厂商设定的预定值。由于在电子设备等的操作时来自周围的电路元件等的感应噪声干扰，所以该感应系数可能偏移发货时的预定值。
对于这种“偏移”，根据该实施方案的半导体装置1″，通过在安装时或者操作时正确测量感应系数并通过调整第二线圈801、802(图5)的感应系数，可容易地消除该偏移。因此，提供了可在安装时设定并维持感应系数为预定值的半导体装置1″。
根据该半导体装置1″，如果从线圈30″、桥线路径303b″等产生电磁场，那么虚拟图案40″吸收该电磁场，因此，可抑制对装备有半导体装置1″的电子设备等的电磁干扰。因此，从电子设备等获得更好的性能。
——两个线对称线圈——
在上述实施方案的半导体装置1″(图8A)中，尽管两(2)个线圈301″、302″以相同的形状形成，其在基板10″表面上从中心向外侧逆时针旋转地盘绕，但是本发明不限于此。
例如，如图9中所示，半导体装置81的两(2)个线圈8301、8302可沿着Y轴相对于边界形成为线对称形。该图是基板810上侧的平面图。在该图的说明中，相对于将面向IC芯片(例如图8A的IC芯片20″)的基板810上侧表面一分为二的边界，例如穿过X轴方向上中点且平行于Y轴的边界，两(2)个线圈8301、8302的形状彼此为镜像关系。对应于上述线路305a″(图8a)的线路8305a位于该边界上。
如上所述，分别通过两(2)个IC芯片图案8121、8122和两(2)条金属细线(例如图8B的金属细线22″)，两(2)个线圈(第三线圈和第四线圈)8301、8302连接到IC芯片。因此，当两(2)个线圈8301、8302相对于上述边界为线对称时，如果分别形成两(2)个IC芯片图案8121、8122和两(2)条金属细线以具有相同结构，那么可使包括布线的两(2)个线圈8301、8302的感应系数值相等。以该方式，由于容易设计半导体装置81的封装且简化了包括布线的线圈830的结构，所以因此减少了半导体装置81的生产成本。
——辅助导电图案——
在上述实施方案的半导体装置1″(图8B)中，尽管仅仅在基板10″下侧上形成虚拟图案40″，但是本发明不限于此。在上述实施方案的半导体装置1″中，通过绝缘基板10″上侧上的阻焊剂图案13a″和绝缘胶21″提供IC芯片20″，两个线圈301″、302″连接到该绝缘基板10″。例如，具有与虚拟图案40″近似相同形状的辅助导电图案可存在于阻焊剂图案13a″和绝缘胶21″之间。
如图10中所述，对于半导体装置91的基板910来说，主要材料是例如由玻璃纤维环氧树脂组成的绝缘基板911，并且：(1)将预定的导电路径912a(包括线圈9301、9302)连接到其上侧；(2)将绝缘阻焊剂图案913a涂覆到其上侧上；(3)将虚拟图案(辅助导电图案)941连接到其上侧上，该虚拟图案具有近似长方形形状并且其由单个导体构成；(4)将绝缘阻焊剂图案914a涂覆到其上侧上。在绝缘基板911下侧上：(5)将预定导电图案912b和虚拟图案(导电图案)942连接到绝缘基板911下侧；和(6)将绝缘阻焊剂图案913b涂覆在其上。图10是半导体装置91的侧视图。
在半导体装置91中，除了在基板910下侧上提供的虚拟图案942，在IC芯片920和阻焊剂图案(可将其考虑为绝缘粘合剂)913a之间还存在另一虚拟图案941。
由于通过虚拟图案941阻挡了操作IC芯片920时的感应噪声等，所以可以使得线圈930(线圈9301、9302)的感应系数特性隐定。因此，对于单个半导体装置91来说，例如，在厂商方面，如果IC芯片920相对半导体装置91的基板910的安装位置等产生了误差，则IC芯片920的操作更小地影响线圈930的感应系数特性和其稳定性。
——轧制导电箔——
在图1中说明的半导体装置1的情形中，在该实施方案的半导体装置1″、81、91中连接到绝缘基板11″、911上侧的线圈30″、830、930由轧制导电箔制成。该轧制铜箔连接到绝缘基板11″、911下侧，并且正确形成线圈30″、830、930的螺旋图案。不仅线圈30″、830、930，而且整个导电路径12a″、12b″、912a、912b都可由该轧制铜箔制成。
如上所述，例如，与通过镀覆形成的线圈相比，由于维持了该实施方案的线圈30″、830、930的较好纯度并且可将电阻控制在更小的水平，因此，半导体装置1″、81、91的感应系数容易维持在预定值。如上所述，例如，与通过电镀形成的线圈相比，由于该实施方案的线圈30″、830、930具有更高强度并且可将电阻控制在更小的水平，因此，半导体装置1″、81、91的感应系数容易维持在预定值。
——无线接收器——
例如，将上述半导体装置1、1″、81、91作为调谐器装置与其它半导体装置一起安装在印刷布线基板500(图4B)上，以构成便携式FM无线接收器700(图11)。图11是表示FM无线接收器700的结构示例的框图。
如图11中所述，该实施方案的FM无线接收器700通过包括天线701、RF放大器702、混频器703、本机振荡器704、第一中频放大器705、第一中频滤波器706、第二中频滤波器707、选择器708、第二中频放大器709、FM检波器710和输出端子711构成。
由天线701接收的广播站信号通过RF放大器702放大并通过混频器703与来自本机振荡器704的本机振荡器信号混频以转换为中频信号。中频信号通过第一中频放大器705放大并且通过第一中频滤波器706或第二中频滤波器707和选择器708限带。限带的中频信号通过第二中频放大器709放大或限振幅，并且通过FM检波器710进行FM调制以输出到外部端子711。
在作为该实施方案的调谐器装置的半导体装置1、1″、81、91中，例如，通过焊球68，其下侧上的外部端子(例如VCC)电连接到印刷布线基板500(图4B)上的导电路径527、528，以构成上述本机振荡器704。如上所述，由于从调谐器装置获得更好的频率特性比如Q值，所以从该实施方案的FM无线接收器700获得了更好的性能。
包括该实施方案的半导体装置1、1″、81、91的电路装置不限于FM无线接收器700。例如，该电路装置可以是便携式接收器，即蜂窝电话等，在该便携式接收器中线圈30、30″、830、930用作天线以接收例如无线电信号。
——在安装时设置和维持感应系数的可能性——
该实施方案的半导体装置1″包括：基板10″；在基板10″上侧上提供的IC芯片20″；螺旋状线圈30″，其形成在基板10″上侧的面向IC芯片20″的表面上并电连接到IC芯片20″；线圈电极127b″、128b″，其在基板10″下侧上形成且电连接到线圈30″；和调整端子L1、L2，其形成在基板10″下侧表面上，可电连接到线圈电极127b″、128b″并且其可在半导体装置1″外部电连接到第二线圈801、802，其特征在于：通过将调整端子L1、L2电连接到线圈电极127b″、128b″和第二线圈801、802，来获得由线圈30″和第二线圈801、802组成的电感。根据半导体装置1″，例如，通过在安装时或者操作时正确测量感应系数并通过调整第二线圈801、802的感应系数，可容易地消除对设定成单个装置的电感的偏移。因此，提供了可在安装时设定并维持感应系数为预定值的半导体装置1″。
优选地，上述半导体装置1″还包括虚拟图案40″，其形成在基板10″下侧上的与线圈30″相对的表面上，以用于稳定线圈30″的感应系数特性。根据半导体装置1″，如果从线圈30″产生了电磁场，那么虚拟图案40″吸收该电磁场，因此，在安装了半导体装置1″的电子设备等中可抑制该电磁干扰。
在上述的半导体装置1″中，优选地，通过阻焊剂图案13a″将IC芯片20″固定到基板10″。通过该方式，由于IC芯片20″与导电路径12a″电绝缘，该导电路径12a″是阻焊剂图案13a″的基础，所以稳定了线圈30″和IC芯片20″的操作。
在上述的半导体装置1″中，优选地，半导体装置1″还包括形成在基板10″下侧表面上的多个接地端子15″，以用于维持虚拟图案40″为相同电压。通过以该方式维持与线圈30″耦合的互感中的虚拟图案40″的电势，该线圈30″的感应系数特性更加稳定。例如，该相同电压的电压值取决于印刷布线基板500(图4B)的预定位置上的电压。
在上述的半导体装置1″中，优选地，多个接地端子15″接地。例如，如果上述的预定位置接地，那么半导体装置1″的安装操作例如在用户侧将更加容易。
在上述的半导体装置81中，线圈830可由线圈8301和线圈8302组成，并且线圈8301和线圈8302可具有相对于边界的线对称形状，该边界将面向IC芯片(例如IC芯片20″)的基板810上侧表面一分为二。例如，通过两(2)个IC芯片图案8121、8122和两(2)条金属细线(例如金属细线22″)，两(2)个线圈8301、8302分别连接到IC芯片(例如IC芯片20″)。因此，当两(2)个线圈8301、8302相对于上述边界为线对称时，如果分别形成两(2)个IC芯片图案8121、8122和两(2)条金属细线以具有相同结构，那么可使包括布线的两(2)个线圈8301、8302的感应系数值相等。以该方式，由于容易设计半导体装置81的封装且简化了包括布线的线圈830的结构，所以因此减少了半导体装置81的生产成本。
半导体装置91还可包括虚拟图案941，其存在于基板910上侧上的IC芯片920和阻焊剂图案913a之间，用于稳定线圈930的感应系数特性。由于通过该虚拟图案941阻挡了操作IC芯片920时的感应噪声等，所以可以使得线圈930的感应系数特性稳定。
优选地，上述的半导体装置1″、81、91还包括：通孔，其穿透基板10″、810、910的上侧和下侧之间并且电连接线圈30″、830、930和线圈的电极127b″、128b″；以及模注树脂50″、950″，其密封基板10″、810、910的上侧。在这种所谓的封装中，在其上侧上分别通过电连接线圈电极127b″、128b″和调整端子L1、L2，可在安装时设定并维持该感应系数为预定值。
在上述的半导体装置1″、81、91中，优选地，线圈30″是固定到基板10″、810、910的上侧表面的轧制导电箔。通过该方式，例如，与通过镀覆形成的线圈相比，由于维持了线圈30″、830、930的更高纯度并且可将电阻控制在更小的水平，因此，半导体装置1″、81、91的感应系数容易维持在预定值。例如，与通过镀覆形成的线圈相比，由于该实施方案的线圈30″、830、930具有更高强度并且可将电阻控制在更小的水平，因此，半导体装置1″、81、91的感应系数容易维持在预定值。
——其它实施方案——
本发明的以上实施方案是为了方便理解本发明，而不限制其说明。不脱离其精神范围本发明可做出各种变化和改变并且本发明包含其等价物。
尽管在以上实施方案中该半导体装置1具有基板10(图1)，但本发明不意指限于此。例如，半导体装置1可不具有基板10，且导电路径12a、12b可直接埋在模注树脂50中。在该情形下，在模注树脂50一侧的同一表面上一起提供导电路径12a和导电路径12b。因此，在模注树脂50的一侧上，彼此并排地密封分别电连接到导电路径12a、12b的IC芯片20和线圈301、302。
尽管在以上实施方案中线圈电极127b、128b和调整端子L1、L2相邻且彼此间隔彼此绝缘，但本发明不意指限于此，例如，线圈电极127b、128b和调整端子L1、L2可以不在附近。实际上，只要在用户侧通过线键合等来实现电连接，线圈电极127b、128b和调整端子L1、L2就可具有长于或短于上述实施方案情形的相互间隔距离，并且在其间的间隔中可存在另一导电路径等。
尽管在以上实施方案中将线圈701、702(图4)用作第二线圈801、802(图5)的一部分，但本发明不意指限于此。例如线圈图案可在印刷布线基板500上预先形成。

Claims (18)

1、一种半导体装置，包括；
半导体芯片；
第一线圈，其电连接到半导体芯片；
第一电极，其电连接到第一线圈；和
第二电极，其可电连接到第一电极，该第二电极可在该半导体装置的外部电连接到第二线圈，
其中第二电极电连接到第一电极和第二线圈，以获得由第一线圈和第二线圈组成的电感。
2、一种半导体装置，包括：
基板；
半导体芯片，其布置在基板一侧上；
第一线圈，其按螺旋形状形成在基板另一侧上并电连接到半导体芯片；
第一电极，其形成在基板另一侧上并电连接到第一线圈；和
第二电极，其形成在基板的另一侧上并可电连接到第一电极，该第二电极可在该半导体装置的外部电连接到第二线圈，
其中第二电极电连接到第一电极和第二线圈，以获得由第一线圈和第二线圈组成的电感。
3、如权利要求2的半导体装置，还包括：
导电图案，其形成在面向基板所述一侧上的半导体芯片的表面上，用于稳定第一线圈的感应系数特性。
4、如权利要求3的半导体装置，其中半导体芯片通过绝缘粘合剂紧固在导电图案上。
5、如权利要求3的半导体装置，其中导电图案包括以预定间隙彼此间隔开的预定形状的多个隔离的导电图案。
6、如权利要求5的半导体装置，其中导电图案包括基本长方形布置的多个隔离的导电图案，以使所述预定间隙基本线性地延伸并且彼此相交成角。
7、如权利要求6的半导体装置，其中半导体芯片为长方形，以及
其中所述基本线性地相交的多个预定间隙被布置成相对于半导体芯片外边缘定义预定角。
8、如权利要求2的半导体装置，还包括：
通孔，其在基板的一侧和另一侧之间延伸并且电连接半导体芯片和第一电极；和
绝缘树脂，其覆盖基板的所述一侧。
9、如权利要求2的半导体装置，其中第一线圈是紧固到基板另一侧的轧制导电箔。
10、一种半导体装置，包括：
基板；
半导体芯片，其布置在基板一侧上；
第一线圈，其按螺旋形状形成在面向半导体芯片的基板一侧表面上，第一线圈电连接到半导体芯片；
第一电极，其形成在基板另一侧表面上并电连接到第一线圈；和
第二电极，其形成在基板的另一侧表面上并可电连接到第一电极，该第二电极可在该半导体装置的外部电连接到第二线圈，
其中第二电极电连接到第一电极和第二线圈，以获得由第一线圈和第二线圈组成的电感。
11、如权利要求10的半导体装置，还包括：
导电图案，其形成在与第一线圈相对的基板另一侧的表面上，用于稳定第一线圈的感应系数特性。
12、如权利要求10的半导体装置，其中半导体芯片通过绝缘粘合剂紧固在基板上。
13、如权利要求11的半导体装置，还包括：
多个电极，其形成在基板另一侧的表面上，用于维持导电图案为相同电压。
14、如权利要求13的半导体装置，其中多个电极接地。
15、如权利要求10的半导体装置，
其中第一线圈由第三线圈和第四线圈组成，和
其中相对于将面向半导体芯片的基板表面一分为二的边界，第三线圈和第四线圈具有线对称形状。
16、如权利要求11的半导体装置，还包括：
辅助导电图案，其***在基板一侧上的半导体芯片与绝缘粘合剂之间，用于稳定第一线圈的感应系数特性。
17、如权利要求11的半导体装置，还包括：
通孔，其在基板的一侧和另一侧之间延伸并且电连接第一线圈和第一电极；和
绝缘树脂，其覆盖基板的所述一侧。
18、如权利要求11的半导体装置，其中第一线圈是紧固到基板的所述一侧表面的轧制导电箔。
CNB2006101214094A 2005-01-24 2006-01-24 半导体装置 Expired - Fee Related CN100530620C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005015818 2005-01-24
JP200515818 2005-01-24
JP2005329185 2005-11-14

Publications (2)

Publication Number Publication Date
CN1893052A true CN1893052A (zh) 2007-01-10
CN100530620C CN100530620C (zh) 2009-08-19

Family

ID=37597724

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101214094A Expired - Fee Related CN100530620C (zh) 2005-01-24 2006-01-24 半导体装置

Country Status (1)

Country Link
CN (1) CN100530620C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716127A (zh) * 2013-12-16 2015-06-17 南茂科技股份有限公司 芯片封装结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69620859T2 (de) * 1996-01-22 2002-10-31 Telefonaktiebolaget Lm Ericsson, Stockholm Erdsymmetrische Halbleiterintegrierte Anordnung mit einer Parallelresonanzschaltung
CN1239607A (zh) * 1996-12-18 1999-12-22 爱华株式会社 接收机、接收方法及音频传输装置
US6362525B1 (en) * 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
US6304232B1 (en) * 2000-02-24 2001-10-16 The Goodyear Tire & Rubber Company Circuit module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104716127A (zh) * 2013-12-16 2015-06-17 南茂科技股份有限公司 芯片封装结构
CN104716127B (zh) * 2013-12-16 2018-11-16 南茂科技股份有限公司 芯片封装结构

Also Published As

Publication number Publication date
CN100530620C (zh) 2009-08-19

Similar Documents

Publication Publication Date Title
CN1848423A (zh) 半导体装置和电路装置
US7304859B2 (en) Chip carrier and fabrication method
JP2006229190A (ja) 半導体装置
CN1268032C (zh) 多频带微波天线
US8183971B2 (en) 8-shaped inductor
CN1491440A (zh) 混合集成电路器件及其制造方法和电子装置
CN1190113C (zh) 陶瓷叠层器件
CN1223048C (zh) 两波段传输***及其天线
KR20120104896A (ko) 초고주파 패키지 모듈
CN1592570A (zh) 小型无线电装置及其安装方法
CN1249848C (zh) 复合高频组件及具有该复合高频组件的通信设备
CN1949663A (zh) 复合滤波器芯片
CN1431709A (zh) 电子器件
KR101218989B1 (ko) 반도체 패키지 및 그 제조방법
CN1476633A (zh) 高频模件板装置
CN1199531C (zh) 使用金属氧化物半导体场效应晶体管的保护电路装置及其制造方法
CN1347169A (zh) 天线
CN1893052A (zh) 半导体装置
JP4530026B2 (ja) アンテナ装置及びそれを用いた無線通信機器
TWI292208B (zh)
JP2006319867A (ja) アンテナモジュールおよびこれを用いた無線機器
WO2013051599A1 (ja) 半導体装置およびその製造方法
JP2007088363A (ja) 電子装置
JP2010171037A (ja) 半導体装置
CN1574301A (zh) 陶瓷封装及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090819

Termination date: 20220124

CF01 Termination of patent right due to non-payment of annual fee