CN1885052A

CN1885052A - 在***可编程器件逻辑资源测试技术

Info

Publication number: CN1885052A
Application number: CN 200610019598
Authority: CN
Inventors: 石坚; 吴丹; 夏强民
Original assignee: No709 Inst China Ship Heavy Industry Group Co Ltd
Current assignee: No709 Inst China Ship Heavy Industry Group Co Ltd; 709th Research Institute of CSIC
Priority date: 2006-07-11
Filing date: 2006-07-11
Publication date: 2006-12-27

Abstract

一种在***可编程器件逻辑资源测试技术，最大限度地应用逻辑资源并根据其部件特点和信号流向将其设计成可以测试电路，再对测试电路进行测试，以实现逻辑资源功能测试及直流参数和交流测试。优点是：提出了基于可测性设计技术的逻辑资源模型和测试技术方案；使用一次编程/搽除完成逻辑资源的整体测试，使器件的功能、直流、交流测试成为可能。功能测试覆盖率和直流、交流参数测试覆盖率均可达到100％。

Description

在***可编程器件逻辑资源测试技术

技术领域

本发明涉及集成电路质量与可靠性技术领域。具体地说是一种在***可编程器件逻辑资源测试技术。

背景技术

在***可编程器件(简称ispLSI)由Lattice公司二十世纪九十年代首先推出。内部包含PLD Gates、I/O Cell、各型寄存器、高速连接线等逻辑部件(或称逻辑资源)，采用E²CMOS工艺制造的超大规模集成电路。逻辑部件及部件之间无固定逻辑结构、逻辑功能和管脚连接。主要特点是在***或电路板上能够通过软件对其内部功能和特性进行重构(最大1000次)。正是由于这个特点，使得这种器件非常有利于电子产品的设计、试制、生产、调试和升级。因此，该类器件得到日益广泛的使用。

通俗来讲，集成电路测试就是根据测试方法、测试向量编制测试软件，通过集成电路测试***让被测集成电路“跳舞”，包括所有规定“动作”和一定难度系数的“自选动作”，并利用测试***检测所有动作的正确性。

对于传统的集成电路测试可以直接根据其功能特性开发测试向量和软件，在测试***上运行从而实现测试。

由于在***可编程器件的技术特点，如何测试电路中业已存在(但又未连接或定义)的逻辑功能部件，这使它与传统的集成电路相比在测试方法方面存在很大差异。用传统的集成电路测试方法无法解决在***可编程器件测试问题。

发明内容

本发明的目的是提供有效的途径、方法和措施解决在***可编程器件测试问题，测试问题包括功能测试和交、直流参数的测试的在***可编程器件逻辑资源测试技术。

本发明在***可编程器件逻辑资源测试技术的途径是根据在***可编程器件逻辑资源进行可测性设计即最大限度地应用逻辑资源并根据其部件特点和信号流向将其设计成为可测试电路，再对测试电路进行测试，以实现逻辑资源功能测试及直流参数和交流参数测试。具体方法如下：

1、逻辑资源结构分析

在***可编程器件逻辑资源结构如图1所示。逻辑资源由GRP、GLB、ORP、Input Bus和I/O Cell组成。其中，环GRP A、B、C、D四个方向的资源基本对称，每一个方向的资源称为一个兆块(Megablock)。四个兆块共享GRP。

逻辑资源部件GRP、GLB、ORP、Input Bus和I/O Cell在器件中存在，但部件本身的特性没有被定义，部件之间的连接也没有被确定。

2、兆块结构分析

根据环GRP兆块间的对称性，因此我们仅考虑一个兆块与GRP的问题。兆块结构图如图2所示。

虽然，兆块中的各个部件的特性没有被定义，之间的连接也没有被确定。但是，每一个部件是有其功能分工的，部件间的信息流向是有其规律性的。

3、建立信息流模型

将兆块结构经过形式变换得到信息流模型如图3所示。

I/O管脚上的输入信号或锁存于I/O cell中的寄存器，或直接通过输入总线，反馈到GRP；输入信号和反馈信号通过GRP进行逻辑综合，再锁存于GLB中的各型触发器，或者旁路直接到达ORP；通过ORP，信号被分配到各自的输出管脚中去，从而实现应有的响应。

4、可测试性设计

由于逻辑资源(包括部件和总线)在编程之前处于半定制状态，没有一定的逻辑功能，不能直接对其进行测试。将整个逻辑资源进行设计编程使之成为可测试电路，再对可测试电路进行测试，从而可以实现逻辑资源测试。

该类器件具有多次(最大1000次)编程/檫除能力。根据逻辑资源信息流模型，将整个逻辑资源设计成为一个可测试电路，再对测试电路实施测试。这种方案只需要一次编程/搽除，即可以实现逻辑资源功能测试、交流参数测试和直流参数测试。

5、测试电路

将逻辑资源信息流模型进行逻辑拟合可以得到可测试电路(如：滚筒移位寄存器)如图4所示。

将信息流模型进行逻辑拟合还可以得到多种实际可测试电路，如：ALU、计数器、比较器或移位寄存器等。考虑到测试电路的对称性、资源应用的均衡性、资源应用的最大化以及电路的可测试性，选择采用滚筒移位寄存器作为可测试电路。

可测试电路有八个I/O(TTL标准负载限制)，每个兆块编程两个测试电路(I/O端口数量限制)，因此，正好与兆块中16个I/O相一致；并且，产生16位反馈形成16位宽度的I/O BUS。两个测试电路采用兆块中的四个GLB来实现，其输出通过ORP向I/O端进行分配；测试电路在GRP中接纳了所有输入数据和输出反馈数据，这些数据被送往位于GLB中的16个八选一，通过八选一开关和I/O控制电路可以实现加载数据、循环移0位、1位…7位。

6、测试方法

可测试电路(滚筒移位寄存器)通过Lattice公司的Pds设计开发工具对每一个兆块进行设计，并产生JED文件。根据JED文件，利用集成电路测试***对ispLSI器件进行编程。至此，器件具有测试电路的逻辑功能，再对电路进行相应的测试。

4.1、功能测试

根据测试电路具有的逻辑功能和功能测试生成算法，生成集成电路测试***的逻辑测试向量。根据滚筒移位寄存器的功能特性，遍历其所有状态及状态之间的转换，确认测试电路功能和逻辑资源功能的正确性。

4.2、直流测试

通过集成电路测试***运行测试向量，可以将测试电路的所有输入、输出驱动到所有可能的状态。所以，测试***能够检测到所有输入输出管脚的参数特性，确认器件直流参数的正确性。

4.3、交流测试

尽管信号在ispLSI各型器件的逻辑资源模型中具有相同的流动方向。但是，由于每种型号电路的设计、生产存在差异，因此，各型器件有各自的定时模型和定时算法。交流参数指标通过定时模型和算法计算得出。以ispLSI1032为例，其定时模型和算法如图4、5所示(器件说明书提供)。

7、技术方案

对于在***可编程系列器件，它们的规模各不相同。但是，它们都具有相同的兆块结构和信息流模型。对于不同的在***可编程器件，所不同的是器件内部逻辑资源中兆块的数量。因此，都可以采用同样的测试电路和测试方法。测试开发技术方案流程如图7所示。

本发明在***可编程器件逻辑资源测试技术的优点是：提出了基于可测性设计技术的逻辑资源模型和测试技术方案；使用一次编程/搽除完成逻辑资源的整体测试，使器件的功能、直流、交流测试成为可能。功能测试覆盖率和直流、交流参数测试覆盖率均可达到100％。

附图说明

图1逻辑资源结构图

图2兆块结构图

图3信息流模型

图4可测试电路(滚筒移位寄存器)

图5定时模型

图6技术方案流程图

图7测试程序流程图

具体实施方式

根据逻辑资源信息流模型，通过ispLSI开发***(LATTICE公司提供)进行可测试电路设计开发并生成JED文件；通过测试向量转换软件(LATTICE公司提供)将JED文件转换成集成电路测试***测试图形文件；利用集成电路测试***对在***可编程器件进行测试。

具体方法如下：

1、逻辑资源结构分析

根据被测在***可编程器件具体型号，从相应器件说明书中查到该器件的逻辑资源结构图。确定逻辑资源中兆块的划分、兆块的数量、兆块的顺序以及兆块的关系。

2、兆块结构分析

针对一个兆块的内部结构进行分析。分析兆块中各个部件的作用、特性、分工以及信息流向。

3、建立信息流模型

根据逻辑资源结构分析和兆块结构分析，并将兆块结构进行形式变换得到信息流模型。

4、根据信息流模型进行可测试性设计

将逻辑资源兆块信息流模型转换成为可测试电路(滚筒移位寄存器)。每个兆块设计成为两个八位滚筒移位寄存器。

5、逻辑资源的可测试性设计

根据逻辑资源兆块的划分、数量、顺序和关系，将可测试电路分配到整个逻辑资源中去。若逻辑资源中兆块的数量为N，那么逻辑资源可测试电路的数量应为2N。根据逻辑资源兆块的顺序号为可测试电路命名，如：兆块A的可测试电路名为A(1)、A(2)。

6、通过器件开发***(pDS环境)进行可测试性电路设计。

采用表达式或电路图方法将可测试电路输入到pDS开发***当中。将可测试电路的外接引脚顺序分配到器件管脚。通过pDS开发***对输入的可测试电路进行编译和错误检查，发现设计存在的错误和不足，从而进一步对设计进行修正和优化。

7、生成可测试性电路JED下载(开发***)文件

可测试性电路设计完成以后，通过pDS开发***进行逻辑综合，最后产生.JED文件(pDS开发***下载文件)输出。

8、通过下载转换软件将JED下载文件转换成为测试***下载图形文件

.JED文件为pDS开发***下载文件。pDS开发***可以直接将.JED文件下载到在***可编程器件当中，以实现将可测试逻辑编程到被测器件当中。但是，本发明是要采用集成电路测试***对被测电路进行编程和测试。因此，需要将.JED文件转换成为测试***下载图形文件。

通过Trans下载转换软件将.JED下载文件转换成为测试***下载图形文件。运行Trans软件，输入.JED文件名，直接输出测试***下载图形文件。

9、根据功能测试生成算法开发可测试电路测试图形

运用功能测试生成算法及其Tgtool自动测试向量生成软件开发可测试电路测试图形。兆块内部可测试电路的I/O针、输出使能针(enable)、控制针(select)和时钟针(clk)等针群内部均采用穷举码测试向量。针群之间根据功能测试生成算法的测试序列要求进行遍历。

10、根据定时模型和算法计算交流参数指标

定时模型给出了逻辑资源各个部件的时间延迟分布；定时算法给出了时间延迟的计算方法；在***可编程器件说明书给出了各时间延迟分量的标准。根据上述模型、算法和标准计算可测试电路各管脚的建立时间、保持时间以及时间延迟。

11、开发集成电路测试***可测试性电路测试软件

测试***名称ITS9000超大规模集成电路测试***；操作***UNIX；开发平台ASAP；测试程序语言类C；测试速率40MHz；测试通道128以上。测试程序流程如图8所示。

12、连接测试***与在***可编程器件

将被测在***可编程器件置于测试***测试头的测试夹具之中。运行相应测试软件。测试软件将按照程序流程连续一次完成器件各项测试。

13、利用测试***将可测试性电路下载到在***可编程器件

在测试软件执行过程当中，测试***通过器件TAP接口自动将可测试性电路下载到在***可编程器件当中。

14、利用测试***通过可测试性电路测试图形进行功能测试

在测试软件执行过程当中，测试***自动根据可测试性电路测试图形对被测器件中的可测试性电路进行测试。

15、利用测试***进行交流参数测试

在测试软件执行过程当中，测试***根据交流参数指标自动对交流参数进行测试。

16、进行直流参数测试

在测试软件执行过程当中，测试***根据直流参数指标自动对直流参数进行测试。

17、利用测试***擦除可测试性电路

在测试软件执行过程当中，测试***自动擦除被测器件中的可测试电路。使器件恢复出厂时的技术状态。

18、输出测试结果

测试***通过显示器输出被测电路的测试结果。

Claims

1、一种在***可编程器件逻辑资源测试技术，其特征在于：最大限度地应用逻辑资源并根据其部件特点和信号流向将其设计成可以测试电路，再对测试电路进行测试，以实现逻辑资源功能测试及直流参数和交流测试。

2、根据权利要求1所述的在***可编程器件逻辑资源测试技术，其特征在于：可测试电路是将兆块结构经过形式变换得到信息流模型，将信息流模型进行逻辑拟合。

3、根据权利要求1所述的在***可编程器件逻辑资源测试技术，其特征在于：将信息流模型进行逻辑拟合可得到多种实际可测电路。

4、根据权利要求1所述的在***可编程器件逻辑资源测试技术，其特征在于：再对测试电路进行测试，以实现逻辑资源功能测试是可测试电路(滚筒移位寄存器)通过Lattice公司的Pds设计开发工具对每一个兆块进行设计，并产生JED文件，根据JED文件，利用集成电路测试***对ispLSI器件进行编程。

5、根据权利要求1所述的在***可编程器件逻辑资源测试技术，其特征在于：直流参数测试为通过集成电路测试***运行测试向量，可以将测试电路的所有输入、输出驱动到所有可能的状态，所以，测试***能够检测到所有输入输出管脚的参数特性，确认器件直流参数的正确性。

6、根据权利要求1所述的在***可编程器件逻辑资源测试技术，其特征在于：交流参数测试为尽管信号在ispLSI各型器件的逻辑资源模型中具有相同的流动方向，但是，由于每种型号电路的设计、生产存在差异，因此，各型器件有各自的定时模型和定时算法，交流参数指标通过定时模型和算法计算得出。