CN1883043A - 制造电子部件的方法 - Google Patents

制造电子部件的方法 Download PDF

Info

Publication number
CN1883043A
CN1883043A CNA2004800340582A CN200480034058A CN1883043A CN 1883043 A CN1883043 A CN 1883043A CN A2004800340582 A CNA2004800340582 A CN A2004800340582A CN 200480034058 A CN200480034058 A CN 200480034058A CN 1883043 A CN1883043 A CN 1883043A
Authority
CN
China
Prior art keywords
resin
electric function
resin molding
bag
electronic unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800340582A
Other languages
English (en)
Other versions
CN100390949C (zh
Inventor
日口真人
新开秀树
石川修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1883043A publication Critical patent/CN1883043A/zh
Application granted granted Critical
Publication of CN100390949C publication Critical patent/CN100390949C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y10T29/49172—Assembling electrical component directly to terminal or elongated conductor with encapsulating by molding of insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一种制造电子部件的方法，其中，在树脂密封部分中几乎不会出现空隙以及特性随时间的退化，并且可以降低成本，通过将安装在公共安装衬底(11)上的SAW元件(2)和树脂膜(12)放入具有阻气性的袋(13)中，并利用袋(13)内外之间的压力差，使树脂膜(12)渗入安装在减压包装的公共安装衬底(11)上的SAW元件(2)之间，以进行密封，提供了密封步骤，用于利用源自树脂膜(12)的密封树脂部分(4)密封SAW元件(2)。

Description

制造电子部件的方法
技术领域
本发明涉及一种制造使用层叠芯片尺寸封装(CSP)之电子部件的方法，所述层叠芯片尺寸封装是一种类型的CSP，其中通过对结合在衬底上的比如SAW元件之类的电子功能元件进行热压制，以植入树脂膜。
背景技术
在相关技术中，为了获得声表面波(SAW)滤波器的紧凑而且外形小的封装，已经开发了具有各种类型结构的芯片尺寸封装(CSP)。SAW的CSP需要用树脂来密封，其中在滤波器的振动部分周围形成空间。
作为一种制造这种树脂密封封装的方法，热处理工艺是公知的。专利文献1和专利文献2公开了一种使用热处理工艺的密封技术。在这些出版物中，通过倒装焊接(flip-chip bonding)将SAW元件安装在封装衬底上，使得在封装衬底与附着于封装衬底上的SAW元件之间形成振动空间，并且，随后通过热处理工艺对所安装的SAW元件实行树脂密封。
专利文献1：日本待审专利申请公开No.2003-17979
专利文献1：日本待审专利申请公开No.2003-32061
发明内容
然而，在通过热处理工艺进行密封期间，易于出现由于气泡夹带而形成的空隙，因此而导致密封状态不稳定。例如，由于在焊料回流期间热稳定性的退化，或者随着时间吸收潮气，会出现密封SAW元件特性随时间退化的趋势。另外，当在真空中实现密封时，避免出现空隙是可能的，然而，需要大型装置，用以将整个***置于真空中。
本发明的目的在于提供一种制造可用简单装置制成之电子部件的方法，其中几乎不会出现空隙以及特性随时间的退化。
为了解决上述问题，本发明的电子部件制造方法的特征在于，所述方法包括：安装步骤，用于将多个电子功能元件安装在公共安装衬底上，其中每个电子功能元件具有衬底和设置在衬底上的电子功能部分；布置步骤，用于在安装于公共安装衬底上的电子功能元件上布置树脂膜；减压封装步骤，用于将公共封装衬底上安装的电子功能元件和树脂膜放入具有阻气性的袋中，并对袋的内部排气，以密封其中所装物品；密封步骤，用于通过使树脂膜渗入安装于经减压包装之公共封装衬底上的电子功能元件之间，利用源自树脂膜的树脂密封部分密封电子功能元件；以及分割步骤，用于将具有树脂密封电子功能元件的公共封装衬底分割为单独的电子功能元件。
按照上述方法，由于利用源自树脂膜的密封树脂部分，在减压条件下于袋内密封电子功能元件，所以，能够减少因密封树脂中含有空气而导致出现空隙，并且抑制了持久衰退，比如由于吸收潮气，强度随时间衰退，或者特性的退化。
此外，在上述方法中，由于只有袋的内部应该减压，所以可利用简单的减压装置实现减压。因此，可以不必使用公知的大型装置来使整个***减压，从而，使得能够减小成本。
在上述制造方法中，所述密封步骤可以包括固化步骤，用于使树脂膜渗入电子功能元件之间，然后加热被由树脂膜形成的密封树脂母体覆盖的电子功能元件和公共安装衬底，从而将密封树脂部分母体固化为密封树脂部分。另外，所述固化步骤可以具有用于在压力受控的密封空间中实行加热的步骤。
按照上述方法，通过固化步骤，实现利用在压力受控的密封空间中实行加热来固化，可以控制密封树脂的渗入量，从而，使渗入的量可以调节。
在上述制造方法中，电子功能元件可以是在压电衬底上的声表面波元件，所述元件具有振动部分，以作为电子功能部分。在所述制造方法中，优选地是，在安装步骤中，对于振动部分，在其自身与公共封装衬底之间具有空间，并使振动部分面对公共封装衬底。
上述方法通过调节密封树脂的渗入量，可以确保在振动部分所要面对的部分与振动部分之间存在所需要的空间，因而，上述方法适于制造声表面波器件。
在上述制造方法中，优选地是，所述树脂膜包含填充剂，其中，分布在填充剂中的颗粒的最大颗粒尺寸大于电子功能元件和公共安装衬底之间的间隙，并且，相对于填充剂的总量，填充剂的占有率为5(重量)％或更多，其中，所述填充剂具有颗粒尺寸大于电子功能元件与公共封装衬底之间间隙。
根据上述方法，可以通过有如上述那样设定填充剂的特性，来调节密封树脂的渗入量，比如，能够确保振动部分所要面对的部分与振动部分之间存在所需要的空间，因此，使本方法适于制造声表面波器件。
在上述制造方法中，所述密封步骤还可以具有热压粘合步骤，用以加热树脂膜，以固化树脂膜，并且通过辊或压制机向树脂膜施压。按照上述方法，利用辊向树脂膜施压，使得能够更为迅速地利用树脂膜来密封。
在上述制造方法中，所述布置步骤可以具有在树脂膜的一个表面上粘附分离纸的步骤，以及在其上安装有电子功能元件的公共安装衬底上布置树脂膜，以使树脂膜的分离纸一侧面向着外部的步骤。
按照上述方法，通过在树脂膜的软化或由树脂膜形成的密封树脂的固化期间加热，来布置分离纸，使得可以避免密封树脂和袋之间的粘附，因此使得更易于制造。
在上述制造方法中，分离纸在树脂膜一侧的表面粗糙度最好在0.0μm到10μm的范围内。按照上述方法，通过使分离纸在树脂膜一侧的表面粗糙度在0.0μm到10μm的范围内，密封树脂顶部的表面粗糙度也可以在0.01μm到10μm的范围内，由此，使得能够提高对顶面印刷的识别率。
在上述制造方法中，所述安装步骤可以是倒装焊接步骤，用于利用倒装焊接，借助凸块安装多个电子功能元件。
在上述制造方法中，所述的袋应该具有多层结构，其中热塑树脂层作为最内层，而抗热性和阻气性高于此该热塑树脂层的抗热树脂层作为最外层。按照上述方法，通过对所述的袋采用多层结构，可以向所述的袋更加可靠地提供热封特性。
如上所述，按照本发明的制造电子部件方法是有如下述的一种方法，该方法包括：减压包装步骤，用于将安装在公共安装衬底上的电子功能元件和树脂膜放入具有阻气性的袋中，以密封其中所装物品；以及密封步骤，用于通过利用所述袋内外之间的压力差，使树脂膜渗入安装在减压包装的公共安装衬底上的电子功能元件之间，从而利用由树脂膜形成的密封树脂部分来密封电子功能元件。
因此，在上述方法中，由于在减压状态下进行渗入，所以可以减少空隙的出现，并且可以抑制因吸收潮气所引起的持久衰退，比如强度随时间退化，或者特性的退化。另外，由于只有所述袋的内部应该减压，所以，上述方法可以利用简单的减压装置来获得减压状态，这不必使用公知的大型装置来使整个***减压，由此，减小了成本。
附图说明
图1(a)至(e)是表示本发明一种实施例的制造电子部件方法的步骤的示意图；
图2是作为本发明实施例中所用电子部件的SAW器件的截面图；
图3是表示本发明实施例中的真空包装步骤的示意组成图；
图4是表示本发明实施例中的固化步骤的示意组成图；
图5是表示本发明另一实施例制造方法的步骤截面图；
图6是表示作为本发明一种实施例中所用电子部件的SAW器件的密封树脂顶部表面粗糙度与顶部上激光印刷的识别率之间关系的曲线图；
图7是表示本发明中所用电子部件的另一示例的截面图；
图8是表示本发明中的渗入步骤的另一示例的示意组成图；
图9是表示本发明中的渗入步骤的又一示例的示意组成图；
图10是表示在尺寸大于SAW元件与公共安装衬底之间间隙的填充剂颗粒相对于填充剂总量占有率改变时，密封树脂的振动部分与封装衬底之间的空间中渗入量改变的示意图。参考标号
1  封装衬底
2  SAW元件(电子部件)
3  凸块电极
4  密封树脂部分
4a 密封树脂母体
9  断开虚线
11 公共安装衬底
12 树脂膜
13 袋
具体实施方式
下面将以图1至9为基础描述本发明的实施例。
首先，在按照本发明的电子部件制造方法所制得的SAW元件CSP中，通过倒装焊接，将SAW元件(电子功能元件)2安装在封装衬底1上。在这种情况下，为了不干扰SAW元件的振动，将SAW元件安装成，使得确保存在空间5。
由具有电绝缘特性的材料，如氧化铝、玻璃环氧树脂等、陶瓷、树脂等构成上述封装衬底1。所述封装衬底1具有：设在面对SAW元件2表面上的连接盘(或电极)1a，用以与SAW元件2连接；通孔1b，沿厚度方向穿透封装衬底1；以及外部端子1c，每一个都通过相应通孔1b电连接到相应连接盘1a。
所述SAW元件2具有至少一个位于压电衬底2a之上的梳状电极部分，作为电子功能部分，或者称作振动部分2b。SAW元件2中的振动部分2b是其中传播声表面波的区域。至于封装衬底1上形成的凸块(bump)电极3和SAW元件2或者连接盘1a的焊接，Au-Au焊接、焊料焊接(solder bonding)、电镀凸块焊接(plating bump bonding)等都是适用的。
此外，在SAW元件2面对封装衬底1的表面上形成具有梳状电极部分的振动部分2b。振动部分2b面对根据凸块电极3的高度形成的空间5。因此，由于存在空间5，不会干扰振动部分2b中声表面波的激励和传播。
此时，将SAW元件2和封装衬底1之间的间隙设置为19μm的量级。对于这一间隙而言，应该按需设置，并且不应认为受到特别的限制，然而，优选地为5μm或更大。如果小于5μm，则可能因封装衬底1的扭曲或不均匀等而使SAW元件2的表面与封装衬底1彼此接触。
此外，如上所述，凸块电极3将SAW元件2和封装衬底1电连接起来，然而，除了凸块电极3之外，可以设置只是用于将SAW元件2机械固定到封装衬底1的凸块电极。另外，可以设置用于维持封装衬底1和SAW元件2之间的间隙的凸块电极。
在SAW元件CSP中，SAW元件2覆盖有密封树脂部分4。关于密封树脂部分4的材料，并不特别受限，只要其具有密封性能和粘附性能即可，但比如，可以使用比如环氧基、聚酰亚胺基、聚烯烃基、硅基或苯酚基之类的热固性或热塑性树脂。本实施例中，使用环氧基树脂。上述环氧基树脂的固化温度是150℃，不过，在树脂为环氧基树脂的情况下，它的固化温度约为80℃到200℃。
另外，构成密封树脂部分4的材料可以包括填充剂。至于填充剂，并不特别受限，然而，可以使用通常用于树脂合成的合适无机填充剂。至于这种无机填充剂，如二氧化硅、氧化铝、氧化镁或氧化钙之类的金属性氧化物粉末是适宜的。所述填充剂颗粒的形状可以是球形或无定形的。
对于填充剂，优选地是，最大填充剂尺寸大于SAW元件2与公共安装衬底11之间的间隙，并且是相邻SAW元件2之间的较小间隙的1/2或更小，更为优选的是1/4或更小。而且，所述颗粒尺寸大于SAW元件2与公共安装衬底11之间间隙的填充剂占填充剂总量的重量百分比是5％或更多。
当填充剂的颗粒尺寸处于上面规定的优选范围之内时，防止了密封树脂部分4渗入振动部分2b与封装衬底1之间的空间5，尤其是面对振动部分2b的区域中，即控制填充剂，确保了间隙的存在。相应地，确保了声表面波在压电衬底2a上振动部分2b中的传播。参考图10和表1，将以具体试验结果来对此进行描述。图10和表1示出在制造该实施例的声表面波器件时，改变颗粒尺寸大于间隙的填充剂占有率的情况下，密封树脂部分4渗入振动部分5与封装衬底1之间，尤其是渗入面对振动区域的区域中的数量变化。另外，在图10中，渗入量由相对渗入量(％)来表示。如果颗粒尺寸大于间隙的填充剂的占有率为0(重量)％，则将密封树脂部分4在空间5中的渗入量比例定义为100％，渗入量的相对渗入量应该表示空间5中树脂渗入量占100％的比例。
表1
  颗粒尺寸大于间隙的填充剂的占有率(重量百分比)   相对渗入量(％)
  0   100
  3   47
  5   20
  10   22
  20   19
有如图10和表1所清楚可见的，如果将颗粒尺寸大于间隙的填充剂的占有率设定为填充剂总量的5(重量)％或更多，就知道可以得到抑制的密封树脂部分4渗入空间5中的量。
当填充剂穿过带有滤网孔的滤网时，滤网孔的尺寸限定了颗粒尺寸。可以由滤网之外的其他筛分器(因空气引起的散射、或沉积速度不同)来限定颗粒尺寸。
接着，将参考图1(a)至(e)以及图2至4来描述本实施例声表面波器件(电子部件)的制造方法。首先，所述制造方法是至少包括如下步骤的方法：安装步骤、布置步骤、真空(减压)包装步骤、密封步骤以及分割步骤；依次实现这些步骤。
首先，按照这种制造方法，提供如下步骤作为准备步骤：该步骤用于利用导电金属(如铝)通过光刻工艺形成振动部分2b、电极焊盘(未示出)、或电连接压电衬底2a上两个部分的配线图案，以获得SAW元件2。
在准备步骤之后，实现安装步骤。如图1(a)所示，安装步骤用于通过倒装焊接将多个SAW元件2焊接在带有外部端子1c(见图2)的公共安装衬底11上。在安装步骤中，取决于SAW元件2的芯片尺寸，在尺寸比如为10cm×10cm的公共安装衬底11上以网格形式安装数百到数千个SAW元件2。在本实施例中，将所安装的相邻SAW元件2之间的间隙设定为在较小区域中约为300μm，而在较大区域中则约为800μm。必要时可以改变所述间隙。
接着，在布置步骤中，在被安装于公共安装衬底11上的SAW元件2上布置树脂膜12。在本实施例中，将树脂膜12的厚度设定为250μm。
接着，在真空包装步骤中，将公共安装衬底11、安装的SAW元件2以及树脂膜12放入用以真空包装的袋13中，并且在减压条件下(如500Pa或更低)从袋13内排除空气，以通过热封实行密封。至于袋13的形状，这样的袋是合适的：基本上为矩形形状，并在其一端形成有开口，袋13的厚度为80μm的量级。
至于袋13，其至少应该具有柔性、阻气特性、以及热封特性，并且可以容纳公共安装衬底11等。例如，具有多层结构的袋是合适的，这包括：具有极好阻气特性、并且在热封或固化期间承受温度(如180℃至250℃)的抗热性的聚酯膜作为外层；以及具有热封特性的聚乙烯膜作为内层(密封层)。
于是，下面所描述的用于热封的加热器15的温度应该超过内层的熔化温度，因此，在本实施例中，将加热器15的温度设定为150℃至200℃量级。另外，可以是这样的袋：通过利用夹子等固定来维持密封特性，而不是热封特性。
此外，在所述多层结构中，为了改进阻气特性，应该设置铝层作为中间层。作为用于外袋的材料的另一示例，具有极好抗热性的聚酰亚胺和聚酰胺是合适的。作为用于外袋的材料的另一示例，具有热封特性的聚丙烯基材料是合适的。
如图3所示，在密封期间，将其中放入有公共安装衬底11、SAW元件2和树脂膜12的袋13放在密封容器10内的安置床14上。通过真空泵对袋13内进行排气，使得容器10的内部进入真空状态(500Pa或更低)，并利用熔化加热器(热封器)15从两侧使袋13的开口的周围区域被熔化，以闭合开口。至于真空状态(在减压条件下)，所具有的压力应该小于后文将述及的固化步骤中的加压状态或减压状态中的压力，然而，优选地为500Pa或更低。
当从密封容器10中取出闭合袋13放入大气压中时，如图1(b)所示，袋13进入这样的状态：其中，由于压力差，袋13接触公共安装衬底11、SAW元件2和树脂膜12的外部。
另外，至于密封工艺之外的其他工艺，下述工艺是适宜的：通过以气密方式向袋13的开口中***与真空泵连接的金属管，对袋13的内部排气。在这种情况下，开口彼此面对的部分也彼此紧密接触，并且应该在这种状态下，于拔出金属管的同时，利用热熔加热器(热封器)15熔化开口的周围区域，以闭合所述开口。
紧接着，实现密封步骤，这包括渗入步骤和固化步骤。如图1(c)所示，在渗入步骤中，通过与袋一起将树脂膜12加热到一定温度，比如低于树脂膜12的固化温度，在本实施例中，低于150℃，或者说是100℃至140℃，来软化树脂膜12。
由此，由于袋13内外之间的压力差，通过压力，使得软化的树脂膜12渗入真空包装在袋13内的公共安装衬底11上安装的各个SAW元件2之间。结果，向SAW元件2覆盖了由树脂膜12形成的密封树脂母体4a，并将SAW元件2密封。
这时，由于袋13的张力，树脂膜12的顶部基本上保持与公共安装衬底11平行，并且当完成渗入时，变为基本平坦。
接下去，在固化步骤中，对SAW元件2和公共安装衬底11进一步加热到由树脂膜12形成的密封树脂母体4a的固化温度(本实施例中是150℃)，并固化密封树脂母体4a。结果，如图1(d)所示，形成覆盖SAW元件的密封树脂部分4。
如图4所示，在固化步骤中，将真空包装在袋13内的公共安装衬底11、SAW元件2和密封树脂母体4a放入密封容器16的内部空间16a中。这里，优选地是，通过加压介质17向内部空间16a中的袋13加压，其中借助等压加压现象，由压力控制部分18控制加压介质17的压力。至于加压介质，空气、水、油等都是适宜的。可以通过任意工艺过程实现压力的控制，只要可以向真空下的袋13加给合适的压力即可。压力调节可以是使压力高于大气压的增压，或者是使压力低于大气压的减压。
按照固化步骤，如果在SAW元件2之下充分形成空间5，或者如果使用高粘度树脂，而密封树脂部分4仍要渗到入SAW元件2与公共安装衬底11之间，则在固化期间应通过调节周围压力来控制通过袋13施加在密封树脂母体4a上的压力。由于可以实现这种压力控制，所以对于密封树脂部分4的外观或形状的容忍度就变得更宽。还可以容易地控制空间5的形状或尺寸。
在由这种固化步骤所固化的密封树脂部分4中，在相邻SAW元件之间的边界线部分出现深度为几微米量级的凹入部分。然而，在后文将描述的分割步骤期间，凹入部分不会引起任何特别问题。为了避免凹入部分的出现，要使用的树脂膜12的厚度应该更大。
此后，在上述分割步骤中，从袋13中取出被密封树脂部分4所树脂密封的SAW元件2，并如图1(e)所示，通过合适的工艺(如切片工艺、切割/***等)将公共安装衬底11沿着虚断线9分割为单独的SAW元件2。
如上所述，在本发明的制造方法中，通过将SAW元件2、公共安装衬底11和树脂膜12彼此重叠，并利用袋13对它们进行真空包装，然后将软化的树脂膜12固化，以密封SAW元件12。由此，因为排出袋13内的空气，所以，能够获得其中不会出现空隙的层叠CSP类型SAW器件。
按照这种制造方法，所要使用的装置仅仅是简单的真空包装机和小型加热炉。因此，在避免空隙出现的同时，使用一个公共安装衬底11，就可以以低成本一批制造数百到数千个SAW器件。
另外，当使用具有小颗粒尺寸填充剂和低弹性树脂的树脂膜形成树脂膜12时，还可以使树脂渗入SAW元件2与公共安装衬底11之间的间隙。
此外，如果与包括SAW滤波器的SAW器件中一样，在公共安装衬底11与SAW元件2之间需要振动空间，则优选地是，使用具有最大颗粒尺寸大于公共安装衬底11与SAW元件2之间间隙的填充剂，并在软化期间具有高弹性的树脂膜12。由此，可以在公共安装衬底11与SAW元件2之间充分形成空间5。另外，通过合适地设置所用树脂膜12的厚度，可以控制所获得的SAW器件的产品厚度。
后文将描述本实施例制造方法的效果。
按照本制造方法，通过使用简单的真空装置和简单的技术，可以高产率、低成本地实现密封，并且通过使用大气压，可以均匀挤压袋13的整个表面。因此，与滚轧技术或压制技术相比，本制造方法几乎不受公共安装衬底11或SAW元件2的厚度变化的影响。
另外，按照本制造方法，不需要形成许多孔用于抽真空，因此使得可以具有小尺寸，并且由树脂膜12形成的密封树脂母体4a被大气压缓慢挤入SAW元件之间，因此，要作为产品的SAW元件不会经历比实际所需更大的温度或压力。以此，可以避免SAW元件之间的热电破坏、部分凸块电极3的导电缺陷、SAW元件之间的缺口等。
此外，按照本制造方法，可以由密封树脂部分4覆盖所有SAW元件，因此能够实现足够的密封厚度。相应地，按照本制造方法，与使用薄膜的情形相比，可以改进密封性能，并且，可以使封装衬底1的表面区域和密封树脂部分4的顶部彼此基本平行。因此，易于确保所获得的SAW器件的可安装性。
接下去，将描述本发明的另一实施例。在所述的布置步骤中，可以向树脂膜12的一侧的整个表面，也即整个外表面粘附分离纸19。至于分离纸19的材料，应该使用抗热性等于袋13外层的抗热性或更高些，并且对袋13的内层或密封树脂部分4的亲和力或粘附度小的材料。比如PET(聚对苯二甲酸乙二醇酯)等是合适的。
在这种情况下，有如图5所示，在通过软化和固化树脂膜12形成密封树脂部分4之后，剥离分离纸19。由此，可以避免诸如灰尘之类的污染物附着到密封树脂部分4的表面，或者在固化过程期间出现不均匀，并且，即使加热到固化温度，也可以防止袋13的内层和密封树脂部分4彼此粘附，因此，使得能够简化制造步骤。
此外，因为树脂膜12一侧的分离膜19的表面粗糙度转移到由树脂膜12形成的密封树脂部分4的表面上，所以可获得具有良好表面条件的密封树脂部分4的封装顶部，因此，使得能够不经过预处理，就可以在封装顶部实现良好的激光印刷。
另外，当通过不同地改变表面粗糙度来研究密封树脂部分4的封装顶部的表面粗糙度(μm)与激光印刷中的识别率(％)之间的关系时，得到有如图6所示的结果。另外，表面粗糙度的值是通过使用非接触三维表面粗糙度测量计测量的值。由此，应该理解，优选地是，使分离纸19在树脂膜12一侧的表面粗糙度应在0.01μm到10μm的范围内。
另一方面，存在一种情况：通过冲下焊接，将比如SAW元件2或半导体元件22之类的电子部件焊接在封装衬底或封装上，并利用密封树脂部分密封四周。在这种情况下，在固化之后，当在密封树脂部分4上印刷产品的批号或标记时，由于密封树脂部分4表面的不均匀或者上面存在污染物，不能清楚地实现印刷。在相关技术中，作为对策，使用了这样一种工艺：在密封树脂部分上进一步涂敷具有显色特性的印刷树脂之后，执行激光印刷。结果，存在额外的步骤导致成本增加的问题。
为了解决这样的问题，应该用树脂膜12覆盖SAW元件2，所述SAW元件是通过冲下焊接被焊接到公共安装衬底11上的，另外，还应该在树脂膜12上放置分离纸19以软化及固化树脂膜12。由此，在固化期间可以避免出现由树脂膜12所形成的密封树脂部分4表面(顶部)的不均匀和污染物。
由此，可以直接在密封树脂部分4上实现激光印刷，而不用对密封树脂部分4进行特别处理，由此，使得能够在确保可标记性同时降低成本。
另外，在本实施例中，作为电子部件，虽然列举了SAW元件的例子，但是电子部件不限于上述实施例，更确切地，比如图7所示那样，可以使用半导体元件22代替SAW元件2。如果使用半导体元件22，则由于不需要确保图2所示的空间5的存在，所以，可以用作为底层填充材料的密封树脂部分4填充空间5。
此外，在渗入步骤中，列举了通过大气压向袋内的减压状态加压的示例，但有如图8所示，可以使用加热和加压辊26、26。于是，应该通过在通过凸块电极3安装在公共安装衬底11上的SAW元件2上放置树脂膜12，将袋13内所装的物品放置在平板24之上，并在两个加热和加压辊26、26之间。与平板24一起传送袋13实现渗入步骤。
此外，如图9所示，还可以使用这样的加压：将袋13***压制机28的压制框架28c中来加压。使用上述加压的渗入步骤是这样的工艺：将容纳公共安装衬底11、SAW元件2和树脂膜12的袋13置于压制机28的下机床28b上，并且通过使用诸如附接在上压机28a的背面的压制框架28c之类的工具来挤压此袋，植入树脂膜12，同时通过处理上压机28a从上方加热树脂膜12，以从树脂膜12形成密封树脂部分4。
另外，在真空包装步骤期间，为了从树脂膜12和公共安装衬底11之间的间隙有效排出空气，应该放置隔离物，以便在公共安装衬底11的周围和袋13(是粘附膜)之间形成间隙，以提供气孔(空气路径)。
此外，可以对一部分公共安装衬底11或者一部分热软化的粘附树脂膜12设置气孔。为了确保在真空包装步骤之后利用大气压的粘附性，应该在树脂膜12与公共安装衬底11之间所成空间的任何位置开出气孔。
此外，在真空包装步骤中，在将袋13中所装物品替换为惰性气体(如干燥的氮气)之后，可以进一步实现脱气。此外，至于用于密封袋13的工艺，热熔是优选的，然而，可以使用能够阻止周围空气进入的任何工艺，例如粘附或使用工具的接触粘接。
此外，如果在SAW元件2之下形成空间5，为了最小化密封树脂部分4的渗入量，应该在抽真空期间，通过调节真空度，留有适当的残留空气，以实现密封。至于此时的真空度，取决于要形成的空间5的体积或者产品的形状而不同，然而，优选地为100Pa到500Pa。
按照这种方式，通过留有残留空气，也即通过在对袋13内部排气期间控制空气量，可以获得与所公开的实施例相似的效果，并且在密封期间在空间5内出现斥力，因此使得容易形成空间5。

Claims (10)

1.一种制造电子部件的方法，包括：
安装步骤，用以将多个电子功能元件安装在公共安装衬底上，每个电子功能元件具有衬底和设置于衬底上的电子功能部分；
布置步骤，用以在安装在公共安装衬底上的电子功能元件上布置树脂膜；
减压封装步骤，用以将公共封装衬底上安装的电子功能元件和树脂膜放入具有阻气特性的袋中，并对袋的内部排气，以密封其中所装物品；
密封步骤，用于通过使树脂膜渗入公共封装衬底上安装的电子功能元件之间，利用源自树脂膜的树脂密封部分来密封电子功能元件；以及
分割步骤，用于将具有树脂密封电子功能元件的公共封装衬底分割为单独的电子功能元件。
2.根据权利要求1所述的制造电子部件的方法，其中，
所述密封步骤具有固化步骤，用以使树脂膜渗入电子功能元件之间，加热被由树脂膜形成的密封树脂母体覆盖的电子功能元件和公共安装衬底，并且固化密封树脂母体，以获得密封树脂部分，并且
所述固化步骤具有用于在压力受控密封空间中执行加热的步骤。
3.根据权利要求1或2所述的制造电子部件的方法，其中，所述电子功能元件是在压电衬底上具有作为电子功能部分的振动部分的声表面波元件。
4.根据权利要求3所述的制造电子部件的方法，其中，在所述安装步骤中，将振动部分布置成，使得在振动部分与公共安装衬底之间具有空间，并使振动部分面对公共安装衬底。
5.根据权利要求4所述的制造电子部件的方法，其中，
所述树脂膜包含填充剂，
填充剂中分布的颗粒的最大颗粒尺寸大于电子功能元件与公共安装衬底之间的间隙，并且颗粒尺寸大于电子功能元件与公共封装衬底之间间隙的填充剂占有率相对于填充剂总量为5(重量)％或更多。
6.根据权利要求1至5中任一项所述的制造电子部件的方法，其中，所述密封步骤还具有热压粘合步骤，用于加热树脂膜，以固化树脂膜，并通过辊或压制机向树脂膜施压。
7.根据权利要求1至6中任一项所述的制造电子部件的方法，其中，所述布置步骤具有用于在树脂膜的一个表面上粘附分离纸的步骤，以及用于在其上安装有电子功能元件的公共安装衬底上布置树脂膜，以便使树脂膜的分离纸一侧面向外部的步骤。
8.根据权利要求7所述的制造电子部件的方法，其中，所述分离膜在树脂膜一侧的表面粗糙度在0.01μm到10μm的范围内。
9.根据权利要求1至8中任一项所述的制造电子部件的方法，其中，所述安装步骤是倒装焊接步骤，用于利用倒装焊接，通过凸块安装多个电子功能元件。
10.根据权利要求1至9中任一项所述的制造电子部件的方法，其中，所述的袋具有多层结构，热塑树脂层作为最内层，而抗热性和阻气性高于此热塑树脂层的抗热树脂层作为最外层。
CNB2004800340582A 2004-01-22 2004-12-07 制造电子部件的方法 Active CN100390949C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP014492/2004 2004-01-22
JP2004014492 2004-01-22

Publications (2)

Publication Number Publication Date
CN1883043A true CN1883043A (zh) 2006-12-20
CN100390949C CN100390949C (zh) 2008-05-28

Family

ID=34805419

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800340582A Active CN100390949C (zh) 2004-01-22 2004-12-07 制造电子部件的方法

Country Status (7)

Country Link
US (1) US7752747B2 (zh)
JP (1) JP4386039B2 (zh)
KR (1) KR100782280B1 (zh)
CN (1) CN100390949C (zh)
DE (1) DE112004002236B4 (zh)
TW (1) TWI263403B (zh)
WO (1) WO2005071731A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101562141B (zh) * 2008-04-16 2012-02-01 株式会社村田制作所 电子器件的制造方法及制造装置
CN102991136A (zh) * 2011-09-14 2013-03-27 施乐公司 形成电气互联的原位柔性电路压凸
CN105431937A (zh) * 2013-08-01 2016-03-23 日东电工株式会社 密封用片、以及使用了该密封用片的半导体装置的制造方法
CN105684143A (zh) * 2013-10-28 2016-06-15 日东电工株式会社 电子器件密封用树脂片及电子器件封装体的制造方法
CN106334664A (zh) * 2015-07-10 2017-01-18 路西思株式会社 芯片型电子部件的硬质涂层制造方法
CN107039361A (zh) * 2015-11-20 2017-08-11 日东电工株式会社 电子器件密封用片和电子器件封装件的制造方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007251391A (ja) * 2006-03-14 2007-09-27 Sony Corp 半導体装置及びその製造方法
JP2009010942A (ja) * 2007-05-29 2009-01-15 Nippon Dempa Kogyo Co Ltd 圧電部品及びその製造方法
JP5113627B2 (ja) * 2007-06-12 2013-01-09 日本電波工業株式会社 電子部品及びその製造方法
US8270177B2 (en) * 2007-07-27 2012-09-18 Renesas Electronics Corporation Electronic device and method for manufacturing electronic device
JP5185666B2 (ja) * 2008-03-18 2013-04-17 太陽誘電株式会社 弾性波デバイスおよびその製造方法
JP4466756B2 (ja) * 2008-04-02 2010-05-26 住友電気工業株式会社 化合物半導体基板の包装方法
JP5264281B2 (ja) * 2008-05-09 2013-08-14 日本電波工業株式会社 圧電部品の製造方法
JP5686943B2 (ja) * 2008-09-17 2015-03-18 太陽誘電株式会社 弾性波デバイス及びその製造方法
JP5223657B2 (ja) * 2008-12-24 2013-06-26 株式会社村田製作所 電子部品の製造方法及び製造装置
US8628173B2 (en) * 2010-06-07 2014-01-14 Xerox Corporation Electrical interconnect using embossed contacts on a flex circuit
JP5694080B2 (ja) * 2011-07-29 2015-04-01 京セラ株式会社 弾性波装置を有する電子部品
JP2013147589A (ja) 2012-01-20 2013-08-01 Nitto Denko Corp 電子部品封止用樹脂組成物シートおよびそれを用いた電子部品装置の製法
WO2013121689A1 (ja) * 2012-02-15 2013-08-22 株式会社村田製作所 電子部品及びその製造方法
JP2014192446A (ja) * 2013-03-28 2014-10-06 Toray Ind Inc 電子部材の製造方法
JP2015061017A (ja) * 2013-09-20 2015-03-30 日東電工株式会社 電子デバイス封止用シート及び電子デバイスパッケージの製造方法
JP2015065368A (ja) * 2013-09-26 2015-04-09 日東電工株式会社 樹脂シート及び電子デバイスパッケージの製造方法
JP2015070034A (ja) * 2013-09-27 2015-04-13 日東電工株式会社 樹脂シート及び電子デバイスパッケージの製造方法
JP2015076553A (ja) * 2013-10-10 2015-04-20 日東電工株式会社 電子デバイスパッケージの製造方法及び電子デバイスの封止方法
JP2015126123A (ja) * 2013-12-26 2015-07-06 日東電工株式会社 半導体パッケージの製造方法
WO2016006392A1 (ja) * 2014-07-09 2016-01-14 株式会社村田製作所 電子部品内蔵モジュール
CN105161558B (zh) * 2015-08-06 2017-08-15 中国乐凯集团有限公司 一种太阳能电池封装薄膜
JP6234410B2 (ja) * 2015-08-31 2017-11-22 日東電工株式会社 電子デバイス封止用樹脂シート及び電子デバイスパッケージの製造方法
JP2017105527A (ja) * 2015-12-01 2017-06-15 信越化学工業株式会社 半導体封止用硬化性樹脂シートの梱包方法及び半導体封止用硬化性樹脂シートの梱包体
US11419221B2 (en) * 2018-05-02 2022-08-16 Eleadtk Co., Ltd. Method of forming protective film on at least one electronic module
JP6795673B2 (ja) * 2019-12-19 2020-12-02 日東電工株式会社 電子デバイス封止用シート、及び、電子デバイスパッケージの製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975311A (en) * 1988-12-20 1990-12-04 Itt Corporation Vacuum lamination station
JPH0582582A (ja) * 1991-09-24 1993-04-02 Nec Yamagata Ltd 半導体装置
JPH06293364A (ja) 1993-04-01 1994-10-21 Dainippon Printing Co Ltd 無塵容器
JP2994219B2 (ja) * 1994-05-24 1999-12-27 シャープ株式会社 半導体デバイスの製造方法
US6262513B1 (en) * 1995-06-30 2001-07-17 Kabushiki Kaisha Toshiba Electronic component and method of production thereof
US5689878A (en) * 1996-04-17 1997-11-25 Lucent Technologies Inc. Method for protecting electronic circuit components
JP3514361B2 (ja) * 1998-02-27 2004-03-31 Ｔｄｋ株式会社 チップ素子及びチップ素子の製造方法
US6376915B1 (en) * 1999-02-26 2002-04-23 Rohm Co., Ltd Semiconductor device and semiconductor chip
JP3255895B2 (ja) 1999-09-20 2002-02-12 ローム株式会社 半導体装置
JP4185211B2 (ja) 1999-04-21 2008-11-26 株式会社小松製作所 温度制御用プレートの製造方法
JP2001028376A (ja) 1999-07-14 2001-01-30 Toshiba Corp 半導体装置製造方法および半導体装置の製造装置
FR2799883B1 (fr) 1999-10-15 2003-05-30 Thomson Csf Procede d'encapsulation de composants electroniques
JP2002217219A (ja) 2001-01-23 2002-08-02 Tdk Corp 電子装置の製造方法
JP2002319650A (ja) 2001-04-23 2002-10-31 Nippon Steel Chem Co Ltd フリップチップ実装体及び半導体チップの実装方法
JP2002324815A (ja) 2001-04-25 2002-11-08 Tdk Corp 電子装置の製造方法
JP5035580B2 (ja) 2001-06-28 2012-09-26 ナガセケムテックス株式会社 弾性表面波デバイスおよびその製法
JP2003032061A (ja) 2001-07-16 2003-01-31 Toshiba Corp 弾性表面波装置の製造方法
JP3789827B2 (ja) 2002-02-04 2006-06-28 大日本印刷株式会社 Ｉｃチップ実装方法とｉｃチップ付き包装体およびｉｃチップ付き包装体の製造方法
JP2003264442A (ja) * 2002-03-08 2003-09-19 Toshiba Corp 弾性表面波装置の製造方法及び多面取りベース基板
JP2003338474A (ja) 2002-05-21 2003-11-28 Lintec Corp 脆質部材の加工方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101562141B (zh) * 2008-04-16 2012-02-01 株式会社村田制作所 电子器件的制造方法及制造装置
CN102991136A (zh) * 2011-09-14 2013-03-27 施乐公司 形成电气互联的原位柔性电路压凸
CN102991136B (zh) * 2011-09-14 2015-08-26 施乐公司 形成电气互联的原位柔性电路压凸
CN105431937A (zh) * 2013-08-01 2016-03-23 日东电工株式会社 密封用片、以及使用了该密封用片的半导体装置的制造方法
CN105431937B (zh) * 2013-08-01 2021-06-25 日东电工株式会社 密封用片、以及使用了该密封用片的半导体装置的制造方法
CN105684143A (zh) * 2013-10-28 2016-06-15 日东电工株式会社 电子器件密封用树脂片及电子器件封装体的制造方法
CN105684143B (zh) * 2013-10-28 2019-12-03 日东电工株式会社 电子器件密封用树脂片及电子器件封装体的制造方法
CN106334664A (zh) * 2015-07-10 2017-01-18 路西思株式会社 芯片型电子部件的硬质涂层制造方法
CN107039361A (zh) * 2015-11-20 2017-08-11 日东电工株式会社 电子器件密封用片和电子器件封装件的制造方法
CN107039361B (zh) * 2015-11-20 2021-10-08 日东电工株式会社 电子器件密封用片和电子器件封装件的制造方法

Also Published As

Publication number Publication date
WO2005071731A1 (ja) 2005-08-04
TW200525883A (en) 2005-08-01
DE112004002236T5 (de) 2007-10-25
JP4386039B2 (ja) 2009-12-16
JPWO2005071731A1 (ja) 2007-07-26
DE112004002236B4 (de) 2011-12-15
KR100782280B1 (ko) 2007-12-04
US7752747B2 (en) 2010-07-13
CN100390949C (zh) 2008-05-28
TWI263403B (en) 2006-10-01
US20080313895A1 (en) 2008-12-25
KR20060117957A (ko) 2006-11-17

Similar Documents

Publication Publication Date Title
CN1883043A (zh) 制造电子部件的方法
CN107026107B (zh) 电子部件的制造装置及制造方法以及电子部件
US20060087020A1 (en) Semiconductor device and method for producing the same
WO2018113356A1 (zh) 芯片封装结构及其制造方法
CN1765010A (zh) 半导体器件及其制造方法
US8357565B2 (en) Integrated circuit package and a method for forming an integrated circuit package
JP5113627B2 (ja) 電子部品及びその製造方法
CN1239589A (zh) 集成电路封装用的芯片级球形格栅阵列
KR20090017961A (ko) 화상센서 패키지 및 그 형성 방법
US20150318228A1 (en) Module and method for producing module
JP2010109246A (ja) 半導体装置および半導体装置の製造方法
CN104752242A (zh) 用于制造半导体装置的方法和接合夹具
CN103109361A (zh) 一种半导体封装中的底胶填充方法及设备
JP5083161B2 (ja) 電子部品の製造方法及び製造装置
EP3038144B1 (en) A process for manufacturing a package for a surface-mount semiconductor device
CN1934699A (zh) 半导体器件及其制造方法
JP6902857B2 (ja) 封止材を備えた電気的装置
CN1270418A (zh) 半导体器件及其制造方法
JP5223657B2 (ja) 電子部品の製造方法及び製造装置
JP2012074497A (ja) 回路基板
JP5515223B2 (ja) 半導体装置
CN1799194A (zh) 制造表面声波器件的方法
CN1841688A (zh) 层叠型半导体器件以及层叠型电子部件的制造方法
CN101064259A (zh) 半导体封装件及其芯片承载结构与制法
TWI550728B (zh) 封裝結構及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant