CN1881866A - 数据传输错误监测与纠正的方法及其架构 - Google Patents
数据传输错误监测与纠正的方法及其架构 Download PDFInfo
- Publication number
- CN1881866A CN1881866A CN 200510075360 CN200510075360A CN1881866A CN 1881866 A CN1881866 A CN 1881866A CN 200510075360 CN200510075360 CN 200510075360 CN 200510075360 A CN200510075360 A CN 200510075360A CN 1881866 A CN1881866 A CN 1881866A
- Authority
- CN
- China
- Prior art keywords
- data
- parity check
- check bit
- packet
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
在此提出一种数据传输的错误监测与纠正的架构与方法。在此架构与方法中，先对所欲传输的数据位先通过生成多项式(Generating Polynomial)编码，并将产生的奇偶校验位放在数据位的后面一起传送。而接收端通过传输信道接收数据后，则先传送到奇偶校验位检查器(Parity Bits Checker)进行检查。经过检查后若是发现奇偶校验位没有错误，则直接将所接收的数据传送到后方进行处理，若是发现奇偶校验位有错误，则再传送到解码器(Decoder)进行解码。
Description
技术领域
本发明涉及一种循环码(Cyclic Codes)监测及纠正的方法及其装置，且特别是涉及一种运用循环码的数据传输架构中，用以进行错误监测及纠正的方法及其装置。
背景技术
国际互联网热潮席卷全球，计算机网络不再是计算机机房与高科技公司的专利。在e时代，宽带网进入家庭与个人用户。随着电信通讯业者的加入，移动通信还与国际互联网结合，无线网络的未来不断快速发展和演化。无线传输更成了日常通信生活中的必备要素，而其依据的原理即为数字通信。
数字通信是利用数字信号来传递信息，而按传送数字信号而设计的通信***称数字通信***。电传电报、数据通信、数字电话通信等都属于数字通信。数字通信中，包括了信号源和信号目的地。信号源是发出信息的源头，而信号目的地是信息的最终接收端，可以是受信者(人)或机器。在信号源编码(Encoding)与信号源解码(Decoding)中，如果信号源发出是连续的或离散的模拟信号，就要经过信号源编码以取样(Sampling)、量化及编码，使之变为数字信号。总体而言，信号源编码有两个主要作用：一个是达成模拟(analog)、数字(digital)转换；另一个是降低信号的误码率。信号源解码是信号源编码的逆向处理。
而传输信道编码与传输信道解码，其传送的介质，也就是信道，常常会遭受到各种噪声(Noise)干扰，终端设备本身也存在噪声，通信***的各个环节还会引起信号失真，这些噪声对信号的干扰与信号的失真，均可能导致接收数字信号的错误，即发生错误码。简单地说，信号码字(Codeword)位传输过程中，由于信道不理想以及噪声的干扰，以致在接收端判别再生(Reproduce)后的码字位可能出现错误码。为了能够自动检查出错误或纠正错误，传统上采用错误码监测(Error Code Detection)与错误码纠正(ErrorCode Correction)两者方式。
请参照图1，其表示用以传输数据的基本单位，也就是数据包(Packet)的通用格式。数据包是一种将所要传输数以一定大小及格式，分割而成的多个子数据集合。一般来说，数据来源的每一笔数据包中包括接收端已知固定大小的数据包头(Packet Header)，包头包含处理数据包的一些参数；及紧接于后的是数据包数据(Packet Payload)，即传输数据内容。
请参照图2所表示的传统数据传输架构示意图。数据来源210所发出的数据位或码字(codeword)会依次通过信道编码/调制器(ChannelEncoding/Modulating Unit)220、传输信道(Transmitting Channel)230与信道解码解调器(Channel Decoding/Demodulating Unit)240，而由接收方取得所传送的数据。为避免传送过程中有上述误码的产生，通常都会对所接收的数据进行检测，以确认是否有错误的发生或是需要进行错误纠正。这些方法包括所熟知的循环冗余检查(Cyclic Redundancy Check，CRC)或是二进制循环码(Binary Cyclic Code)等等。
循环冗余检查(Cyclic Redundancy Check，下称CRC)法主要是在固定的调制方式中加入冗余(Redundancy)位。信道编码器在编码过程中依照预定的规则加入冗余(Redundancy)位，而信道解码器则在解码过程中将冗余除去并判断所传送的数据正确性。而循环冗余检查(CRC)方法中，是利用一个共享的数学多项式(polynomial)进行冗余的加入。当接收或使用数据时，在每一个固定大小或一个区块读取后，会跟着读取一个CRC字符或CRC数值，接收端必须使用数据来以计算多项式结果与CRC值比对，确认数据是否正确。换言之，在数据包内加入CRC码，接收端收到数据包后，会以此CRC码检验数据包的内容是否正确。
另一种传输数据处理方法，也就是二进制循环码(Binary Cyclic Code)处理方法，则是直接对数据包内容的不正确位进行错误纠正(Correction)，用二进制循环码来纠正数据的错误，若是无法将数据包加以纠正，就会将此数据包丢弃。
由上述传统中，对于传输数据的处理，是进行数据错误监测，或者数据错误纠正两者之一分别处理。然而，在实际数据传输的应用领域中(如无线传输)，数据的错误监测和数据的错误纠正两者都是必要的。
发明内容
本发明提出一种数据传输的错误监测与纠正的架构与方法，同时对传输的数据进行错误监测，并于错误发生时加以纠正，可改善传统的传输数据的缺失，有效提高处理传输数据的效率。
本发明提出一种数据传输的错误监测与纠正的架构与方法，一般在解码的时候，比编码过程更需要耗费相当复杂的软件和硬件架构，因此，本发明所提出的数据传输的错误监测与纠正的架构与方法，亦可有效地降低解码时所需要的复杂度与成本，并且还能有效提升解码时软件的表现。
本发明提出一种数据传输的错误监测与纠正的架构与方法，先对所欲传输的数据位先通过生成多项式(Generating Polynomial)编码，并将产生的奇偶校验位放在数据位的后面一起传送。而接收端通过传输信道接收数据后，则先传送到奇偶校验位检查器(Parity Bits Checker)进行检查。经过检查后若是发现奇偶校验位没有错误，则直接将所接收的数据传送到后方进行处理，若是发现奇偶校验位有错误，则再传送到解码器(Decoder)进行解码。
在一实施例中，本发明提出一种数据传输的错误监测与纠正的方法，首先接收数据包，其中此数据包包括所要传送的数据与奇偶校验位。此奇偶校验位是将所要传送的数据根据生成多项式而产生。而后检查此奇偶校验位，若是此奇偶校验位没有错误，则不进行解码操作，若是此奇偶校验位有错误，则进行解码操作与错误纠正。
上述的数据传输的错误监测与纠正的方法，其中检查上述奇偶校验位的方式是使用该生成多项式。
上述的数据传输的错误监测与纠正的方法，其中奇偶校验位是将所要传送的数据除以生成多项式，所得到的余数即为奇偶校验位。
上述的数据传输的错误监测与纠正的方法，其中检查的方法是一种循环冗余检查(Cyclic Redundancy Check)法。
在一实施例中，本发明提出一种数据传输的错误监测与纠正的架构，包括传送端与接收端。传送端包括编码装置，而此编码装置用以将所要传送的数据根据生成多项式以产生奇偶校验位，并由所要传送的数据、包头与奇偶校验位形成数据包，并通过传输信道传送。而在接收端包括奇偶校验位检查器与解码器，当奇偶校验位检查器接收到此数据包时，检查数据包的奇偶校验位，若是奇偶校验位没有错误，则不进行解码操作，若是奇偶校验位有错误，则进行解码操作与错误纠正。
上述的数据传输的错误监测与纠正的架构，还包括解码器，当奇偶校验位检查器检查数据包并显示有错误时，则由解码器进行解码与纠正错误的操作。
上述的数据传输的错误监测与纠正的架构中，编码装置包括多个单位元缓存器和多个互斥或逻辑门所组成，用以执行将所要传送的数据除以该生成多项式，所得到的余数即为奇偶校验位。
而上述的数据传输的错误监测与纠正的架构中，其中奇偶校验位检查器检查奇偶校验位的方式是根据生成多项式。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
附图说明
图1说明用以传输数据的基本单位，也就是数据包(Packet)的通用格式。
图2是说明传统数据传输架构的示意图。
图3是说明本发明实施例的数据传输的错误监测与纠正的架构的实施例示意图。
图4是说明运用在图3实施例的数据传输的错误监测与纠正的架构的数据包格式。
图5是说明本发明实施例的信道编码/调制器根据生成多项式对传输的数据位进行编码的方式。
图6是本发明实施例的传送到解码器的数据包的格式。主要元件符号标记说明
210：数据来源
220：信道编码/调制器(Channel Encoding/Modulating Unit)
230：传输信道(Transmitting Channel)
240：信道解码/解调器(Channel Decoding/Demodulating Unit)
301：传送端
302：接收端
310：信道编码/调制器
320：奇偶校验位检查器
330：解码器
C3、C2、C1、C0：单位元缓存器
510：门
610：数据包数据(Packet Payload)
620：奇偶校验位(Parity Bits)
具体实施方式
本发明提出一种数据传输的错误监测与纠正的架构与方法，同时对传输的数据进行错误监测，并于错误发生时加以纠正，可改善传统的传输数据的缺失，有效提高处理传输数据的效率。
除此之外，由于一般运用循环冗余检查(CRC)法，在解码的时候，比编码过程更需要耗费相当复杂的软件和硬件架构，因此，本发明所提出的数据传输的错误监测与纠正的架构与方法，亦可有效地降低解码时所需要的复杂度与成本，并且还能有效提升解码时软件的表现。
在本发明的一个实施例中，主要可结合使用循环码检查(Cyclic CodeCheck)法的编码解码以及二进制循环码(Binary Cyclic Code)的数据错误纠正法。所欲传输的数据位先通过生成多项式(Generating Polynomial)编码，也就是先将数据位除以此生成多项式，再将得到的余数(底下称为奇偶校验位“Parity Bits”)放在数据位的后面一起传送出去。而接收端通过传输信道接收数据后，则先传送到奇偶校验位检查器(Parity Bits Checker)进行检查。经过检查后若是发现奇偶校验位没有错误，则直接将所接收的数据传送到后方进行处理，若是发现奇偶校验位有错误，则再传送到解码器(Decoder)进行解码。
在本发明的实施例的数据传输的错误监测与纠正的架构与方法中，主要是因为在大部分的传输条件中，数据包错误机率(Packet Error Probability)通常都远小于1，而没有必要对所有接收的数据全部都进行解码与纠正的程序。如此将有效地降低解码时所需要的复杂度与成本，并且还能有效提升解码时软件的表现。
而上述的循环码检查(Cyclic Code Check)法的编码解码，可以是一种循环冗余检查(Cyclic Redundancy Check，底下称为CRC)法。而解码器可以是CRC解码器或是症状解码器(Syndrome Decoder)。
请参照图3，说明在本发明的数据传输的错误监测与纠正的架构的实施例示意图。在此数据传输的错误监测与纠正架构中，首先，在传送端301部分，来源数据先经过信道编码/调制器310编码调制处理后，通过传输信道传出。而在另外的接收端302，则所接收的数据先传送到奇偶校验位检查器320进行检查。经过检查后，若是发现奇偶校验位没有错误，则直接将所接收的数据传送到后方进行处理，若是发现奇偶校验位有错误，则再传送到解码器330进行解码与错误纠正。在此数据传输架构中，由于仅是示意图，因此，传输信道中所包含的发射器与接收器部分由于是众所周知的技术，因此在此不再冗述。
上述的编码解码方法，以循环冗余检查(CRC)法为例说明，然而本发明适用于其它架构的编码解码方法，并非以此为限。首先，信道编码/调制器310根据一个生成多项式，将传输的数据位进行编码，也就是先将数据位除以此生成多项式，再将得到的余数(底下称为奇偶校验位“Parity Bits”)放在数据位的后面一起传送出去。而适用于本发明实施例的传输数据基本单位格式，也就是数据包的格式，请参照图4所示。每一笔数据包中包括包头(Packet Header)410、数据包数据(Packet Payload)420与奇偶校验位(Parity Bits)430。数据包头410主要是包含处理数据包的一些参数设定，而这些参数是由发射端301与接收端302之间能互相沟通的设定值。而数据包数据420则是传输数据的内容。而奇偶校验位430则是如上所述根据生成多项式而产生。
而接收端302部分，则通过传输信道接收数据后，则先传送到奇偶校验位检查器320进行检查。经过检查后若是发现奇偶校验位没有错误，则直接将所接收的数据通过线路322传送到后方进行处理，若是发现奇偶校验位有错误，则将所接收的数据通过线路322传送到解码器330进行解码与纠正错误。而解码器330则可根据奇偶校验位检查器320通过线路324所传送而来的信号确认是否进行解码与纠正错误的操作。
而信道编码/调制器310根据生成多项式对传输的数据位进行编码的方式，请参照图5所示，假设生成多项式为g(p)＝p4+p+1，而数据来源的输入为X(p)，则对传输数据位进行编码的方式可根据如图所示，由C3、C2、C1、C0四个单位元缓存器和两个互斥或逻辑门构成的移位缓存器所完成。这些单位元缓存器C3、C2、C1、C0可以是正反器(Flip-flop Unit)或是单位延迟装置(Unit-delay Element)等等。外接的时脉信号则连接到这些单位元缓存器C3、C2、C1、C0，当时脉变化时，这些单位元缓存器所储存的位就会向箭头方向移动。而门510是用以控制是否进行编码操作。一旦开始进行编码操作时，数据来源X(p)会依时序输入这些单位元缓存器C3、C2、C1、C0。而最后产生奇偶校验位(Parity Bits)，此即可与数据来源X(p)结合而组成数据包中的数据包头、数据包数据与奇偶校验位(ParityBits)。
解码器330则可根据奇偶校验位检查器320通过线路324所传送而来的信号确认是否进行解码与纠正错误操作。解码器330的架构可与信道编码/调制器310中根据生成多项式对传输的数据位进行编码的架构大致上相同，如图5所示，可由C3、C2、C1、C0四个单位元缓存器和两个互斥或逻辑门构成的移位缓存器所完成。如果所接收的数据包正确，则输出的奇偶校验位(也就是计算后的余数)应该为“0000”，如果获得的余数不等于“0000”，则将所接收的数据传送到解码器330进行解码与纠正错误。
而传送到解码器330的数据包的格式，请参照图6所示，包括数据包数据(Packet Payload)610与奇偶校验位(Parity Bits)620。解码器330所接收到的奇偶校验位620是将原数据包的数据中扣除数据包头与数据包数据部分，对于解码器330而言，也能处理这样的数据。例如，若是所接收到的奇偶校验位是“1010”，而数据包头为“0001”，则解码器330所要处理的循环码解码，则是针对“1011”的数据进行解码处理。
综上所述，本发明提出一种数据传输的错误监测与纠正的架构与方法，同时对传输的数据进行错误监测，并于错误发生时加以纠正，可改善传统的传输数据的缺失，有效提高处理传输数据的效率。除此之外，还能有效地降低解码时所需要的复杂度与成本，并且还能有效提升解码时软件的表现。
虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与改进，因此本发明的保护范围当视权利要求所界定者为准。
Claims (8)
1.一种数据传输的错误监测与纠正的方法，其特征是包括：
接收数据包，其中该数据包包括所要传送的数据与奇偶校验位，其中该奇偶校验位是将所要传送的数据根据生成多项式而产生；以及
检查该奇偶校验位，若是该奇偶校验位没有错误，则不进行解码操作，若是该奇偶校验位有错误，则进行解码操作与错误纠正。
2.根据权利要求1所述的数据传输的错误监测与纠正的方法，其特征是检查该奇偶校验位的方式是使用该生成多项式。
3.根据权利要求1所述的数据传输的错误监测与纠正的方法，其特征是该奇偶校验位是将所要传送的数据除以该生成多项式，所得到的余数即为该奇偶校验位。
4.根据权利要求1所述的数据传输的错误监测与纠正的方法，其特征是检查的方法是一种循环冗余检查(Cyclic Redundancy Check)法。
5.一种数据传输的错误监测与纠正的架构，其特征是包括传送端与接收端，其中
在该传送端包括编码装置，该编码装置用以将所要传送的数据根据生成多项式以产生奇偶校验位，并由所要传送的数据、数据包头与该奇偶校验位形成该数据包，并通过传输信道传送；
在该接收端包括奇偶校验位检查器与解码器，当该奇偶校验位检查器接收到该数据包时，检查该数据包的奇偶校验位，若是该奇偶校验位没有错误，则不进行解码操作，若是该奇偶校验位有错误，则进行解码操作与错误纠正。
6.根据权利要求5所述的数据传输的错误监测与纠正的架构，其特征是还包括解码器，当该奇偶校验位检查器检查该数据包并显示有错误时，则由该解码器进行解码与纠正错误的操作。
7.根据权利要求5所述的数据传输的错误监测与纠正的架构，其特征是该编码装置包括多个单位元缓存器和多个互斥或逻辑门所组成，用以执行将所要传送的数据除以该生成多项式，所得到的余数即为该奇偶校验位。
8.根据权利要求5所述的数据传输的错误监测与纠正的架构，其特征是该奇偶校验位检查器检查该奇偶校验位的方式根据该生成多项式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510075360 CN1881866A (zh) | 2005-06-16 | 2005-06-16 | 数据传输错误监测与纠正的方法及其架构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510075360 CN1881866A (zh) | 2005-06-16 | 2005-06-16 | 数据传输错误监测与纠正的方法及其架构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1881866A true CN1881866A (zh) | 2006-12-20 |
Family
ID=37519861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200510075360 Pending CN1881866A (zh) | 2005-06-16 | 2005-06-16 | 数据传输错误监测与纠正的方法及其架构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1881866A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103199953A (zh) * | 2012-01-09 | 2013-07-10 | 华为技术有限公司 | 数据传输方法和装置、通信设备 |
| CN106874140A (zh) * | 2016-12-30 | 2017-06-20 | 北京联想核芯科技有限公司 | 数据存储方法及装置 |
| CN109269012A (zh) * | 2018-10-22 | 2019-01-25 | 珠海格力电器股份有限公司 | 数据传输准确性分析方法、装置、计算机设备和*** |
| CN111048142A (zh) * | 2018-10-12 | 2020-04-21 | 慧荣科技股份有限公司 | 应用于闪存控制器的编码器自我测试电路及相关的方法 |
| CN111198833A (zh) * | 2018-11-16 | 2020-05-26 | 英业达科技有限公司 | 串行通用输入/输出*** |
-
2005
- 2005-06-16 CN CN 200510075360 patent/CN1881866A/zh active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103199953A (zh) * | 2012-01-09 | 2013-07-10 | 华为技术有限公司 | 数据传输方法和装置、通信设备 |
| CN103199953B (zh) * | 2012-01-09 | 2016-03-30 | 华为技术有限公司 | 数据传输方法和装置、通信设备 |
| CN106874140A (zh) * | 2016-12-30 | 2017-06-20 | 北京联想核芯科技有限公司 | 数据存储方法及装置 |
| CN111048142A (zh) * | 2018-10-12 | 2020-04-21 | 慧荣科技股份有限公司 | 应用于闪存控制器的编码器自我测试电路及相关的方法 |
| CN111048142B (zh) * | 2018-10-12 | 2022-05-24 | 慧荣科技股份有限公司 | 应用于闪存控制器的编码器自我测试电路及相关的方法 |
| US11373723B2 (en) | 2018-10-12 | 2022-06-28 | Silicon Motion, Inc. | Encoder built-in self-test circuit applied in flash memory controller and associated method |
| CN109269012A (zh) * | 2018-10-22 | 2019-01-25 | 珠海格力电器股份有限公司 | 数据传输准确性分析方法、装置、计算机设备和*** |
| CN111198833A (zh) * | 2018-11-16 | 2020-05-26 | 英业达科技有限公司 | 串行通用输入/输出*** |
| CN111198833B (zh) * | 2018-11-16 | 2023-07-14 | 英业达科技有限公司 | 串行通用输入/输出*** |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10425858B2 (en) | Method for determining transport block size and signal transmission method using the same | |
| EP2239856B1 (en) | Concatenated encoding and decoding for multilayer communication protocol | |
| JP3349114B2 (ja) | 誤り訂正符号化装置及び復号装置 | |
| JP4703310B2 (ja) | 通信方法および通信システム | |
| KR101606806B1 (ko) | 채널 코딩 방법과 채널 코딩 장치 | |
| CN1134131C (zh) | 数据比特流的差错保护方法 | |
| CN1275278A (zh) | 利用不带有交织的并行编码的通信***和方法 | |
| US7930617B1 (en) | Sliding window block codes for cross-packet coding | |
| US6678856B1 (en) | Method and configuration for encoding symbols for transmission via a radio interface of a radio communications system | |
| JP2002043953A (ja) | 誤り訂正方法及び誤り訂正装置 | |
| CN1881866A (zh) | 数据传输错误监测与纠正的方法及其架构 | |
| KR20200024319A (ko) | 미디어 콘텐츠 기반의 자가 적응 시스템 코드 fec의 코딩 및 디코딩 방법, 장치, 시스템 및 매체 | |
| US10886949B2 (en) | Forward error control coding | |
| Luyi et al. | Forward error correction | |
| JP2000201085A (ja) | 符号化方法および復号方法 | |
| KR20000057712A (ko) | 데이터 수신장치 및 데이터 수신방법 | |
| CN1863311A (zh) | 传输视频数据的方法 | |
| CN112367143B (zh) | 一种基于喷泉码的抗干扰编码传输方法 | |
| CN1330818A (zh) | 在一个帧内结构性信息的信道编码或者译码的方法和装置 | |
| US20070011588A1 (en) | Architecture and method for error detection and correction for data transmission in a network | |
| Liu et al. | Performance of video transport over wireless networks using hybrid ARQ | |
| Olayinka et al. | Development of Turbo Code Error Detection and Correction Scheme for Wireless Telemedicine Video Transmission | |
| JPH07283757A (ja) | 音声データ通信装置 | |
| CN117240401A (zh) | 编码传输方法、解码方法和通信装置 | |
| JPH08293801A (ja) | ディジタル情報の誤り制御方法及びその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |