CN1873576A - 高电源纹波抑制比的低压差线性稳压器 - Google Patents

Abstract

本发明公开了一种高电源纹波抑制比的低压差线性稳压器电路，所述电路包含误差放大器，驱动缓冲级和通路PMOS晶体管，所述电路进一步包括一低增益级，其输入端连接在所述误差放大器的输出端，其输出端连接在所述驱动缓冲级的输入端，用于增强电源纹波抑制比。本发明的PMOS晶体管在很大的输出电流和几乎为零输出电流的情况下，都能产生稳定的输出电压。内部的低增益级通过将电源纹波无失真的传递至驱动缓冲级的输入，驱动缓冲级电路又无失真将电源纹波传递至通路PMOS管的栅极，从而保证通路PMOS管的栅源电压不会由于电源纹波的存在而发生变化，进而改善了电路的抗电源噪声的能力。

Description

高电源纹波抑制比的低压差线性稳压器

技术领域

本发明涉及一种稳压器，尤其是一种高电源纹波抑制比的低压差线性稳压器电路。

背景技术

线性稳压器及低压差(LDO)线性稳压器电路用于从某个较高的、有噪声的电压源产生一个干净的、稳定的输出电压。在多数电***中都需要这种稳压器电路，以便提供干净的电压源。例如用于移动电话、数码相机及无线局域网设备中的低压差线性稳压器，能为数字/模拟电路提供可靠的电源。模拟线性稳压器及低压差线性稳压器电路很重要的一项指标是，器件本身不会在所需的信号中增加噪声，并且能有效的抑制由电源引入的噪声。模拟线性稳压器及低压差线性稳压器要有良好的电源噪声抑制能力(以电源纹波抑制比PSRR来度量)。

图1描绘了一种采用现有技术的典型低压差线性稳压器，该稳压器电路是通过反馈监控输出电压Vout，并且将反馈电压与内部一个恒定值的参考电压Vref相比较，来控制输出电压的幅值。当输出电压Vout太高或太低时，稳压器电路的控制环路将自动调节内部节点电压，从而使输出电压Vout返回其标称值，保持输出电压Vout的基本恒定。第一级误差放大器10用于产生较高的控制环路开环增益，第二级驱动缓冲级11是为了消除通路PMOS栅节点12上寄生极点对控制环路稳定性的影响。传统的低压差线性稳压器电路的电源纹波抑制比(PSRR)性能并无法满足未来便携设备中模拟电路部分对电源***PSRR性能的要求。

发明内容

本发明针对上述问题，提供了一种高电源纹波抑制比的低压差线性稳压器，该稳压器电路通过在误差放大器和驱动缓冲级之间，包含一个用于增强电源纹波抑制比低增益级，增强了低压差线性稳压器的电源纹波抑制比(PSRR)的性能。该低增益级和驱动缓冲级将电源的纹波信号无失真的传递至通路PMOS的栅极节点，从而消除了由于电源纹波引起的通路PMOS晶体管栅源电压的变化，提高了通路PMOS晶体管中电流的稳定性，进而提高了抗电源噪声的能力。

为了实现上述发明目的，本发明提供了如下的技术方案，一种高电源纹波抑制比的低压差线性稳压器电路，所述电路包含误差放大器，驱动缓冲级和通路PMOS晶体管，其特征在于：所述电路进一步包括一低增益级，其输入端连接在所述误差放大器的输出端，其输出端连接在所述驱动缓冲级的输入端，用于增强电源纹波抑制比低增益级，进而无失真的传递至所述通路PMOS晶体管的栅极。

比较好的是，所述电路进一步包括一分压电路，所述分压电路连接在所述通路PMOS管的漏极端，所述反馈电压由所述通路PMOS晶体管的输出电压经所述分压电路后形成。

比较好的是，所述低增益级进一步包括由差分输入对管组成的输入级和一个输出级电路。

比较好的是，所述驱动缓冲级为电压跟随器。

比较好的是，所述驱动缓冲级的增益为1。

附图说明

下面，参照附图，对于熟悉本技术领域的人员而言，从对本发明的详细描述中，本发明的上述和其他目的、特征和优点将显而易见。

图1是已有的典型低压差线性稳压器的框图；

图2是本发明的原理框图；

图3是一种增强电源纹波抑制比的低增益级的实例电路；

图4低增益级的实例电路分析电源纹波抑制比的小信号模型。

具体实施方式

请参见附图2所示，相比图1所示的传统的低压差线性稳压器的电路结构，本发明的稳压器电路包含了一个介于误差放大器10和驱动缓冲级11之间的低增益级12。误差放大器10的一个输入端连接至内部一个参考电压Vref，另一个输入端连接至一个经过电阻网络分压的来自通路PMOS晶体管203输出的反馈电压。误差放大器10通过放大反馈电压和参考电压Vref的差值生成一个表示输出电压与标称值之差的误差信号。误差放大器10的输出连接至低增益级201。低增益级201对误差信号作进一步的调整。低增益级201的输出连接至驱动缓冲级202。输出缓冲级201是一个增益为1，输出阻抗很低的电压跟随器。驱动缓冲级202的输出信号用于控制通路PMOS晶体管203的栅极电压。通路PMOS晶体管203的输出电压Vout用于给另一个电路供电，该电路在图2中用负载电阻207表示。

通路PMOS晶体管203的源级连接至输入电源，漏级连接至分压电阻网络的一端。内部的低增益级201通过将电源纹波无失真的传递至驱动缓冲级202的输入，驱动缓冲级电路202又无失真将电源纹波传递至通路PMOS管203的栅极，从而保证通路PMOS管203的栅源电压不会由于电源纹波的存在而发生变化，进而改善了电路的抗电源噪声的能力。

图3为低增益级201的一个实现电路。低增益级201实现了从电源到输出节点310的增益A1为1。该电路包含一个差分输入对管组成的输入级和一个输出级电路。第一晶体管24、第二晶体管25和第三晶体管26、第四晶体管27构成输入级20，将来自放大器10输出的误差信号转化为电流信号。第一晶体管24的栅节点240接收来自误差放大器10输出的误差信号，第二晶体管25的栅节点250连接至内部一参考电压源。第三晶体管26、第六晶体管29和第四晶体管27、第五晶体管28构成两对电流镜用于将电流误差信号传递至输出级。输出级电路由第五晶体管28、第六晶体管29、第七晶体管30、第八晶体管31、第九晶体管41构成。其中，第九晶体管41构成输出级的低阻抗负载。低增益级201的输出信号通过驱动缓冲级202传递至通路PMOS晶体管203的栅极节点。驱动缓冲级202为电压跟随器，低增益级201的输出节点310的电压可以无失真的传递至通路PMOS晶体管203的栅节点。

对于本实用新型的低增益级输出电路的电源纹波抑制比，可以通过分析输出级各节点对电源和对地的输出阻抗得出。图4为低增益级的实例电路分析电源纹波抑制比的小信号模型。其中，1/gm30为晶体管30对电源的阻抗，rds28为晶体管28对地的阻抗，rds31为晶体管对电源的阻抗，rds29为晶体管29对地的阻抗，1/gm41为晶体管41对电源的阻抗。在模拟集成电路设计中，通常有1/gm远远小于rds，比如在以下分析中有1/gm30远远小于rds28，所以通常1/gm30+rds28可以简化为rds28。

电源纹波vdd在第五晶体管28和第七晶体管30上产生的电流为：

$i1=\frac{\mathrm{vdd}}{1/\mathrm{gm}30+\mathrm{rds}28}\≈\frac{\mathrm{vdd}}{\mathrm{rds}28}---\left(1\right)$

该电流通过由第七晶体管30、第八晶体管31组成的电流镜传递至输出节点310。

输出节点310由于电源纹波vdd而产生的电压vo包含两个部分，分别用第一电压vo1和第二电压vo2表示。其中，第一电压vo1是电源纹波vdd通过节点310对电源和对地的分压电阻网络，传递至输出产生的电压信号，第二电压vo2是电流i1流过节点310产生的电压信号。第一电压vo1可以表示为：

$\mathrm{vdd}\frac{\mathrm{rds}29}{\mathrm{rds}29+\mathrm{rds}31//(1/\mathrm{gm}41)}---\left(2\right)$

第二电压vo2可以表示为：

$\mathrm{vdd}\frac{\mathrm{rds}31//(1/\mathrm{gm}41)//\mathrm{rds}29}{\mathrm{rds}28}---\left(3\right)$

第五晶体管28和第六晶体管29的输出阻抗在电路工作范围内相等：

(rds28＝rds29)                              (4)

因此有第二电压vo2进一步可以表示为：

$\mathrm{vdd}\frac{\mathrm{rds}31//(1/\mathrm{gm}41)}{\mathrm{rds}29+\mathrm{rds}31//(1/\mathrm{gm}41)}---\left(5\right)$

将电压vo的两部分相加可以得出：

                   vo＝vdd                  (6)

因此通过上述的分析有：

                   A1＝1                    (7)

由于低增益级电路实现了从电源到输出节点310的增益A1为1，所以通过内部的低增益级可以将电源纹波无失真的传递至驱动缓冲级的输入。驱动缓冲级电路又无失真将电源纹波传递至通路PMOS晶体管203的栅极，从而保证了通路PMOS晶体管203的栅源电压不会由于电源纹波的存在而发生变化，由此增强了电路的电源纹波抑制比。

前面提供了对较佳实施例的描述，以使本领域内的任何技术人员可使用或利用本发明。对这些实施例的各种修改对本领域内的技术人员是显而易见的，可把这里所述的总的原理应用到其他实施例而不使用创造性。因而，本发明将不限于这里所示的实施例，而应依据符合这里所揭示的原理和新特征的最宽范围。

Claims (5)

1.一种高电源纹波抑制比的低压差线性稳压器电路，所述电路包含误差放大器，驱动缓冲级和通路PMOS晶体管，其特征在于：

所述电路进一步包括一低增益级，其输入端连接在所述误差放大器的输出端，其输出端连接在所述驱动缓冲级的输入端，用于增强电源纹波抑制比。

2.根据权利要求1所述的高电源纹波抑制比的低压差线性稳压器电路，其特征在于，所述电路进一步包括一分压电路，所述分压电路连接在所述通路PMOS管的漏极端，所述反馈电压由所述通路PMOS晶体管的输出电压经所述分压电路后形成。

3.根据权利要求2所述的高电源纹波抑制比的低压差线性稳压器电路，其特征在于，所述低增益级进一步包括由差分输入对管组成的输入级和一个输出级电路。

4.根据权利要求2或3所述的高电源纹波抑制比的低压差线性稳压器电路，其特征在于，所述驱动缓冲级为电压跟随器。

5.根据权利要求4所述的高电源纹波抑制比的低压差线性稳压器电路，其特征在于，所述驱动缓冲级的增益为1。

Images