CN1870115A - 液晶面板的时序控制器与源极驱动器以及控制方法与电路 - Google Patents

Abstract

一种液晶面板的时序控制器与源极驱动器以及液晶面板的控制电路与控制方法。该时序控制器将控制信号与数据先转成序列格式后，再分别传输至每个源极驱动器的芯片。由于数据已先转成序列格式，因此时序控制器与每个源极驱动器的芯片仅需要3条信号线与两条控制线即可，可降低液晶电路板的布局的困难度，并且也将电路板的板层数由4层减为2层。

Description

液晶面板的时序控制器与源极驱动器以及控制方法与电路

技术领域

本发明涉及液晶面板的时序控制器与源极驱动器，特别是关于以序列传输方式的时序控制器与源极驱动器以及液晶面板的控制电路与控制方法。

背景技术

如何增长笔记型计算机(notebook)的电池使用时间与减少***成本，是制造业者与***设计者共同努力研究的方向。介于笔记型计算机的主机板显示***与薄膜晶体管液晶显示器(Thin-Film Transistor Liquid Crystal Display，TFT-LCD)面板(panel)之间的信号传输，低电压差动信号(Low-VoltageDifferential Signal，LVDS)已经是标准的信号传输规格，因此并无提升改进的空间。

而对于时序控制器(timing controller)芯片与源极驱动器(sourcedriver)芯片之间的传输，低电磁干扰(Electromagnetic Interference，EMI)的要求是特别重视的。所以大多数的设计都选择以差动传输(differentialtransmission)来降低EMI，像是低摇摆差动信号(reduced swing differentialsignal，RSDS)。目前主流的产品是以RSDS为传输架构者居多。但就RSDS而言，对于低工作电压的需求像是低于2.3V的工作电压是很难达到的。以往RSDS传输接口为电流模式(current mode)的差动对(differential pair)传输方式，因此其耗电量不小。

图1为公知时序控制器与多个源极驱动芯片之间的连接示意图。如图1所示，时序控制器11输出控制信号与数据总线至每个源极驱动器芯片120～129。每颗源极驱动器芯片之间的控制信号与数据总线均为并联连接。每颗源极驱动器芯片与时序控制器芯片之间必须连接23条线，包含18条数据线与5条控制线。因此就面板来讲布局(layout)是非常麻烦且必须用到4层。就降低成本与省电来讲并不理想。

发明内容

本发明的目的是提出一种以序列方式输出信号至源极驱动器芯片的时序控制器。

本发明的另一目的是提出一种接收序列信号的源极驱动器。

本发明的另一目的是提出一种液晶面板的控制电路与控制方法。

为达成上述目的，本发明时序控制器是使用于液晶显示面板，该时序控制器接收像素数据后，将控制信号与像素数据转成序列格式后传输至多个源极驱动器，该时序控制包含：一信号接收器，接收像素数据；一数据读取单元，从信号接收器读取数据；一控制逻辑单元，接收数据读取单元所读取的数据后，产生像素数据；一数据转换单元，接收控制逻辑单元的像素数据，并将像素数据转换成多组序列信号后输出。

本发明液晶面板的源极驱动器，该源极驱动器接收至少一条序列数据信号，并产生液晶面板的源极驱动信号，该液晶面板的源极驱动器包含：

一控制信号译码器与数据缓存器，接收所述序列数据信号与一模式控制信号，并根据该模式控制信号的状态来译码控制指令或接收像素数据，并跟据控制指令输出移位控制信号、加载控制信号、极性控制信号、预备控制信号与数据；

一移位缓存器，接收所述控制信号译码器与数据缓存器的数据，并根据控制信号进行移位动作；

一数据闩锁单元，接收所述移位缓存器的数据与所述加载控制信号，并根据该加载控制信号将所接收的数据加载；

一数字模拟转换单元，接收所述数据闩锁单元所输出的数据与所述极性控制信号，并根据该极性控制信号来控制；以及

一输出缓冲器，接收所述数字模拟转换单元的数据与所述预备控制信号，并根据该预备控制信号将数据输出。

本发明的液晶面板的控制电路，该液晶面板包含一时序控制器与至少一源极驱动器，该时序控制器接收传输信号后，将控制信号与数据转成序列格式后传输至源极驱动器。

一种液晶面板的控制方法，以序列传输方式将像素数据从时序控制器传送至源极驱动器，其特征在于，该控制方法包含下列步骤：

等待图框数据；

判断是否开始传输图框数据，若尚未开始传输，则跳回等待图框数据，若要开始传输则跳至下一步骤；

等待数据线；

判断是否开始传输数据线，若尚未开始传输，则跳回等待数据线步骤，若要开始传输则跳至下一步骤；

输出移位控制指令，由所述时序控制器传送移位控制指令至源极驱动器；

传送像素数据，由时序控制器将每个像素数据转成序列格式后，再以序列方式传送至每个源极驱动芯片；

判断是否所述数据线已传输完毕，若尚未传输完毕，则跳回传送像素数据步骤，若已传输完毕，则跳至下一步骤；

输出极性控制/加载控制指令，由所述时序控制器输出极性控制/加载控制指令至每个源极驱动器；

判断是否所述图框已传输完毕，若尚未传输完毕，则跳回等待数据线步骤，若已传输完毕，则跳回等待图框数据步骤。

本发明由于数据已先转成序列格式，因此时序控制器与每个源极驱动器的芯片仅需要3条信号线与两条控制线即可，可降低液晶电路板的布局的困难度，并且也将电路板的板层数由4层减为2层。

附图说明

图1为公知时序控制器与多个源极驱动芯片之间的连接示意图。

图2为本发明序列传输的时序控制器与多个源极驱动芯片之间的连接示意图。

图3为本发明时序控制器的架构图。

图4为图3的数据转换单元的架构图。

图5为本发明源极驱动器的架构图。

图6为图5的控制信号译码器与数据缓存器的架构图。

图7A与图7B表示整个行数据的传输流程，其中图7A的控制指令为STH指令，图7B的控制指令为POL/LOAD指令。

图8为本发明液晶面板的数据控制方法的流程图。

11、21    时序控制器

120～129、220～229    源极驱动器

31    LVDS接收器

32    数据读取单元

33    FRC逻辑单元

34    数据转换单元

341   数据处理单元

342   数据缓冲器

343   并列转序列单元

344   控制信号编码器

41    第一多任务器

42    内存

421   第一存储区

422   第二存储区

43    第二多任务器

44    缓冲器

441   第一缓冲区

442   第二缓冲区

45    解多任务器

51    控制信号译码器与数据缓存器

511   控制信号译码器

512   序列转并列单元

513   数据缓存器

52    移位缓存器

53    数据闩锁器

54    数字模拟转换单元

55    输出缓冲器

具体实施方式

图2为本发明序列传输的时序控制器与多个源极驱动芯片之间的连接示意图。如图2所示，本发明的时序控制器21将数据总线信号从并列(parallel)转成序列(serial)，因此本发明的时序控制器21只需输出2根控制信号线至每个源极驱动器芯片220～229，且只分别输出3根信号线至每个源极驱动器芯片220～229。所以，本发明的时序控制器芯片与每个源极驱动器芯片之间的连接线大为减少，可以减少印刷电路板(PCB)布局的困难度，并且也将印刷电路板的板层数由4层减为2层。不但减低了制造成本，也减低耗电及减低EMI。并且该架构也适用于大尺寸面板上的玻璃基板芯片(Chip on glass，COG)包装。以该实施例而言，一个时序控制器芯片输出信号至10个源极驱动器芯片，该时序控制器21的总输出信号线虽然增加至32条，但连接至个别源极驱动器芯片220～229的信号线只需5条，大大减少印刷电路板布局的困难度。当然，源极驱动器芯片的数量视源极驱动器提供的信道(channel)与面板分辨率而调整，可以是一个或一个以上。

图3为本发明时序控制器的架构图。如该图所示，本发明时序控制器21包含一低电压差动信号(LVDS)接收器31、一数据读取单元32、一图框率控制(Framerate control，FRC)逻辑单元33以及一数据转换单元34。在此时序控制器21中，LVDS接收器31、数据读取单元32、FRC逻辑单元33的架构与功能与公知的时序控制器相同，不再重复说明。本发明时序控制器21与公知时序控制器的主要差别是使用数据转换单元34将像素数据与控制信号转换成序列信号，并分别传送至各个源极驱动器芯片220～229。

时序控制器21输出至每个源极驱动器芯片220～229的信号包含模式控制信号DINT、时脉信号SCLK、以及R、G、B三条数据线。模式控制信号DINT是用来显示目前R、G、B三条数据线所传送的是一般像素数据(数据模式)还是控制指令(指令模式)。例如模式控制信号DINT在第一状态(状态为1)时是传送控制指令的指令模式，而在第二状态(状态为0)时是传送像素数据的数据模式。模式控制信号DINT为切换数据模式与指令模式的控制信号。

因为指令模式与数据模式是互斥的，所以在不影响正常数据传送下，通常使用于行数据的起始与行数据结束后执行。当然，也可使用于源极驱动器的初始功能设定与数据传送中的变更功能设定。至于模式控制信号DINT产生的方式是使用内部状态机(图未示)依每一图框(frame)的启始及各行数据传送的时序，依据公知的源极驱动器的传送及控制方法，于状态机上触发适当的控制信号来切换DINT的传送模式。而时脉信号SCLK用来同步输出数据与所连接的多个源极驱动器。

由于公知的时序控制器是以数据并列方式将像素数据依序输出至各个源极驱动器芯片。因此，FRC逻辑单元33的数据输出顺序是第一个源极驱动器芯片的数据输出完毕后再输出第二个源极驱动器芯片的数据。但是，本发明时序控制器21则是利用不同的信号线同时输出数据至各个源极驱动器芯片，因此必须将FRC逻辑单元33的数据进行转换后才能输出。

数据处理单元341从FRC逻辑单元33接收数据后，先储存在数据缓冲器342中。之后，数据处理单元341再从数据缓冲器342中读取适当的数据输出至并列转序列单元343。最后再由并列转序列单元343将数据利用不同的信号线分别输出至各个源极驱动器芯片。当然，数据转换单元34还包含一控制信号编码器344，以将控制信号进行编码后，亦经由并列转序列单元343将编码后的控制信号分别输出至各个源极驱动器芯片。

以下将进一步说明数据转换单元34的架构。图4为图3的数据转换单元的架构图。如该图所示，数据转换单元34包含一第一多任务器41、一内存42、一第二多任务器43、一缓冲器44、一解多任务器45、一并列转序列单元343、以及一控制信号编码器344。内存42包含两个区域，分别为第一存储区421与第二存储区422。缓冲器44亦包含第一缓冲区441与第二缓冲区442。数据转换单元34将FRC逻辑单元33所传来的数据(包含R、G、B)经由第一多任务器41的控制储存至第一存储区421或第二存储区422。该第一多任务器41是由一线切换信号LT来控制。之后，数据转换单元34将第一存储区421或第二存储区422的数据经由第二多任务器43的控制储存至第一缓冲区441或第二缓冲区442。而该第二多任务器43是由线切换信号LT与一点切换信号PT来控制。线切换信号LT控制从第一存储区421或第二存储区422读取数据，而点切换信号PT控制写入第一缓冲区441或第二缓冲区442。接着，数据转换单元34将经由解多任务器45控制从第一缓冲区441或第二缓冲区442读取数据后传送到并列转序列单元343。而该解多任务器45是由点切换信号PT控制。

因此，根据线切换信号LT与点切换信号PT的状态变化，数据转换单元34的数据传送有四种路径。

第一路径：当线切换信号LT为第一状态(例如为1的状态)且点切换信号PT亦为第一状态(例如为0的状态)时，该数据转换单元34将FRC逻辑单元33所传来的数据(包含R、G、B)经由第一多任务器41储存至第二存储区422，同时该数据转换单元34将第一存储区421的数据经由第二多任务器43储存至第二缓冲区442。而且，该数据转换单元34将第一缓冲区441的数据经由解多任务器45传送到并列转序列单元343。如图4的虚线箭号所示。

第二路径：当线切换信号LT为第一状态(例如为1的状态)且点切换信号PT亦第二状态(例如为1的状态)时，该数据转换单元34将FRC逻辑单元33所传来的数据(包含R、G、B)经由第一多任务器41储存至第二存储区422，同时该数据转换单元34将第一存储区421的数据经由第二多任务器43储存至第一缓冲区441。而且，该数据转换单元34将第二缓冲区442的数据经由解多任务器45传送到并列转序列单元343。

第三路径：当线切换信号LT为第二状态(例如为0的状态)且点切换信号PT亦为第一状态(例如为0的状态)时，该数据转换单元34将FRC逻辑单元33所传来的数据(包含R、G、B)经由第一多任务器41储存至第一存储区421，同时该数据转换单元34将第二存储区422的数据经由第二多任务器43储存至第二缓中区442。而且，该数据转换单元34将第一缓冲区441的数据经由解多任务器45传送到并列转序列单元343。

第四路径：当线切换信号LT为第二状态(例如为0的状态)且点切换信号PT亦为第二状态(例如为1的状态)时，该数据转换单元34将FRC逻辑单元33所传来的数据(包含R、G、B)经由第一多任务器41储存至第一存储区421，同时该数据转换单元34将第二存储区422的数据经由第二多任务器43储存至第一缓冲区441。而且，该数据转换单元34将第二缓冲区442的数据经由解多任务器45传送到并列转序列单元343。

图5为本发明源极驱动器的架构图。如该图所示，源极驱动器50包含一控制信号译码器与数据缓存器51、一移位缓存器(Shift Register)52、一数据闩锁器(Data Latches)53、一数字模拟转换单元(R-DAC)54、以及一输出缓冲器(Output Buffer)55。移位缓存器52、数据闩锁器53、R-DAC 54以及输出缓冲器55的功能与架构与公知的源极驱动器相同，不再重复说明。而控制信号译码器与数据缓存器51是接收模式控制信号DINT、时脉信号SCLK、以及R、G、B三条数据线，并根据模式控制信号DINT的状态来产生所需的控制信号或是接收像素数据。一般公知的控制信号有移位控制信号STH、加载控制信号LOAD、极性控制信号POL、以及预备控制信号STBY。这些控制信号分别用来控制移位缓存器52、数据闩锁器53、数字模拟转换单元54以及输出缓冲器55的动作，其控制方式与时机与公知的源极驱动器相同，不再重复说明。

图6为图5的控制信号译码器与数据缓存器的架构图。如图6所示，控制信号译码器与数据缓存器51包含一控制信号译码器511、一序列转并列单元512、以及一数据缓存器513。控制信号译码器511接收模式控制信号DINT与数据线R，并在模式控制信号DINT为控制模式时根据数据线R的数据产生所需的移位控制信号STH、加载控制信号LOAD、极性控制信号POL、以及预备控制信号STBY。序列转并列单元512接收模式控制信号DINT与数据线R、G、B，并将数据转成并列数据后暂存于数据缓存器513。序列转并列单元512是根据时脉信号SCLK作为取样时脉来取样数据线R、G、B上的信号，并以数据总线方式将数据传送至数据缓存器513。至于数据缓存器513将数据传至移位缓存器52与数据闩锁器53的架构与技术与公知技术相同，不再重复说明。

图7A与图7B表示整个行数据的传输流程。如该图所示，当时序控制器21要传送控制指令给源极驱动器时，时序控制器21会先将模式控制信号DINT设定为指令模式(在此实施例为高位准)，并利用控制信号编码器344将控制指令(在此实施例为传送控制信号STH)编码后，经由并列转序列单元343将编码后的数据传送至每个源极驱动器。之后，时序控制器21会再将模式控制信号DINT设定为数据模式(在此实施例为低位准)，并依序传送每个源极驱动器所对应的像素数据至每个源极驱动器。因此，在指令模式时，R0～R9的数据可以相同，也可以不相同的，以方便做各别控制。但在数据模式时，R0～R9的数据为传送到各个源极驱动芯片的序列数据。当序列数据传送结束后，时序控制器21会依据源极驱动器的特性，于适当时间内将模式控制信号DINT设定为指令模式，并利用控制信号编码器344将控制指令(在此实施例为传送控制信号LOAD与POL)编码后，经由并列转序列单元343将编码后的数据传送至每个源极驱动器，来完成整个行数据的传输流程。另外，在指令模式时可以仅使用到R0～R9的数据线来传输数据，也可使用其它数据线做传输，视双方协议而定。图7A与图7B的不同点为所传输的控制信号不同。另外，在图7A与图7B中的数据为6位，但也可以是8位或其它的位数，完全根据面板分辨率而调整。

另外，若是在***时脉SCLK的正缘及负缘均用来取样所传送的序列信号，如图7A与图7B所示，则***时脉SCLK的频率可以降为公知***时脉SCLK的频率的一半。如此，由于***时脉SCLK的频率降低，因此就功率的消耗来讲相对的会比公知使用RSDS的***小很多。并且对于高分辨率影像所面临传输速度的瓶颈，更因操作频率的减半而提供更高速的传输速度与效能。

图8为本发明液晶面板的数据控制方法的流程图。该数据控制方法是以序列传输方式将像素数据从时序控制器传送到源极驱动芯片。以下参考图8说明本发明液晶面板的数据控制方法。

步骤S802：开始。

步骤S804：等待图框数据。亦即，时序控制器处于等待接收图框数据的状态。

步骤S806：判断是否开始传输图框数据？若尚未开始传输，则跳回步骤S804；若要开始传输则跳至步骤S808。

步骤S808：等待数据线。亦即，***处于等待接收数据线的状态。

步骤S810：判断是否开始传输数据线？若尚未开始传输，则跳回步骤S808；若要开始传输则跳至步骤S812。

步骤S812：输出移位控制(STH)指令。亦即由时序控制器输出移位控制指令至每个源极驱动芯片。该移位控制指令事先被转换成序列信号后，再以序列方式传送。

步骤S814：以序列方式传送像素数据。亦即由时序控制器将每个像素数据转成序列格式后，再以序列方式传送至每个源极驱动芯片。

步骤S816：判断是否该数据线已传输完毕？若尚未传输完毕，则跳回步骤S814；若已传输完毕，则跳至步骤S818。

步骤S818：输出极性控制(POL)/加载控制(LOAD)指令。亦即由时序控制器输出极性控制/加载控制指令至每个源极驱动芯片。该极性控制/加载控制指令事先被转换成序列信号后，再以序列方式传送。

步骤S820：判断是否该图框已传输完毕？若尚未传输完毕，则跳回步骤S808；若已传输完毕，则跳至步骤S822。

步骤S822：结束该图框数据的传输，并跳回步骤S804。

本发明的控制方法主要是在传输数据时，由时序控制器将每个像素数据或控制指令转成序列格式后，再以序列方式传送至每个源极驱动芯片。由于数据事先已被转换成序列信号，因此时序控制器与每个源极驱动芯片之间仅需要R、G、B三条数据线、一***时脉SCLK、以及一模式控制信号即可。

以上虽以实施例说明本发明，但并不因此限定本发明的范围，只要不脱离本发明的要旨，该行业者可进行各种变形或变更。

Claims (15)

1.一种液晶面板的时序控制器，该时序控制器接收传输信号后，将控制信号与像素数据转成序列格式后传输至多个源极驱动器，其特征在于，该液晶面板的时序控制包含：

一信号接收器，接收所述的传输信号；

一数据读取单元，从所述信号接收器读取数据；

一控制逻辑单元，接收所述数据读取单元所读取的数据后，产生所述像素数据；

一数据转换单元，接收所述控制逻辑单元的像素数据，并将所述像素数据转换成多组序列信号后输出。

2.如权利要求1所述的液晶面板的时序控制器，其特征在于，所述数据转换单元包含：

一内存，包含一第一区段内存与一第二区段内存；

一第一多任务器，接收所述像素数据，并根据一第一选择信号将所接收的像素数据输出至所述第一区段内存或第二区段内存；

一缓冲器，包含一第一缓冲区单元与一第二缓冲区单元；

一第二多任务器，从所述第一区段内存与第二区段内存接收数据，并根据所述第一选择信号与一第二选择信号将所接收的数据输出至所述第一缓冲区单元或第二缓冲区单元；

一解多任务器，接收所述第一缓冲区单元与第二缓冲区单元的数据，并根据所述第二选择信号选择第一缓冲区单元或第二缓冲区单元的数据来输出；以及

一并列转序列单元，从所述解多任务器接收数据，并将该数据转换为序列信号输出。

3.如权利要求2所述的液晶面板的时序控制器，其特征在于，所述数据转换单元包含：

一控制信号编码器，将欲传送到所述源极驱动器的控制信号进行编码产生编码信号；

其中，所述并列转序列单元还接收所述编码信号，并将该编码信号转换为序列信号输出。

4.如权利要求3所述的液晶面板的时序控制器，其特征在于，所述数据转换单元还输出一模式控制信号，该模式控制信号用来指示所传输的信号为控制信号或是像素数据。

5.如权利要求3所述的液晶面板的时序控制器，其特征在于，所述数据转换单元还输出一时脉信号，该时脉信号用来同步输出数据与所连接的多个源极驱动器。

6.一种液晶面板的源极驱动器，该源极驱动器接收至少一条序列数据信号，并产生液晶面板的源极驱动信号，其特征在于，该液晶面板的源极驱动器包含：

一控制信号译码器与数据缓存器，接收所述序列数据信号与一模式控制信号，并根据该模式控制信号的状态来译码控制指令或接收像素数据，并跟据控制指令输出移位控制信号、加载控制信号、极性控制信号、预备控制信号与数据；

一移位缓存器，接收所述控制信号译码器与数据缓存器的数据，并根据控制信号进行移位动作；

一数据闩锁单元，接收所述移位缓存器的数据与所述加载控制信号，并根据该加载控制信号将所接收的数据加载；

一数字模拟转换单元，接收所述数据闩锁单元所输出的数据与所述极性控制信号，并根据该极性控制信号来控制；以及

一输出缓冲器，接收所述数字模拟转换单元的数据与所述预备控制信号，并根据该预备控制信号将数据输出。

7.如权利要求6所述的液晶面板的源极驱动器，其特征在于，所述控制信号译码器与数据缓存器包含：

一控制信号译码器，接收所述模式控制信号与至少一条所述序列数据信号，并在该模式控制信号为第一状态时译码该序列数据信号，并产生所述移位控制信号、加载控制信号、极性控制信号、预备控制信号；

一序列转并列单元，接收所述模式控制信号与条所述序列数据信号，并在该模式控制信号为第二状态时将锁接收的序列数据信号转换成并列信号，并输出并列数据；以及

一数据缓存器，接收所述序列转并列单元所输出的并列数据。

8.如权利要求7所述的液晶面板的源极驱动器，其特征在于，所述序列转并列单元还接收一时脉信号作为参考时脉信号。

9.一种液晶面板的控制电路，其特征在于，该液晶面板包含一时序控制器与至少一源极驱动器，该时序控制器接收传输信号后，将控制信号与数据转成序列格式后传输至源极驱动器，该时序控制器包含：

一信号接收器，接收所述传输信号；

一数据读取单元，从所述信号接收器读取数据；

一控制逻辑单元，接收所述数据读取单元所读取的数据后，产生像素数据；以及

一数据转换单元，接收所述控制逻辑单元的像素数据，并将所述像素数据转换成多组序列信号后输出；

其中所述每个源极驱动器包含：

一控制信号译码器与数据缓存器，接收所述序列数据信号与一模式控制信号，并根据该模式控制信号的状态来译码控制指令或接收像素数据，并跟据控制指令输出移位控制信号、加载控制信号、极性控制信号、预备控制信号与数据；

一移位缓存器，接收所述控制信号译码器与数据缓存器的数据，并根据控制信号进行移位动作；

一数据闩锁单元，接收所述移位缓存器的数据与所述加载控制信号，并根据该加载控制信号将所接收的数据加载；

一数字模拟转换单元，接收所述数据闩锁单元所输出的数据与所述极性控制信号，并根据该极性控制信号来控制；以及

一输出缓冲器，接收所述数字模拟转换单元的数据与所述预备控制信号，并根据该预备控制信号将数据输出。

10.如权利要求9所述的液晶面板的控制电路，其特征在于，所述时序控制器系分别连接多条信号线至所述每个源极驱动器，以利用所述多条信号线传输所述多组序列信号。

11.如权利要求10所述的液晶面板的控制电路，其特征在于，所述时序控制器还将控制指令转成序列信号后，利用至少一条所述信号线来传送控制指令。

12.如权利要求10所述的液晶面板的控制电路，其特征在于，所述时序控制器还输出一模式控制信号至所述每个源极驱动器，以利用该模式控制信号来设定所传输的序列信号为指令或像素数据。

13.一种液晶面板的控制方法，以序列传输方式将像素数据从时序控制器传送至源极驱动器，其特征在于，该控制方法包含下列步骤：

等待图框数据；

判断是否开始传输图框数据，若尚未开始传输，则跳回等待图框数据，若要开始传输则跳至下一步骤；

等待数据线；

判断是否开始传输数据线，若尚未开始传输，则跳回等待数据线步骤，若要开始传输则跳至下一步骤；

输出移位控制指令，由所述时序控制器传送移位控制指令至源极驱动器；

传送像素数据，由时序控制器将每个像素数据转成序列格式后，再以序列方式传送至每个源极驱动芯片；

判断是否所述数据线已传输完毕，若尚未传输完毕，则跳回传送像素数据步骤，若已传输完毕，则跳至下一步骤；

输出极性控制/加载控制指令，由所述时序控制器输出极性控制/加载控制指令至每个源极驱动器；

判断是否所述图框已传输完毕，若尚未传输完毕，则跳回等待数据线步骤，若已传输完毕，则跳回等待图框数据步骤。

14.如权利要求13所述的液晶面板的控制方法，其特征在于，所述输出移位控制指令的步骤是由所述时序控制器将移位控制指令转成序列格式后，再以序列方式传送至每个源极驱动芯片。

15.如权利要求13所述的液晶面板的控制方法，其特征在于，所述输出极性控制/加载控制指令的步骤是由所述时序控制器将极性控制/加载控制指令转成序列格式后，再以序列方式传送至每个源极驱动芯片。

Images