CN1862266A - 产品容错性测试方法及其故障***装置 - Google Patents
产品容错性测试方法及其故障***装置 Download PDFInfo
- Publication number
- CN1862266A CN1862266A CN 200510072436 CN200510072436A CN1862266A CN 1862266 A CN1862266 A CN 1862266A CN 200510072436 CN200510072436 CN 200510072436 CN 200510072436 A CN200510072436 A CN 200510072436A CN 1862266 A CN1862266 A CN 1862266A
- Authority
- CN
- China
- Prior art keywords
- fault
- signal
- control
- module
- product
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供了一种产品容错性测试方法及其故障***装置,通过产生故障模拟信号对产品进行容错性测试,所述方法在产品内部设置故障***装置,由故障***装置产生不同类型的故障模拟信号,通过产品内部的CPU控制接口选通故障***装置的通信控制模块,对通信控制模块的控制寄存器进行内容控制,有选择性地将不同类型的故障模拟信号***任意的芯片输入/输出管脚或直接***芯片内部的功能模块,从而模拟产品内部单元部分失效或全部失效。本方法可以为电子产品提供一种简单、功能强大的在线故障***手段,可完成多种类型信号故障的模拟,全面模拟各种故障模式,提高了单板测试覆盖面和重复性,丰富了容错性测试方法,改善了测试效果。
Description
技术领域
本发明涉及电子产品可靠性测试,特别涉及一种产品容错性测试方法及其故障***装置。
背景技术
现代电子类产品的设计越来越复杂,在人们生活中所占地位也越来越重要,对产品可靠性方面的要求日益严格,一旦产品出现故障,例如高端通信产品,将给用户带来很大的损失。因此电子产品中容错的可靠性设计变得日趋重要,针对产品可靠性设计的产品容错性测试也随之变得日益重要。
容错性测试是模拟产品内部的某个芯片失效,内部时钟信号丢失,内部状态信号错误等情况下,产品是否可以采取正确的保护、报警措施,以及错误恢复后产品是否可以恢复到正确的工作状态。产品容错可靠性测试一方面可以通过测试来验证产品可靠性设计是否能够正确实现,另一方面在于通过故障***发现产品容错设计方面的问题,以期在产品初期就可以采取相应措施,修改产品容错方面的问题,提高产品的可靠性。产品容错性测试的核心在于故障模拟信号的***模式。
目前,故障模拟信号的***方式基本上都是采取外部探针***故障信号的方式,如中国专利号为02108648的专利所采用的方法是使用外部电子单元产生高、低、脉冲等错误信号,输出到外部探针上,再将探针附在产品内部的信号点上,进行故障***。
但是,该现有技术存在以下几个方法的问题:
1、需要额外的错误信号发生单元,成本较高,还要考虑如何使探针和信号点紧密接触,技术实现较为复杂,通用性不强;
2、可操作性较差,需要放置探针等人工操作,对于内部信号点很多的复杂产品,这种需要人工操作的测试效率相对不高;
3、由于是采用将外部信号叠加在产品内部原信号上的方式,在内部信号驱动较强的情况下,外部信号的***有时只能使产品内部信号失真,另外对于高频信号来说,即使外加的探针上没有故障信号***,也会对信号质量产生很大影响,这些情况下就不能正确判断预期的故障***信号对产品造成的影响,不能得到正确的故障***测试效果;
4、通过外部***方式无法模拟信号断路(高阻态)下的故障模式,仍然只能采用人工断开产品内部通路的方法进行测试。
发明内容
本发明的目的在于克服现有技术可操作性较差、测试效率低、测试效果不准确、以及无法模拟信号断路(高阻态)下的故障模式的缺陷,从而提供一种产品容错测试方法及其故障***装置。
为解决上述技术问题,本发明的技术方案所提供的产品容错性测试方法在产品内部产生不同类型的故障模拟信号,通过对故障模拟信号进行控制,自动确定故障模拟信号***类型和***位置,从而实现模拟产品内部功能单元部分或全部失效。
所述故障模拟信号由故障***装置产生,故障模拟信号包括:长高、长低、高阻态、周期脉冲、单脉冲或个数可调的群脉冲信号。
故障***装置位于芯片内部的信号接口和芯片功能模块之间,并且与芯片信号接口和芯片功能模块之间具有双向信号通路,通过产品内部通讯接口的控制,故障模拟信号能够有选择性地***芯片的信号接口和芯片功能模块之间的信号流。
故障***装置还可以位于可编程逻辑器件中,并且与可编程逻辑器件的信号接口之间具有双向信号通路,通过产品内部通讯接口的控制,故障模拟信号能够有选择性地***可编程逻辑器件的信号接口和所述芯片信号接口之间的信号流。
故障模拟信号***的步骤包括:
(1)确定需要***的故障类型;
(2)确定需要***的故障位置;
(3)使能故障***,检查测试对象的工作情况是否符合预期结果,如果不符合则进行相关记录和分析;
(4)配置故障***停止,检查测试对象的工作情况是否符合预期结果,如果不符合则进行相关记录和分析。
所述故障***装置是采用硬件语言的描述方式实现的单元实体。
本发明提供的一种故障***装置,其特征在于包括通信控制模块、故障信号产生模块和故障***选择模块,通信控制模块分别与故障信号产生模块和故障***选择模块相连;通信控制模块将相关控制信号传递给故障信号产生模块和故障***选择模块,以确定故障模拟信号的***类型和***位置,从而模拟产品内部功能单元部分或全部失效。
所述通信控制模块包括控制信号接口和控制寄存器,CPU控制总线通过控制信号接口对控制寄存器进行读写操作,控制故障信号产生模块产生的故障信号类型以及故障***选择模块的故障信号***使能和***位置。
所述控制寄存器包括故障信号产生控制寄存器和故障***选择控制寄存器;
所述故障信号产生控制寄存器包括:
用于控制故障信号产生模块输出故障信号类型的故障类型控制寄存器;
用于控制脉冲宽度的输出脉冲宽度控制寄存器;和
用于控制脉冲数量的输出脉冲数量控制寄存器;
所述故障***选择控制寄存器控制故障***选择模块的故障信号***使能和***位置。
所述故障信号产生模块对故障类型控制寄存器的内容进行译码,得到故障信号多路转换器的控制信号,控制多路转换器选通相应的待***故障信号,并送入故障***选择模块中。
所述故障***选择模块对故障***选择控制寄存器的内容进行译码,产生选择控制信号,控制故障信号的***位置和故障信号的***和恢复。
所述故障信号产生模块直接采用芯片的工作时钟,或利用芯片和可编程逻辑器件多余管脚从外部引入时钟产生各种类型的故障模拟信号。
本发明的优点在于,通过在产品内部设置故障***装置,从而在产品内部实现长高、长低、高阻态、脉冲信号、周期信号等全面的故障信号产生和***,模拟产品内部单元部分失效或全部失效,可以进行产品容错的在线测试,为故障信号类型的控制和***提供了简单、方便的控制接口,提高了容错性测试的自动化测试程度,进而从整体上提高容错类可靠性测试效率和降低测试成本。
附图说明
图1为故障***装置在芯片内部嵌入的示意框图;
图2为通过可编程逻辑器件实现专用芯片故障***测试的示意框图;
图3为故障***装置的接口示意图;
图4为故障***装置的结构框图;
图5为故障信号的类型图;
图6为故障信号产生模块的结构框图;
图7为故障***选择模块的结构框图;
图8为故障***操作流程图。
具体实施方式
如图1所示,我们在产品内部的可编程芯片或自行设计的专用芯片内部嵌入一个故障信号***单元,需要进行故障***的信号由该模块处理后再接到相应功能单元,该故障单元可对芯片接口的输入输出信号和芯片内部功能模块间的信号进行故障***处理,但并不限制于在芯片I/O管脚处使用,也可用于芯片内部信号故障的***,如芯片的内部模块A和内部模块B间接口信号的故障***,也可用于模拟芯片内部如锁相环、业务处理模块、CPU通信控制模块等芯片部分功能模块的失效。
如图2所示,对于不能直接嵌入故障***装置的芯片,我们可以将其接口信号引入可编程逻辑器件,在可编程逻辑器件中实现对其故障***。
故障***装置与芯片的信号接口和芯片功能模块之间具有双向信号通路,通过产品内部CPU控制接口的控制,可以将故障模拟信号有选择性地***芯片的信号接口和芯片功能模块之间的信号流,也就是说,故障***装置可以任意选择在向芯片功能处理模块方向的芯片管脚输入信号,或向芯片外部接口方向的芯片管脚输出信号,以及芯片内部功能模块A和功能模块B间的内部接口信号上***故障信号。故障***装置目前采用VHDL和Verilog HDL等硬件语言的描述方式,嵌入在可编程逻辑芯片或自行设计的芯片中产生单元实体。
如图3所示,故障***装置接口包括:
(1)地址/数据输入总线,片选和读写控制等CPU控制总线。
(2)工作时钟信号输入。
(3)待***故障信号输入。
(4)经故障处理单元处理后的信号输出。
由故障***装置控制是将原信号送出,或在信号上***模拟的故障信号。
如图4所示,故障***装置包括通信控制模块,故障信号产生模块和故障***选择模块等部分。
通信控制模块部分包括地址、数据总线和片选、读写控制等CPU控制信号接口和故障信号产生控制寄存器、故障***选择控制等控制寄存器。该部分可等同看待为产品内部的一个功能组成部分,通过直接使用产品内部芯片的通信接口,可对故障***装置内部控制寄存器进行读写操作。通过对故障***装置内部控制寄存器的内容控制,实现对故障信号产生模块产生的故障信号类型控制,以及实现对故障***选择模块故障信号***是否使能和***位置的控制。
如图5所示,故障信号产生模块根据通信控制模块中故障信号产生控制寄存器的内容,控制产生下列各种故障模式:
(1)电平长高;
(2)电平长低;
(3)信号线高阻态;
(4)脉宽可调周期脉冲信号;
(5)脉宽可调的单脉冲信号;
(6)个数可调、脉冲宽度可调的群脉冲信号。
如图6和图7所示,故障信号产生模块直接可以采用芯片的工作时钟,或利用芯片和可编程逻辑器件多余管脚从外部引入时钟,并可在内部对其进行分频,其产生的脉冲宽度变化范围可以方便的根据需要进行设置。故障信号产生控制寄存器包括故障类型控制寄存器、输出脉冲宽度和输出数量控制寄存器。通过对故障类型控制寄存器译码控制选通相应的待***故障信号。在输出脉冲类信号时,输出脉冲宽度和输出数量控制寄存器控制脉冲的宽度和脉冲的个数。故障信号产生模块将产生的故障信号送到故障***选择模块中的多路转换器(MUX)的一端,由故障***选择模块控制是否在接口信号上***故障信号。
故障***选择模块根据CPU通信控制接口中故障***选择控制寄存器的内容,译码产生选择控制信号,送到接口上的多路转换器的控制端上,决定故障信号的***位置以及接口信号上输出原信号或是故障信号,从而实现故障信号的***和恢复。
如此我们就可以通过写故障***装置内部寄存器的方式,很方便的实现芯片接口的故障***,如图8所示,其操作步骤如下:
1、配置好测试环境,准备测试。此时产品处于正常工作状态,业务正常。
2、通过待***故障芯片的CPU控制接口,和故障***装置通信控制模块进行信息传递,将相关设置信息写入故障***装置内部故障***选择模块的故障***选择控制寄存器,配置好需要***的故障位置,即在那个信号上进行故障***。
3、通过待***故障芯片的CPU控制接口,和故障***装置通信控制模块进行信息传递,将相关设置信息写入故障***装置内部故障信号产生模块的故障信号产生控制寄存器,配置好需要***的故障类型(高、低、高阻、脉冲等)。如果***脉冲故障信号的话,同时还需要配置故障信号产生模块的脉冲高低电平宽度控制寄存器,脉冲数量控制寄存器。
4、通过待***故障芯片的CPU控制接口,和故障***装置通信控制模块进行信息传递,将相关设置信息写入故障***装置内部故障***选择模块的故障***选择控制寄存器,使能故障***。
5、检查测试对象工作情况是否符合预期结果,不符合的话进行相关记录和分析。
6、通过待***故障芯片的CPU控制接口,和故障***装置通信控制模块进行信息传递,将相关设置信息写入故障***装置内部故障***选择模块的故障***选择控制寄存器,停止故障***。如果***的是脉冲故障信号的话,脉冲输出完成后将自动停止故障***。
7、检查测试对象工作情况是否符合预期结果,不符合的话进行相关记录和分析。
8、继续测试的话,重复1-7步骤,进行下一个故障***测试。
从上述对本发明的具体描述可以看出,通过本发明的方法可以提高单板的可测性,丰富容错性测试方法,为容错测试提供了一种简单、功能强大的在线故障***手段,可完成以下多种类型信号故障的模拟,
(1)信号线长高;
(2)信号线长低;
(3)信号线断路(高阻);
(4)信号线单脉冲***;
(5)信号线群脉冲信号***;
(6)信号线状态连续振荡;
从而完成产品内部芯片、功能单元部分失效或全部失效故障模拟,不需要额外的错误信号发生单元,降低了成本;***的故障微观可控,可重复性好,可以保证***预期的错误信号,每次***的故障信号一致。能很好的解决外部人工故障***时控制精度低,故障信号一致性不好,信号线状态和预期不一致(如时钟信号无法完全拉低)等问题。提高了测试效果;可操作性好,无需摆放探针和焊接等人工操作,提高了测试效率;使用方便,软件通过故障***装置的CPU接口实现对故障***装置模块的控制,可以任意指定对哪个信号进行故障***,***的故障类型,***的故障持续时间,封装好的测试项目可以很好的融入自动化测试;故障***装置模块的可移植性好,其内部一个核心错误信号产生模块,产生的信号可以供所有管脚共享,占用资源很少,与单板以及逻辑本身实现的功能无关,只要单板内部芯片具有CPU接口,就可以采用本方法。
Claims (12)
1、一种产品容错性测试方法,该方法在产品内部产生不同类型的故障模拟信号,通过对故障模拟信号的控制,自动确定故障模拟信号的***类型和***位置,从而模拟产品内部功能单元部分或全部失效。
2、根据权利要求1所述的产品容错性测试方法,其特征在于:所述故障模拟信号由故障***装置产生,故障模拟信号包括:长高、长低、高阻态、周期脉冲、单脉冲或个数可调的群脉冲信号。
3、根据权利要求2所述的产品容错性测试方法,其特征在于:故障***装置位于芯片内部的信号接口和芯片功能模块之间,并且与芯片信号接口和芯片功能模块之间具有双向信号通路,通过产品内部通讯接口的控制,故障模拟信号能够有选择性地***芯片的信号接口和芯片功能模块之间的信号流。
4、根据权利要求2所述的产品容错性测试方法,其特征在于:故障***装置位于可编程逻辑器件中,并且与可编程逻辑器件的信号接口之间具有双向信号通路,通过产品内部通讯接口的控制,故障模拟信号能够有选择性地***可编程逻辑器件的信号接口和所述芯片信号接口之间的信号流。
5、根据权利要求1所述的产品容错性测试方法,其特征在于:故障模拟信号***的步骤包括:
(1)确定需要***的故障类型;
(2)确定需要***的故障位置;
(3)使能故障***,检查测试对象的工作情况是否符合预期结果,如果不符合则进行相关记录和分析;
(4)配置故障***停止,检查测试对象的工作情况是否符合预期结果,如果不符合则进行相关记录和分析。
6、根据权利要求3或4所述的产品容错性测试方法,其特征在于:所述故障***装置是采用硬件语言的描述方式实现的单元实体。
7、一种故障***装置,其特征在于包括通信控制模块、故障信号产生模块和故障***选择模块,通信控制模块分别与故障信号产生模块和故障***选择模块相连;通信控制模块将相关控制信号传递给故障信号产生模块和故障***选择模块,以确定故障模拟信号的***类型和***位置,从而模拟产品内部功能单元部分或全部失效。
8、根据权利要求7所述的故障***装置,其特征在于:所述通信控制模块包括控制信号接口和控制寄存器,CPU控制总线通过控制信号接口对控制寄存器进行读写操作,控制故障信号产生模块产生的故障信号类型以及故障***选择模块的故障信号***使能和***位置。
9、根据权利要求8所述的故障***装置,其特征在于:所述控制寄存器包括故障信号产生控制寄存器和故障***选择控制寄存器;
所述故障信号产生控制寄存器包括:
用于控制故障信号产生模块输出故障信号类型的故障类型控制寄存器;
用于控制脉冲宽度的输出脉冲宽度控制寄存器;和
用于控制脉冲数量的输出脉冲数量控制寄存器;
所述故障***选择控制寄存器控制故障***选择模块的故障信号***使能和***位置。
10、根据权利要求9所述的故障***装置,其特征在于:所述故障信号产生模块对故障类型控制寄存器的内容进行译码,得到故障信号多路转换器的控制信号,控制多路转换器选通相应的待***故障信号,并送入故障***选择模块中。
11、根据权利要求9所述的故障***装置,其特征在于:所述故障***选择模块对故障***选择控制寄存器的内容进行译码,产生选择控制信号,控制故障信号的***位置和故障信号的***和恢复。
12、根据权利要求10所述的故障***装置,其特征在于:所述故障信号产生模块直接采用芯片的工作时钟,或利用芯片和可编程逻辑器件多余管脚从外部引入时钟产生各种类型的故障模拟信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100724362A CN100439930C (zh) | 2005-05-11 | 2005-05-11 | 产品容错性测试方法及其故障***装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100724362A CN100439930C (zh) | 2005-05-11 | 2005-05-11 | 产品容错性测试方法及其故障***装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1862266A true CN1862266A (zh) | 2006-11-15 |
CN100439930C CN100439930C (zh) | 2008-12-03 |
Family
ID=37389737
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100724362A Expired - Fee Related CN100439930C (zh) | 2005-05-11 | 2005-05-11 | 产品容错性测试方法及其故障***装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100439930C (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009127160A1 (zh) * | 2008-04-17 | 2009-10-22 | 华为技术有限公司 | 容灾演练的方法、装置和服务器 |
CN102832791A (zh) * | 2011-06-15 | 2012-12-19 | 电力集成公司 | 对带外部编程端子的功率转换器控制器编程的方法和装置 |
CN110632408A (zh) * | 2018-06-25 | 2019-12-31 | 北京天诚同创电气有限公司 | 模拟电网故障的电子设备测试方法和装置 |
CN117539703A (zh) * | 2024-01-10 | 2024-02-09 | 长城信息股份有限公司 | 一种内存条防反插装置及方法 |
CN118075315A (zh) * | 2024-04-22 | 2024-05-24 | 南京仁芯科技有限公司 | 车载SerDes芯片、包括其的车载数据传输***和车辆 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI463153B (zh) * | 2012-03-30 | 2014-12-01 | Atomic Energy Council | 三重容錯類比輸入模組自動偵查故障裝置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4875209A (en) * | 1988-04-04 | 1989-10-17 | Raytheon Company | Transient and intermittent fault insertion |
US6108807A (en) * | 1997-07-28 | 2000-08-22 | Lucent Technologies Inc. | Apparatus and method for hybrid pin control of boundary scan applications |
CN1231768C (zh) * | 2002-04-08 | 2005-12-14 | 华为技术有限公司 | 信号故障注入机 |
CN1192525C (zh) * | 2002-04-08 | 2005-03-09 | 华为技术有限公司 | 多功能故障注入机 |
CN1230885C (zh) * | 2002-05-28 | 2005-12-07 | 华为技术有限公司 | 一种边界扫描芯片容错测试方法及*** |
CN100406899C (zh) * | 2003-05-10 | 2008-07-30 | 华为技术有限公司 | 一种进行测试用的电源模拟装置 |
-
2005
- 2005-05-11 CN CNB2005100724362A patent/CN100439930C/zh not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009127160A1 (zh) * | 2008-04-17 | 2009-10-22 | 华为技术有限公司 | 容灾演练的方法、装置和服务器 |
CN101262370B (zh) * | 2008-04-17 | 2011-09-14 | 华为技术有限公司 | 容灾演练的方法、装置和服务器 |
CN102832791A (zh) * | 2011-06-15 | 2012-12-19 | 电力集成公司 | 对带外部编程端子的功率转换器控制器编程的方法和装置 |
US9287786B2 (en) | 2011-06-15 | 2016-03-15 | Power Integrations, Inc. | Method and apparatus for programming a power converter controller with an external programming terminal having multiple functions |
CN110632408A (zh) * | 2018-06-25 | 2019-12-31 | 北京天诚同创电气有限公司 | 模拟电网故障的电子设备测试方法和装置 |
CN117539703A (zh) * | 2024-01-10 | 2024-02-09 | 长城信息股份有限公司 | 一种内存条防反插装置及方法 |
CN117539703B (zh) * | 2024-01-10 | 2024-04-23 | 长城信息股份有限公司 | 一种内存条防反插装置及方法 |
CN118075315A (zh) * | 2024-04-22 | 2024-05-24 | 南京仁芯科技有限公司 | 车载SerDes芯片、包括其的车载数据传输***和车辆 |
Also Published As
Publication number | Publication date |
---|---|
CN100439930C (zh) | 2008-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6460148B2 (en) | Enhanced embedded logic analyzer | |
US6247147B1 (en) | Enhanced embedded logic analyzer | |
US7882465B2 (en) | FPGA and method and system for configuring and debugging a FPGA | |
JP4856429B2 (ja) | バス検査のためのオンチップ回路 | |
US9495492B1 (en) | Implementing synchronous triggers for waveform capture in an FPGA prototyping system | |
US6609221B1 (en) | Method and apparatus for inducing bus saturation during operational testing of busses using a pattern generator | |
CN101051332A (zh) | 一种soc芯片***级验证***及方法 | |
CN1862266A (zh) | 产品容错性测试方法及其故障***装置 | |
US7132823B2 (en) | Design for test for a high speed serial interface | |
US20060179373A1 (en) | Device and method for JTAG test | |
EP2721427A1 (en) | An integrated circuit for testing using a high-speed input/output interface | |
CN100337212C (zh) | 逻辑验证***及方法 | |
US20140046650A1 (en) | Trace routing network | |
CN101079326A (zh) | 测试片上端接电路通断状态的半导体存储器件及测试方法 | |
CN111782453A (zh) | 一种基于ate的sram型fpga在线测试方法 | |
CN101865976A (zh) | 边界扫描测试***及测试方法 | |
JP2004527036A (ja) | ロジックシミュレーションを用いない複雑なicの設計検証法とその装置 | |
US8145963B2 (en) | Semiconductor integrated circuit device and delay fault testing method thereof | |
CN109828872A (zh) | 信号测试装置及方法 | |
CN1748154A (zh) | 集成电路的测试 | |
CN1913549A (zh) | 一种单板时钟信号实时监控的***及方法 | |
CN1184826C (zh) | 一种用于宽带交换设备功能测试的*** | |
CN115758963A (zh) | 芯片eda仿真中打印信息的处理装置、方法及*** | |
US7984343B2 (en) | Inter-device connection test circuit generating method, generation apparatus, and its storage medium | |
CN111796977B (zh) | 一种基于测试台的多端口uart功能测试方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081203 Termination date: 20160511 |