CN1855475A - 减少集成电路中的同时开关噪声的***和方法 - Google Patents

减少集成电路中的同时开关噪声的***和方法 Download PDF

Info

Publication number
CN1855475A
CN1855475A CN200610073630.7A CN200610073630A CN1855475A CN 1855475 A CN1855475 A CN 1855475A CN 200610073630 A CN200610073630 A CN 200610073630A CN 1855475 A CN1855475 A CN 1855475A
Authority
CN
China
Prior art keywords
integrated circuit
decoupling capacitor
hole
substrate
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200610073630.7A
Other languages
English (en)
Other versions
CN100505243C (zh
Inventor
细美英一
保罗·M.·哈维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
International Business Machines Corp
Original Assignee
Toshiba Corp
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, International Business Machines Corp filed Critical Toshiba Corp
Publication of CN1855475A publication Critical patent/CN1855475A/zh
Application granted granted Critical
Publication of CN100505243C publication Critical patent/CN100505243C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09072—Hole or recess under component or special relationship between hole and component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种减少集成电路中的开关噪声的***和方法。在一个实施例中，去耦电容器从在其上制造集成电路片的衬底的底面与集成电路连接。以较高的密集度把去耦电容器布置在集成电路的“过热点”区域中，而不是均匀分布。在一个实施例中，去耦电容器和其中安装集成电路的电路板中的对应孔被这样布置，使得电路板向集成电路的中央部分提供支持，从而防止集成电路弯曲而脱离吸热器/散热器。在一个实施例中，过热点中的连接集成电路内的不同接地面和/或电源面的通孔的密集度高于其它区域中的通孔的密集度。

Description

减少集成电路中的同时开关噪声的***和方法
技术领域
本发明一般涉及集成电路，更具体地说，涉及通过提供更集中地布置在集成电路中的过热点附近的去耦电容器，减少集成电路内的同时开关噪声的***和方法。
背景技术
随着计算机相关技术的发展，对增大的速度和处理能力的需求一直与技术进步相竞争。这导致具有数目越来越多、尺寸越来越小的电路组件的集成电路的开发。集成电路一般包含形成集成电路内的各种逻辑门、锁存器、放大器和其它组件的数百万个晶体管。
随着集成电路的复杂性的增大，以及集成电路中组件数目的增长，设计人员常常面临在早期的不太复杂的电路中不那么严重的问题，或者在这些电路中根本不存在的问题。例如，随着集成电路中晶体管数目的增大，由晶体管产生的同时开关噪声(simultaneous switchingnoise)量通常也增大。这种开关噪声能够降低集成电路的性能，乃至妨碍它们正确地发挥作用。
常规上，通过使去耦电容器与集成电路连接，解决开关噪声增大的问题。去耦电容器一般被布置在集成电路封装之外，每个去耦电容器的引线之一与集成电路中的接地面连接，另一引线与集成电路中的电源面连接。
常规上，去耦电容器被布置在衬底的底面，在所述衬底上制造集成电路片(die)。这允许去耦电容器被设置在接近集成电路片的位置，同时还允许吸热器或散热器被布置成与集成电路片接触。去耦电容器一般均匀地分布在集成电路片底面的区域内。由于去耦电容器的高度通常大于集成电路和安装集成电路的电路板之间的连接器的高度，因此必须在电路板中形成去耦电容器能够延伸通过的孔。
虽然这种常规技术确实降低了集成电路中的开关噪声，不过它具有几个缺陷。例如，在来自吸热器/散热器的压力下，电路板中的孔使集成电路可以弯曲，这减少了集成电路和吸热器/散热器之间的热接触。此外，对于减少开关噪声来说，集成电路上去耦电容器的均匀分布并不是最佳的。
发明内容
上面概述的一个或多个问题可由本发明的各个实施例解决。一般地说，本发明包括减少集成电路中的开关噪声，而不降低和集成电路一起使用的吸热器/散热器的效力的***和方法。在一个实施例中，去耦电容器从在其上制造集成电路片的衬底的底面与集成电路连接。以较高的密集度把去耦电容器布置在集成电路的“过热点”区域中，而不是均匀分布。在一个实施例中，去耦电容器和电路板中的对应孔(去耦电容器穿入其中)被布置成对集成电路的中央部分提供支持，从而防止集成电路弯曲而脱离吸热器/散热器。在一个实施例中，过热点中的连接集成电路内的不同接地面和/或电源面的通孔的密集度高于其它区域中的通孔(via)的密集度。
一个实施例包含一种设备，该设备包括集成电路片和一个或多个去耦电容器。去耦电容器在这样的位置与集成电路片外部连接，即使得在集成电路片内的过热点处去耦电容器的密集度较高。在一个实施例中，集成电路片被安装在衬底上，去耦电容器通过所述衬底与集成电路片连接。衬底可被安装到具有通过其形成的一个或多个孔的电路板上。孔被布置成使得当衬底被安装到电路板上时，去耦电容器延伸通过所述孔。电路板可包括位于集成电路片的中央部分之下的一部分，从而所述衬底上的连接器由该部分电路板支持。该设备还可包括布置成与集成电路片热接触的吸热器/散热器。诸如固定板和连接销钉之类的耦合器可被用于对吸热器/散热器施加压力，以便保持与集成电路片的热接触。集成电路片还可包括连接集成电路片中的接地面和/或电源面的通孔，其中与集成电路片上的其它区域中相比，在过热点处，所述通孔的密集度较高。
另一实施例包括一种配置成具有安装于其上的集成电路的电路板。该电路板包括在其中形成的一个或多个孔，所述孔被布置成允许与集成电路连接的去耦电容器延伸通过所述孔。所述电路板还包括布置在集成电路片中央下方的一部分，以对在集成电路片的中央部分之下的衬底上的连接器提供支持。
另一实施例包括一种方法，所述方法包括提供集成电路片，以较高的密集度在集成电路片中的过热点处布置一个或多个去耦电容器，和使去耦电容器与集成电路片内的电源面和/或接地面连接。
在一个实施例中，集成电路片被安装在衬底上，去耦电容器通过所述衬底与集成电路片连接。所述方法包括提供电路板，并在其中形成孔，随后把衬底安装到电路板上。孔被布置成使得当衬底被安装到电路板上时，去耦电容器延伸通过所述孔。电路板可被这样形成，使得一部分电路板被布置成对集成电路片的中央部分提供支持。所述方法还包括布置与集成电路片热接触的吸热器/散热器，并对吸热器/散热器施加压力，以便保持与集成电路片的热接触。所述方法还包括在集成电路片中形成通孔，所述通孔连接集成电路片中的接地面和/或电源面，其中与集成电路片上的其它区域中相比，在过热点处所述通孔的密集度较高。
各种另外的实施例也是可能的。
附图说明
当参考附图，阅读下面的详细说明时，本发明的其它目的和优点变得明显。
图1A-1C是图解说明根据现有技术的集成电路的结构的一组图。
图2是图解说明图1A-1C的集成电路内，去耦电容器与接地面和电源面的连接的图。
图3A-3C是图解说明根据现有技术的集成电路封装在电路板上的安装的一组图。
图4A-4B是图解说明根据现有技术的吸热器/散热器与集成电路封装的耦接的一组图；
图5A-5C是图解说明集成电路上的过热点，以及根据一个实施例的集成电路封装和电路板的去耦电容器和其它特征的配置的一组图。
图6是图5A-5C中所示的集成电路封装和电路板的横截面图。
图7是集成电路片和衬底的横截面图，表示根据一个实施例的通过对应通孔的接地面与电源面的互连。
图8A-8H是根据本发明的备选实施例，图解说明过热点位置，去耦电容器位置和电路板孔的可能变化的一组图。
虽然本发明存在各种修改和替换形式，不过在附图和附随的详细说明中举例表示了本发明的特定实施例。应理解附图和详细说明并不意图把本发明局限于所描述的特定实施例。相反，本公开意图涵盖落入由附加的权利要求限定的本发明的范围内的所有修改、等同和替换。
具体实施方式
下面说明本发明的一个或多个实施例。应注意下面描述的这些和任何其它实施例是例证性的，是用来举例说明本发明的，而不是对本发明的限制。
一般地说，本发明包括减少集成电路中的开关噪声的***和方法。在一个实施例中，按照把去耦电容器布置在集成电路中的过热点附近的构型，使去耦电容器与集成电路连接。其上安装集成电路的电路板可包括一个或多个孔，去耦电容器可延伸通过所述孔，孔被成形，以便对集成电路片的中央部分提供支持。另外，在过热点附近可更密集地形成连接集成电路电路中的接地面(plane)的通孔和连接集成电路中的电源面的通孔。
在详细讨论本发明之前，将说明集成电路的常规构型和安装，以便更清楚地指出与常规技术相关的问题，和本发明的各个实施例的优点。
参见图1A-1C，示出了图解说明根据现有技术的集成电路封装的结构的一组图。图1A是衬底上的集成电路片的顶视图。图1B是衬底上的集成电路片的横截面图，示出了一些去耦电容器和BGA球(ball)连接器。图1C是衬底的底视图，示出了去耦电容器和BGA球连接器的定位。
参见图1A，集成电路封装100包括集成电路片110和衬底120。集成电路片110包含形成集成电路的功能电路的逻辑门、锁存器和其它组件。集成电路片110安装在衬底120上，以便提供可被安装在电路板上的更稳健的封装。集成电路从而可被包含到更大的电路或器件中。
集成电路片110的物理输入端和输出端与衬底120上的导线或迹线(未示出)连接。这些导线或迹线还与衬底120上的连接器装置耦接。如上所述，提供所述连接器装置，以使集成电路与电路板耦接，从而集成电路能够与更大器件的其它组件交互作用。如图1B和1C中所示，连接器装置由一组BGA(球形网格阵列)球130组成。
这里使用的“迹线”指的是在集成电路片中形成的连接集成电路的组件的导电材料(例如铝)的图案化层。迹线起和非集成电路中的导线相同的作用。
虽然目前的多数集成电路(例如微处理器)是利用引脚网格阵列(PGA)来封装的，不过这里描述的实施例使用BGA球连接器，以便提供改进的性能。虽然PGA连接器易于安装和从电路板上取下，不过当使用这些连接器时，可能难以保持对信号完整性来说理想的条件。这是因为PGA连接器的长插针和插座具有较大的电感。当集成电路的运算速度较高(例如1GHz)时，这些电感会是问题。由于BGA连接具有小的焊球，而不是长插针，并且由于连接被直接装配在电路板上，而不是被***插座中，因此BGA连接具有优于PGA连接器的电性能。
参见图1C，示出了在衬底120的底面上，BGA球130和去耦电容器140的排列。(应注意虽然只用附图标记130明确地示出几个BGA球，以及只用附图标记140明确地示出几个去耦电容器，不过这些附图标记意在表示图中所示的任何/全部的相同部件)。可看出除了在衬底的中央部分150内没有BGA球之外，在衬底内，BGA球130被排列成规则的矩形图案或者网格。去耦电容器140呈规则的矩形图案地被排列在中央部分150内。
参见图2，图中示出了集成电路内去耦电容器与接地面和电源面的连接。图2示出了在去耦电容器210和220附近的集成电路的小横截面。如上所述，去耦电容器210和220被布置在衬底120的底面。去耦电容器210和220的每一个具有一对引线--去耦电容器210的211和212，去耦电容器220的221和222。应注意为了简明起见，描绘了这些双引线电容器，在一些实施例中使用的电容器可具有更多的(例如8条或10条)引线，以便降低它们的电感。每个去耦电容器的一条引线(例如引线211和221)与集成电路片110内的电源面230连接。每个去耦电容器的另一条引线(例如引线212和222)与集成电路片110内的接地面240连接。由去耦电容器提供的接地面和电源面之间的电容用于旁路接地面和电源面之间的高频信号(例如开关噪声)，同时隔离相应的DC电压。
参见图3A-3C，示出了图解说明根据现有技术的集成电路封装在电路板上的安装的一组图。图3A是电路板上的集成电路封装的顶视图。图3B是电路板上的集成电路封装的横截面图。图3C是电路板的底视图，同时通过电路板中的孔显示出一部分的集成电路封装和去耦电容器。
参见图3A，集成电路封装100安装在印刷电路板310上。集成电路封装的输入端和输出端通过在集成电路封装的底面上的BGA球130，直接与电路板上的导电迹线连接。图3B中可更清楚地了解该连接。
一般来说，与去耦电容器140相比，BGA球130较小。例如，BGA球约为0.4毫米高，而去耦电容器约为0.8毫米高。因此显然去耦电容器140不能装在集成电路封装100和电路板310之间，所述集成电路封装100和电路板310之间的间隔为BGA球130的高度。于是必须在电路板310中形成孔320。当集成电路封装100被安装在电路板310上时，去耦电容器140伸到孔320里，从而不会妨碍集成电路封装100与电路板310的连接。
由于诸如高性能微处理器之类的集成电路一般消耗大量的功率，因此通常必须提供一种消散当集成电路工作时它们所产生的热量的机构。吸热器或散热器一般被用于该用途。吸热器被用于从集成电路吸出热量。散热器被用于在更大的区域内散布在特定点中产生的热量。通常，这两种功能由相同的物理结构(例如，具有布置成与集成电路热接触的散热片或其它结构的金属片)，从而在本公开中将不区分它们。
参见图4A-4B，示出了根据现有技术的吸热器/散热器与集成电路封装的耦接的一组图。图4A表示在对吸热器/散热器施加的压力很小或不对吸热器/散热器施加压力的情况下，电路板、集成电路封装和吸热器/散热器的布置。图4B表示和图4A相同的布置，但是对吸热器/散热器施加了压力。
参见图4A，如上所述，集成电路封装100被安装在电路板310上。随后使吸热器/散热器410被设置成与集成电路片110的上表面接触。一般来说，吸热器/散热器410和集成电路片110的接触面匹配(例如，它们都是平直的)，使得在这两者之间能够产生良好的热接触。高热导率的物质(它可被称为热界面材料或者TIM)可被放置在这两个组件之间，以改善从集成电路片110到吸热器/散热器410的热传递。
通过对按照这种方式热耦合的两个组件施加压力，强行把它们合成一体，一般能够提高这两个组件之间的热传递的效率。这减小了这两个组件之间的热界面材料层的厚度。在图4A-4B中，通过贴着电路板310的底面与吸热器/散热器相对放置固定板(back plate)，对吸热器/散热器410施加压力。穿过吸热器/散热器410和固定板430布置一组销钉，并紧固所述销钉，以便把吸热器/散热器压在集成电路片110上。但是，由于在电路板310中存在孔，因此按照这种方式对吸热器/散热器410施加压力能实际上降低自集成电路片110的热传递的效率，因为该压力导致集成电路片110(和集成电路封装100的其它部分)朝着孔弯曲，脱离吸热器/散热器410。这会导致在集成电路片110和吸热器/散热器410之间形成间隙，增大热界面材料层的厚度(或者如果不使用热界面材料的话，那么会产生一个间隙)，从而妨碍集成电路片和吸热器/散热器之间的热传递。
在本发明的一个实施例中，去耦电容器被布置在集成电路的“过热点(hot spot)”附近，而不是布置在均匀分散在集成电路片的范围内的规则间隔的位置中。通过把去耦电容器布置成靠近过热点，更有效地减少了开关噪声。另外，当去耦电容器被不均匀地分布时，在电路板中形成的容纳去耦电容器的孔可被成形，从而对集成电路的中央部分提供支持。这能够减轻或消除集成电路的弯曲，该弯曲降低了集成电路片和吸热器/散热器之间的热耦合的效率。通过提供密度增大的连接集成电路中的接地面和/或电源面的通孔(via)，也能够减少集成电路中的开关噪声。
在许多情况下，集成电路的物理布局将具有一个或多个区域，所述一个或多个区域包括在正常工作期间经历高程度的活动(high levelof activity)的较高密集度的组件。由于在这些区域中活动程度高，这些区域中的电路组件使用的功率量高于其它区域中的功率量。从而，与集成电路的其它区域相比，在这些区域中耗散更多的热量。由于这些区域中的活动程度高和更多的功率耗散，因此它们常常被称为“过热点”。
参见图5A，图中图解说明了一个实施例中的集成电路片上的过热点。在该实施例中，集成电路片510包括两个过热点520和521。在集成电路片中，具有在集成电路工作期间活动程度较高的区域。应注意一般由图中的虚线示出的过热点并不表示活动程度和对应的热耗散的明显变化，因为这些活动程度从很高的活动性/热量的区域到低得多的活动性/热量的区域逐渐变化。虚线仅仅表示每个过热点的大体范围。另外应注意的是，虽然图5A描述了两个过热点，不过其它集成电路可具有更多或更少的过热点，这些过热点可具有规则或不规则的形状。
已确定与当把去耦电容器均匀分布在集成电路片的区域内时相比，当去耦电容器在过热点或者在其附近被连接到集成电路时，使用去耦电容器来减少同时开关噪声更为有效。从而，按规则图案(例如图1和2中的图案)把去耦电容器布置在集成电路片上的常规技术不如在过热点或其附近布置更密集的去耦电容器的图案(例如，图6-8中图解说明的图案)有效。
由于每个过热点的范围未被明确确定，并且由于去耦电容器具有有限的物理范围，因此去耦电容器的布置不能完全与过热点的边界相符合。从而，这里将就对于过热点的电容器的分布或密度(单位面积的电容器的数目)，说明去耦电容器的布置。不是采用把电容器布置成间隔规则距离的阵列(它对应于在集成电路片的区域内的均匀分布)的常规技术，本实施例把电容器布置成间隔不规则距离的排列(它对应于在集成电路片的区域内的非均匀分布)。去耦电容器的这种非均匀分布在过热点或其附近具有较高的电容器密集度(concentration)，在不包括过热点的区域中具有较低的密集度。
参见图5B，图解说明了根据一个实施例，去耦电容器和BGA球连接器在集成电路封装的底面(underside)上的定位。图5B描绘了其上安装集成电路片510的衬底530的底面。应注意图5A中的集成电路片510是按需要示出的，从而集成电路片510的取向在图5A中与当其在图5B的衬底530上的安装位置中时是相同的。于是，在图5B中，过热点520和521的位置与图5A中所示的相同。
集成电路片510在衬底530的对侧上的位置由图5B中的虚线指示。从图5A和5B可看出，去耦电容器540被布置在过热点520和521。一组六个去耦电容器被布置在过热点520上，而一组四个去耦电容器被布置在过热点521上。由于集成电路中的多数开关活动发生在过热点520和521，因此与均匀分布相比，去耦电容器540在这些过热点上的定位更有效地减少同时开关噪声。
如上所述，每个过热点的范围不能被确切定义，从而这里对“去耦电容器被布置在过热点上”的引用表示的是去耦电容器位置和过热点位置之间的大体而不是准确的相关性。另一方面，可用过热点区域中去耦电容器的密集度来表示过热点上去耦电容器的布置。在图5B中可看出，和除去过热点的集成电路片510的区域(例如，集成电路片的右上角)相比，在过热点520和521的区域中，去耦电容器的密集度较高。
如上所述，在集成电路片中，在过热点附近布置较高密集度的去耦电容器可以得到把其上将安装集成电路的电路板配置成对集成电路片的中央部分提供支持的附加优点。如图5B中所示，去耦电容器540被分成两组，一组在集成电路片的左侧，另一组在集成电路片的右侧。去耦电容器的这两个分组之间的间距使得在这两组去耦电容器之间能够布置一系列的BGA球。这些BGA球将接触其上将安装集成电路封装的电路板的对应部分，从而支持集成电路封装的中央部分。
参见图5C，图5C是具有安装于其上的集成电路封装的电路板560的底面的视图。同样，集成电路片510的位置由该图中的虚线示出。不是具有大体与集成电路片510的范围相符合的单个大孔(如现有技术那样)，电路板560包括两个孔570和571，以容纳在集成电路封装的底面上的两组去耦电容器。去耦电容器的位置同样由该图中的虚线示出。应注意电路板560包括介于孔570和571之间的部分，该部分与布置在集成电路封装上的两组去耦电容器之间的一系列BGA球接触。这部分电路板560对集成电路封装的中央部分提供支持。
参见图6，示出了图5A-5C中图解说明的集成电路封装和电路板的横截面图。在图6中，集成电路封装(由集成电路片510、衬底530、去耦电容器540和BGA球550组成)被安装在电路板560上。吸热器/散热器680被布置成与集成电路片510接触，通过在电路板560下放置固定板681，并利用销钉682和683连接吸热器/散热器和固定板，对吸热器/散热器施加压力。在该图中可更清楚地看出，电路板560的在孔570和571之间的部分(661)接触介于这两组去耦电容器之间的一系列BGA球(651)，以对集成电路封装的中央部分提供支持。从而，当对吸热器/散热器680施加压力时，集成电路封装不会弯曲脱离吸热器/散热器，从而在集成电路片510和吸热器/散热器之间保持良好的热接触。从而，能够使用去耦电容器，减少了集成电路中的同时开关噪声，而不会不利地影响吸热器/散热器的效率。
如上所述，通过在集成电路衬底中的接地面和电源面之间恰当地布置通孔，也能够减少集成电路中的同时开关噪声。通常，集成电路衬底包括多层。每层可包含各种电路组件和导电迹线。不同层中的组件或迹线之间的连接可由集成电路衬底中的通孔实现。通孔是一般通过钻通集成电路衬底的一层或多层形成孔，并用焊料填充(或者涂覆)该孔形成的电互连。
一般来说，集成电路的每一层中的电组件必须具有电源和接地连接。从而，每一层上一般存在与源电压(例如Vdd)连接的多个电迹线，以及与接地电位连接的多个迹线。对于本公开来说，某一层上的处于源电压电位的迹线被称为电源面，而某一层上的处于地电位的迹线被称为接地面。一般形成多个通孔，以使不同层上的电源/接地面相互连接，以及使其与去耦电容器连接。常规上，在任何便利的位置形成这些通孔。
已确定与电源面和/或接地面连接的这些通孔有益于减少同时开关噪声。由于这些通孔是有益的，因此本发明的一些实施例使用它们来提供进一步的降噪。更具体地说，不是不考虑集成电路中的过热点把这些通孔布置在便利的位置，而是这样布置这些通孔，使得在过热点或其附近通孔的密集度(即，单位面积的通孔的数目)高，在集成电路的其它区域中通孔的密集度低。
参考图7，图解说明接地面和/或电源面之间的通孔的变化的密集度。图7是集成电路衬底横截面图，示出通过对应通孔的接地面和电源面的互连。图7中，集成电路片710安装在衬底730上。衬底730包含多层，每层具有一个接地面和一个电源面。在图7中，描绘了这样的四个面(760-763)。假定其中的两个面是电源面，另两个面是接地面。例如，面760和762可以是电源面，而面761和763可以是接地面。多个通孔(例如770)连接电源面760与电源面762。类似地，多个通孔连接电源面761与电源面763。多个通孔还使接地面和电源面与去耦电容器780和781连接。集成电路的第一部分750被假定为过热点，而假定第二部分751不是过热点。可看出过热点区域(集成电路片的部分750)中的通孔的密集度高于在非过热点区域(部分751)中的密集度。
虽然图7中的附图标记770只明确地示出通孔之一，不过，该附图标记是用来总体表示通孔。为了清楚起见，该附图标记只明确地示出通孔之一。
应注意，如同去耦电容器的分布一样，互连电源面和/或接地面的通孔的布置不能严格对应于过热点的不清楚的边界，从而这里对通孔的密集度的引用应被视为指的是过热点附近通常较近的通孔间距。
上面的描述针对的是本发明的特定实施例。这些实施例是对本发明的举例说明，上述特征的各种变化可包括在备选实施例中。例如，可以认识到在具有不同设计的集成电路之间，过热点的位置可能显著变化。于是，与这些不同的集成电路连接的去耦电容器的位置也将变化。其上安装这些集成电路的电路板的构形同样将随过热点上的不同位置，以及去耦电容器的对应位置而变化。
参见图8A-8H，示出了图解说明过热点位置、去耦电容器位置和电路板孔的可能变化的多个图。在这些图中的每一个中，外部的实线(例如860)代表电路板。虚线正方形(例如810)代表集成电路片的位置。内部的实线(例如870)代表电路板中的孔，小的虚线矩形(例如840)代表去耦电容器的位置。虽然图中只描绘了去耦电容器和电路板中的对应孔，不过假定去耦电容器的位置对应于各个集成电路中的过热点。
参见图8A，示出了在电路板860中具有单一孔870的一个实施例。在该实施例中，去耦电容器840集中在从集成电路片810的顶部延伸到该集成电路片的底部的条带中。由于孔870较窄，当通过吸热器/散热器对集成电路封装施加压力时，集成电路封装不会过多弯曲。于是，在集成电路片的中心不需要任何额外的支持。参见图8B，图中示出了另一实施例，其中去耦电容器被配置成跨越集成电路片的区域，并且接近集成电路片一侧的条带。由于在集成电路片中心附近不存在去耦电容器，因此电路板对集成电路片的中央部分提供支持，对抗集成电路片的弯曲。
参见图8C，图中示出了一个实施例，其中去耦电容器以两个对称分组的形式被布置在集成电路片的相对两侧。电路板包括介于容纳这些电容器分组的孔之间的部分，从而可对集成电路封装的中央部分提供支持。参见图8D，图中表示一个备选实施例，其中同样存在去耦电容器的分组和电路板中的对应孔，但是所述分组更不规则。尽管如此，在分组之间存在间距，使得介于孔之间的那部分电路板将对集成电路封装提供支持。
参见图8E，图中示出了其中去耦电容器被布置成不规则、但是对称的分组的实施例。在所述分组之间留有一部分的电路板，以对集成电路片的中央部分提供支持(包括介于这两个分组中最近的电容器之间的细小条带，以对这两个分组间的更大部分的电路板提供额外的稳定性)。参见图8F，以“C”形构形示出了去耦电容器的单一不规则分组。“C”形构形中心的那部分电路板对集成电路片的中央部分提供支持。
参见图8G，图中示出了其中存在去耦电容器的三个分组的实施例。应注意不仅不同集成电路中的过热点的位置可以变化，而且不同集成电路中的过热点的数目也可变化。在去耦电容器的较大分组之间留有一部分电路板，以便对集成电路片提供支持。参见图8H，图中示出了其中存在去耦电容器的两个分组的实施例。在该实施例中，位于集成电路片的右下角的分组中的去耦电容器具有更小的间距，剩余的去耦电容器具有较大的间距。应注意各个实施例可包括未被布置在相应集成电路中的过热点或其附近的去耦电容器-去耦电容器不需要被唯一地布置在过热点，而只需要在这些区域中具有较高的密集度。在图8H的实施例中，同样存在能够对集成电路片的中央部分提供支持的一部分电路板。
本领域的技术人员会进一步理解可按照各种方式实现结合这里描述的实施例说明的各种例证逻辑块、模块和算法步骤。为了清楚地举例说明这种互换性，上面关于它们的功能性一般地说明了各种例证组件、块、模块和步骤。对于每种特定应用，本领域的技术人员可按照变化的方式实现所述功能性，但是，这样的实现决策不应被理解为脱离本发明的范围。
上面关于具体实施例，说明了本发明可提供的益处和优点。这些益处和优点，以及导致出现这些益处和优点，或者使它们变得更显著的任何要素或限制不应被理解为任何或所有权利要求的关键性、必要的或者基本特征。这里使用的术语“包括”或其任何其它变型意在被解释为非排他地包括遵循这些术语的要素或限制。因此，包含一组要素的***、方法或者其它实施例并不仅仅局限于这些要素，可包括未明确列出或者要求保护的实施例所固有的其它要素。
提供所公开实施例的上述说明是为了使本领域的技术人员能够实现或利用本发明。对于本领域的技术人员来说，对这些实施例的各种修改是明显的，并且这里定义的一般原理适用于其它实施例，而不脱离本发明的精神或范围。从而，本发明并不意图局限于这里所示的实施例，相反，本发明将被给予与这里公开的、并在下述权利要求中陈述的原理和新特征一致的最大范围。

Claims (20)

1、一种设备，包括：
集成电路；和
一个或多个去耦电容器，从外部连接到集成电路；
其中去耦电容器被布置成在集成电路内的一个或多个过热点处具有较高的去耦电容器密集度。
2、按照权利要求1所述的设备，其中以不规则的间距把去耦电容器布置在集成电路的范围内。
3、按照权利要求1所述的设备，其中去耦电容器通过其上安装集成电路片的衬底与集成电路连接，其中所述衬底包括一个或多个用于集成电路片的连接器。
4、按照权利要求3所述的设备，还包括其中形成有一个或多个孔的电路板，其中孔被布置成使得当衬底被安装到电路板上时，去耦电容器延伸通过所述孔。
5、按照权利要求4所述的设备，其中去耦电容器和孔相对于集成电路被不对称布置。
6、按照权利要求4所述的设备，其中电路板包括位于集成电路的中央部分之下的一部分。
7、按照权利要求6所述的设备，其中位于集成电路的中央部分之下的该部分电路板接触衬底上的一个或多个连接器。
8、按照权利要求7所述的设备，还包括：
定位成与集成电路片热接触的吸热器/散热器；和
配置成对吸热器/散热器施加压力，以便保持与集成电路片的热接触的耦合器。
9、按照权利要求1所述的设备，其中集成电路包含多个通孔，其中第一组通孔连接集成电路衬底中的两个或者更多的接地面，第二组通孔连接集成电路衬底中的两个或者更多的电源面，其中过热点附近的通孔的密集度高于不在过热点附近的区域中的通孔的密集度。
10、一种设备，包括：
配置成具有安装于其上的集成电路的电路板；
其中所述电路板包括在其中形成的一个或多个孔，所述孔被布置成允许与集成电路连接的一个或多个去耦电容器延伸通过所述孔；和
其中所述电路板包括与所述一个或多个孔相邻的部分，所述部分被定位成支持集成电路的中央部分。
11、一种方法，所述方法包括：
提供集成电路；
以较高的去耦电容器密集度在集成电路内的一个或多个过热点处布置一个或多个去耦电容器；和
使去耦电容器与集成电路内的电源面和/或接地面连接。
12、按照权利要求11所述的方法，还包括以不规则的间距把去耦电容器布置在集成电路的范围内。
13、按照权利要求11所述的方法，其中使去耦电容器与集成电路内的电源面和/或接地面连接包括使去耦电容器通过衬底与集成电路片连接，集成电路片被安装在所述衬底上，并且所述衬底包括一个或多个用于集成电路片的连接器。
14、按照权利要求13所述的方法，还包括提供电路板，在所述电路板中形成一个或多个孔，其中所述孔被布置成使得当衬底被安装到电路板上时，去耦电容器延伸通过所述孔。
15、按照权利要求14所述的方法，还包括把衬底安装到电路板上。
16、按照权利要求14所述的方法，还包括相对于集成电路不对称地布置去耦电容器和孔。
17、按照权利要求14所述的方法，其中在电路板中形成孔包括提供布置在集成电路的中央部分之下的一部分电路板。
18、按照权利要求17所述的方法，还包括把衬底上的一个或多个连接器布置成与布置在集成电路的中央部分之下的那部分电路板接触。
19、按照权利要求18所述的方法，还包括：
布置与集成电路片热接触的吸热器/散热器；和
对吸热器/散热器施加压力，以便保持与集成电路片的热接触。
20、按照权利要求11所述的方法，还包括在集成电路片中形成多个通孔，其中第一组通孔连接集成电路衬底中的两个或者更多的接地面，第二组通孔连接集成电路衬底中的两个或者更多的电源面，其中过热点附近的通孔的密集度高于不在过热点附近的区域中的通孔的密集度。
CN200610073630.7A 2005-04-13 2006-04-13 减少集成电路中的同时开关噪声的***和方法 Expired - Fee Related CN100505243C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/105,113 US7492570B2 (en) 2005-04-13 2005-04-13 Systems and methods for reducing simultaneous switching noise in an integrated circuit
US11/105,113 2005-04-13

Publications (2)

Publication Number Publication Date
CN1855475A true CN1855475A (zh) 2006-11-01
CN100505243C CN100505243C (zh) 2009-06-24

Family

ID=37107726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610073630.7A Expired - Fee Related CN100505243C (zh) 2005-04-13 2006-04-13 减少集成电路中的同时开关噪声的***和方法

Country Status (3)

Country Link
US (1) US7492570B2 (zh)
JP (1) JP4728865B2 (zh)
CN (1) CN100505243C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101653056B (zh) * 2007-02-15 2011-08-31 日本电气株式会社 电子器件安装设备及其噪声抑制方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5259945B2 (ja) * 2006-10-30 2013-08-07 スリーエム イノベイティブ プロパティズ カンパニー 熱放散機能を備えたｉｃソケット
JP2011138959A (ja) * 2009-12-28 2011-07-14 Toshiba Corp 電子機器
US8627261B1 (en) * 2011-09-14 2014-01-07 Altera Corporation Method and apparatus for performing automatic decoupling capacitor selection for power distribution networks
US8739097B2 (en) * 2012-09-14 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method for placing decoupling capacitors
JP6267326B2 (ja) * 2014-04-21 2018-01-24 株式会社日立製作所 多層プリント基板
WO2018182643A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Three-dimensional decoupling integration within hole in motherboard
US20200373224A1 (en) * 2019-05-21 2020-11-26 Microsoft Technology Licensing, Llc Through-silicon vias and decoupling capacitance
US11710726B2 (en) 2019-06-25 2023-07-25 Microsoft Technology Licensing, Llc Through-board power control arrangements for integrated circuit devices

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5103283A (en) * 1989-01-17 1992-04-07 Hite Larry R Packaged integrated circuit with in-cavity decoupling capacitors
US5272590A (en) * 1990-02-12 1993-12-21 Hernandez Jorge M Integrated circuit package having an internal cavity for incorporating decoupling capacitor
US5694297A (en) * 1995-09-05 1997-12-02 Astec International Limited Integrated circuit mounting structure including a switching power supply
US5956576A (en) * 1996-09-13 1999-09-21 International Business Machines Corporation Enhanced protection of semiconductors with dual surface seal
US6430058B1 (en) * 1999-12-02 2002-08-06 Intel Corporation Integrated circuit package
US6446317B1 (en) * 2000-03-31 2002-09-10 Intel Corporation Hybrid capacitor and method of fabrication therefor
US6611419B1 (en) * 2000-07-31 2003-08-26 Intel Corporation Electronic assembly comprising substrate with embedded capacitors
US6979894B1 (en) * 2001-09-27 2005-12-27 Marvell International Ltd. Integrated chip package having intermediate substrate
US7173329B2 (en) * 2001-09-28 2007-02-06 Intel Corporation Package stiffener
US6967416B2 (en) * 2002-07-11 2005-11-22 International Business Machines Corporation Shared on-chip decoupling capacitor and heat-sink devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101653056B (zh) * 2007-02-15 2011-08-31 日本电气株式会社 电子器件安装设备及其噪声抑制方法

Also Published As

Publication number Publication date
CN100505243C (zh) 2009-06-24
JP4728865B2 (ja) 2011-07-20
US20060231947A1 (en) 2006-10-19
US7492570B2 (en) 2009-02-17
JP2006295193A (ja) 2006-10-26

Similar Documents

Publication Publication Date Title
CN1855475A (zh) 减少集成电路中的同时开关噪声的***和方法
CN2879422Y (zh) 格栅阵列封装体上的导电垫配置
US7151319B2 (en) Semiconductor device
CN1146977C (zh) 安装倒装片的结构和防止倒装片键合区起伏的图案
US7284992B2 (en) Electronic package structures using land grid array interposers for module-to-board interconnection
CN1326312A (zh) 印刷电路板以及使用该电路板的电子设备
CN102165584A (zh) 用于已安装处理器的输入/输出架构及使用其的方法
EP1810329A2 (en) Integrated circuit nanotube-based substrate
CN1496213A (zh) 用于减少多层电路板的层数的技术
CN1510986A (zh) 减少信号布线设备中的层数的技术
TW202002202A (zh) 電子裝置及電路基板
EP1196014B1 (en) Printed wiring board unit, hierarchical mounting auxiliary substrate and electronic apparatus
WO2007054409A1 (de) Elektronische schaltungsanordnung und verfahren zur herstellung einer elektronischen schaltungsanordnung
US20030043560A1 (en) Printed circuit board having a microelectronic semiconductor device mount area for trace routing therethrough
US7503111B2 (en) Method for increasing wiring channels/density under dense via fields
JP2019114677A (ja) プリント配線板
CN1624912A (zh) 器件封装件和印刷电路板及电子装置
CN1809974A (zh) 用于处理封装/母板的谐振的电容器相关的***
JPH03286590A (ja) セラミック配線基板
US7655872B2 (en) Through-hole arrangement for a ball grid array package
CN111213234B (zh) 半导体组装件
KR100276858B1 (ko) 향상된패드설계를갖는전자패키지
CN1959986A (zh) 半导体器件
CN110620101B (zh) 主控元件及电路基板
JP3076812U (ja) 配線板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090624

Termination date: 20130413