CN1848717B - 获得异步解映射时钟的方法及电路 - Google Patents

获得异步解映射时钟的方法及电路 Download PDF

Info

Publication number
CN1848717B
CN1848717B CN2005100645888A CN200510064588A CN1848717B CN 1848717 B CN1848717 B CN 1848717B CN 2005100645888 A CN2005100645888 A CN 2005100645888A CN 200510064588 A CN200510064588 A CN 200510064588A CN 1848717 B CN1848717 B CN 1848717B
Authority
CN
China
Prior art keywords
clock signal
mapping
clock
data
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005100645888A
Other languages
English (en)
Other versions
CN1848717A (zh
Inventor
季魁文
石磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to CN2005100645888A priority Critical patent/CN1848717B/zh
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to EP06722051A priority patent/EP1804440B9/en
Priority to AT06722051T priority patent/ATE431029T1/de
Priority to PCT/CN2006/000398 priority patent/WO2006108337A1/zh
Priority to ES06722051T priority patent/ES2327062T3/es
Priority to DE602006006647T priority patent/DE602006006647D1/de
Publication of CN1848717A publication Critical patent/CN1848717A/zh
Priority to US11/702,889 priority patent/US8090066B2/en
Application granted granted Critical
Publication of CN1848717B publication Critical patent/CN1848717B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
    • H04J3/076—Bit and byte stuffing, e.g. SDH/PDH desynchronisers, bit-leaking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1611—Synchronous digital hierarchy [SDH] or SONET

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

本发明涉及一种获得异步解映射时钟的方法及电路。本发明主要为：首先，根据需要解映射处理的数据及其对应时钟信号的特征处理并获得缺口均匀的平滑时钟；然后，通过对所述缺口均匀的平滑时钟进行锁相处理便可以获得解映射处理所需要的理想的时钟信号。因此，本发明能有效滤除异步映射和解映射过程中产生的大量抖动，保证高性能的时钟输出；而且，本发明不仅能运用于OTN映射到SDH，还可以运用于SDH映射到OTN等其他异步映射解映射处理过程中，从而有效提高数据解映射处理的性能。

Description

获得异步解映射时钟的方法及电路 
技术领域
本发明涉及光网络技术领域，尤其涉及一种获得异步解映射时钟的方法。 
背景技术
在SDH(同步数字序列)网络广泛应用的情况下，存在OTN(光传送网)连接信号ODUk(光通道数据单元K)进入SDH网络传送的需求；同时考虑OTN和SDH网络的共存，也需要提供一种ODUk信号以客户数据的形式映射进入C-4-Xc(C-4加上开销即构成了STM-N数据)，进而以虚级联方式进行传送的方法。 
ITU-T的G.707标准定义的ODUk异步映射进入C-4-Xv的映射方法，ODUk连接信号可以在SDH网络中以VC-4虚级联的方式进行传送，即ODU1映射进入C-4-17c，ODU2映射进入C-4-68v。下图描述了ODU1到C-4-17c的实际映射结构，其中D表示有效数据、R表示固定填塞、C表示调整机会，其中，CCCCC＝00000表示S是有效数据，CCCCC＝11111表示S是填塞数据。 
以ODU1为例，在解映射恢复ODU1数据时需要在C-4-17c中恢复出ODU1的异步时钟。异步映射和解映射过程中必然会产生大量映射和结合抖动，而根据G.8251定义可知OTN业务对于抖动的要求很高，势必需要一种时钟恢复方案滤除相应抖动、保证时钟性能。 
为滤除抖动保证时钟性能，目前采用的实现方式如图1所示，控制写入模块根据映射结构以及时钟和实际数据，产生一个带缺口的时钟，去掉STM-N(同步传输模块等级N)中的开销和填塞bit，将实际ODU1数据写入FIFO(先进先出队列)。并用一个由PD(鉴相器)、LPF(低通滤波器)及VCO(压控振荡器)依次相连组成的PLL(锁相环)去平滑带缺口的时钟，即对带缺口的时钟信号进行锁相处理，从而产生实际ODU1时钟，即解映射时钟信号，用于控制FIFO中ODU数据的读出。 
由于STM-N中既存在固定bit的填塞，又存在异步速率调整控制bit，还有大量的开销，因此，如果仅仅用一个锁相环直接去产生ODU1时钟，很难保证实际输出ODU时钟的抖动性能，从而也就难以达到G.8251对OTN抖动产生的要求。 
发明内容
鉴于上述现有技术所存在的问题，本发明的目的是提供一种获得异步解映射时钟的方法及电路，可以获得低抖动高性能的解映射时钟信号，从而保证针对数据解映射处理的良好性能。 
本发明的目的是通过以下技术方案实现的： 
本发明提供了一种获得异步解映射时钟的方法，包括： 
A、根据需要解映射处理的数据及其对应时钟信号的特征获得控制写入模块输出的带缺口的时钟信号；根据需要解映射处理的数据及其对应时钟信号的特征获得平滑控制模块输出的缺口均匀的平滑时钟信号； 
B、对所述缺口均匀的平滑时钟信号进行锁相处理获得解映射处理所需要的时钟信号；所述的步骤B包括： 
基于所述的带缺口的时钟信号将需要解映射的数据写入FIFO中； 
对所述平滑时钟信号进行锁相处理获得需要的光通道数据单元ODU时钟信号。 
所述的步骤A包括： 
采用预制调度图案的方式对相应的时钟信号进行平滑处理并获得缺口均匀的平滑时钟。 
所述的调度图案为根据需要解映射处理的数据的特征计算获得。 
所述的步骤B包括： 
对所述平滑时钟信号依次进行鉴相、低通滤波及压控振荡处理并获得需要的ODU时钟信号。 
本发明另提供了一种异步解映射时钟产生电路，包括： 
平滑控制模块：其输入为需要解映射的数据及其对应的时钟信号，并用于根据所述数据及时钟信号的特征获得并输出缺口均匀的平滑时钟信号； 
控制写入模块，其输入为需要解映射的数据及其对应的时钟信号，输出带缺口的时钟信号； 
锁相处理模块：直接或间接获取平滑时钟信号信息，并用于对所述的平滑时钟信号信息进行锁相处理获得解映射时钟信号；具体用于： 
基于所述的带缺口的时钟信号将需要解映射的数据写入FIFO中； 
对所述平滑时钟信号进行锁相处理获得需要的光通道数据单元ODU时钟信号。 
本发明还提供了一种基于如上所述异步解映射时钟产生电路的异步解映射处理电路，具体包括： 
所述控制写入模块：其输入为需要解映射的数据及其对应的时钟信号，输出带缺口的时钟信号作为一级先进先出队列FIFO的写入时钟； 
一级FIFO：其输入为需要解映射的数据，并用于根据所述控制写入模块输出的带缺口的时钟信号写入所述数据，且所述的平滑控制模块输出的平滑时钟信号作为其读出时钟信号，控制一级FIFO数据的读出； 
二级FIFO：其输入为一级FIFO的输出数据，所述的平滑控制模块输入的平滑时钟信号作为其写入时钟信号，二级FIFO通过其读写指针位置与锁相处理模块连接，将平滑时钟信号信息传递给锁相处理模块，且锁相处理模块对读写指针信号进行锁相处理后获得二级FIFO的读出时钟信号，控制二级FIFO读出解映射后的数据。 
所述锁相处理模块具体包括：低通滤波子模块、反向控制子模块、数模转换子模块和压控振荡器，所述的读写指针信号依次经过低通滤波子模块、反向控制子模块、数模转换子模块和压控振荡器进行处理并获得异步解映射时钟信号。 
本发明还提供了一种基于如上所述异步解映射时钟产生电路的异步解映射处理电路，具体包括： 
所述控制写入模块：其输入为需要解映射的数据及其对应的时钟信号，输出带缺口的时钟信号作为FIFO的写入时钟； 
FIFO：其输入为需要解映射的数据，并用于根据所述控制写入模块输出的带缺口的时钟信号写入所述数据，且所述的锁相处理模块输出的解映射时钟信号作为其读出时钟信号，控制FIFO读出解映射后的数据。 
所述锁相处理模块具体包括：鉴相器、低通滤波子模块和压控振荡器，所述的平滑时钟信号依次经过鉴相器、低通滤波子模块和压控振荡器进行处理并获得异步解映射时钟信号。 
由上述本发明提供的技术方案可以看出，本发明的实现使得可以从SDH中恢复出低抖动的ODU时钟信号，从而使得OTN中异步解映射处理过程可以获得性能较佳的解映射后的ODU数据。 
本发明所述的时钟产生方法可以适用于光传送网中的各种异步解映射处理过程，以获得性能良好的时钟信号。 
总之，本发明能有效滤除异步映射和解映射过程中产生的大量抖动，保证高性能的时钟输出；而且，本发明不仅能运用于OTN映射到SDH，还可以运用于SDH映射到OTN等其他异步解映射处理过程中。 
附图说明
图1为ODU1到C-4-17c的映射结构示意图； 
图2为现有技术中异步解映射处理电路原理图； 
图3为本发明提供的异步解映射处理电路原理图1； 
图4为控制写入模块产生时钟原理示意图； 
图5为本发明提供的异步解映射处理电路原理图2； 
图6为图5中的ODU时钟产生模块原理示意图； 
图7为图5中各个时钟信号示意图。 
具体实施方式
本发明的核心思想是将时钟信号根据需要处理的数据特征进行相应的平滑处理，以获得平滑时钟信号，然后，再对平滑时钟信号进行锁相处理，最终获得低抖动的时钟信号。 
本发明所述的获得异步解映射时钟的方法具体包括： 
首先，根据需要解映射处理的数据及其对应时钟信号的特征处理并获得缺口均匀的平滑时钟； 
具体可以采用预制调度图案的方式对相应的时钟信号进行平滑处理并获得缺口均匀的平滑时钟，所述的调度图案为根据需要解映射处理的数据的特征计算获得。 
然后，再对所述缺口均匀的平滑时钟进行锁相处理获得解映射处理所需要的时钟信号，具体的锁相处理可以通过以下两种方式实现： 
(1)基于所述的平滑时钟将需要解映射的数据写入FIFO中，然后，对所述FIFO的读写指针信号进行锁相处理，以获得需要的光通道数据单元ODU时钟信号； 
(2)对所述平滑时钟进行鉴相处理，获得鉴相处理后的时钟信号，然后，对所述时钟信号进行锁相处理获得需要的ODU时钟信号。 
为对本发明有进一步的理解，下面将结合本发明的具体应用对本发明作进一步的详细说明。 
本发明中，所述的异步解映射时钟产生电路在具体实现过程中包括： 
平滑控制模块：其输入为需要解映射的数据及其对应的时钟信号，并用于根据所述数据及时钟信号的特征获得并输出缺口均匀的平滑时钟信号； 
锁相处理模块：与平滑控制模块的输出连接，用于对所述的平滑时钟信号进行锁相处理获得解映射时钟信号，具体包括鉴相处理、低通滤波处理等便可以获得需要的解映射时钟信号了。 
基于上述异步解映射时钟产生电路，针对需要解映射处理的数据的相应的异步解映射处理电路如图3所示，具体包括： 
控制写入模块：其输入为需要解映射的数据及其对应的时钟信号，输出带缺口的时钟信号作为FIFO的写入时钟； 
FIFO：其输入为需要解映射的数据，并用于根据控制写入模块输出的带缺口的时钟信号写入所述数据，且所述的锁相处理模块输出的解映射时钟信号作为其读出时钟信号，控制FIFO读出解映射后的数据； 
锁相处理模块：即图3中的ODU1时钟产生模块，由鉴相器PD、低通滤波子模块LPF和压控振荡器VCO组成，所述的平滑时钟信号依次经过鉴相器PD、低通滤波子模块LPF和压控振荡器VCO进行处理并获得异步解映射时钟信号； 
平滑控制模块：用于对待解映射处理的数据的时钟信号进行平滑处理，以获得缺口均匀的平滑时钟给锁相处理模块。 
同时，基于上述异步解映射时钟产生电路，本发明还提供了另一种针对异步解映射处理电路，如图5所示，具体包括：控制写入模块、平滑控制模块、一级FIFO1、二级FIFO2以及ODU1时钟产生模块(即锁相处理模块)组成；下面将对各个主要模块间的连接关系，及其功能作用进行详细说明。 
(1)控制写入模块 
所述的控制写入模块用于根据映射结构以及时钟和实际数据，产生一个带缺口的时钟CLKb；具体处理过程包括：首先将STM-N中的开销部分剥离，即在开销处产生一个时钟缺口，产生C-4-17c时钟；CLKb再在C-4-17c时钟的基础上在填塞bit处产生一个时钟缺口，即将C-4-17c中填塞bit去掉，如图4所示；在时钟CLKb的控制下将实际ODU1数据写入一级FIFO1。 
(2)平滑控制模块 
所述的平滑控制模块根据映射结构和实际数据产生一个平滑的带缺口的时钟CLKa控制一级FIFO1中数据的读出速度，所述的时钟CLKa为缺口位置均 匀分布的时钟信号，即平滑时钟信号； 
根据ODU1到C-4-17c的实际映射结构，可选择CLKa为带缺口的155M时钟，则一级FIFO1的输出数据DATAa的位宽为17位。CLKa也可以选择其他频率的时钟，对于155M频率，每产生一个时钟缺口相对于带来6.4ns的抖动，因此，时钟速率越高，则每个缺口产生的时钟抖动将越小； 
平滑控制模块可以采用预制调度图案的方式实现时钟缺口的均匀分布，下面将以数据位宽为17，缺口时钟频率为155MHZ为例对相应的调度图案的计算方法进行描述： 
参见图1所示，一帧包括9个子帧，每个子帧包括5块，每一块作为一个调度周期，因此： 
1个调度周期＝(270×8)/5＝432个155M周期； 
1个调度周期需要读取的净荷数＝17×51D或者17X51D+1D个字节； 
这样，如果不考虑S字节，1个调度周期需要读取的净荷数(单位17bit)＝(17×51D)/17＝408，即对于净荷数17X51D的块，如果不考虑S字节，可以采用408的调度图案，一级FIFO1的写入和读出可以达到平衡； 
如果考虑S字节，则对于S字节有效的块，需要选择采用409的调度图案，只要保证每17个S字节有效的块，8个采用409调度图案，9个采用408的调度图案，即可保证读写平衡； 
因此，CLKa通过在<432，408>和<432，409>两种调度图案之间选择，便可以平滑业务的空缺，其中，<432，408>表示432个周期中有408个有效，即有432-408＝24个时钟缺口。 
对于<432，408>和<432，409>图案中缺口的分布，可以基于缺口平均分布原则；以<432，408>为例，432个155M周期中有408个周期有效，共有24个缺口，将缺口平均分布，则432/24＝18，因此调度图案可以设计为连续24个<18，17>的周期，对于每个<18，17>的周期，缺口可以位于第9个周期的位置；对于<432，409>对应的调度图案，可以设计为12个<18，17>，之 后为1个<18，18>，依次顺接11个<18，17>，共23个缺口。 
因此，通过平滑控制模块的处理可以获得缺口均匀的平滑时钟信号。 
(3)ODU1时钟产生模块，即锁相处理模块 
如图6所示，ODU1时钟产生模块主要由低通滤波、反向控制、DA(数模转换)、VCO几个子模块组成。低通滤波模块定期读取二级FIFO2的读写指针位置，获取读写指针信号；其中，读写指针位置之差即为二级FIFO2中实际所剩余的数据量大小，假设为A，低通滤波子模块对每次得到的A(A1、A2、A3......)进行数字低通滤波处理，并将滤波处理后的结果B送给反向控制子模块； 
反向控制子模块首先送给DA一个中间值控制VCO输出，然后，对每次取得的B(B1、B2、B3......)进行比较，如果发现B的数值在变大，则表示VCO输出的ODU1时钟频率小于CLKa，为此需要增大输出给DA子模块的数据，反之则减小输出给DA的数据；如此反复，从而实现VCO输出的ODU1时钟平衡于CLKa。 
采用本发明所述的方法获得的各个时钟信号CLKb、CLKa和ODU1信号时间关系如图7所示，从图7中可以清楚地看到各时钟信号的特点，且可以看出，通过本发明所述的方法可以获得期望的低抖动高性能的时钟信号。 
综上所述，本发明能有效滤除异步映射和解映射过程中产生的大量抖动，保证高性能的时钟输出；而且，本发明不仅能运用于OTN映射到SDH，还可以运用于SDH映射到OTN等其他异步解映射处理过程中，从而有效提高数据解映射处理的性能。 
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。 

Claims (9)

1.一种获得异步解映射时钟的方法，其特征在于，包括：
A、根据需要解映射处理的数据及其对应时钟信号的特征获得控制写入模块输出的带缺口的时钟信号；根据需要解映射处理的数据及其对应时钟信号的特征获得平滑控制模块输出的缺口均匀的平滑时钟信号；
B、对所述缺口均匀的平滑时钟信号进行锁相处理获得解映射处理所需要的时钟信号；所述的步骤B包括：
基于所述的带缺口的时钟信号将需要解映射的数据写入FIFO中；
对所述平滑时钟信号进行锁相处理获得需要的光通道数据单元ODU时钟信号。
2.根据权利要求1所述的获得异步解映射时钟的方法，其特征在于，所述的步骤A包括：
采用预制调度图案的方式对相应的时钟信号进行平滑处理并获得缺口均匀的平滑时钟。
3.根据权利要求2所述的获得异步解映射时钟的方法，其特征在于，所述的调度图案为根据需要解映射处理的数据的特征计算获得。
4.根据权利要求1、2或3所述的获得异步解映射时钟的方法，其特征在于，所述的步骤B包括：
对所述平滑时钟信号依次进行鉴相、低通滤波及压控振荡处理获得需要的ODU时钟信号。
5.一种异步解映射时钟产生电路，其特征在于，包括：
平滑控制模块：其输入为需要解映射的数据及其对应的时钟信号，并用于根据所述数据及时钟信号的特征获得并输出缺口均匀的平滑时钟信号；
控制写入模块，其输入为需要解映射的数据及其对应的时钟信号，输出带缺口的时钟信号；
锁相处理模块：直接或间接获取平滑时钟信号信息，并用于对所述的平滑时钟信号信息进行锁相处理获得解映射时钟信号；具体用于：
基于所述的带缺口的时钟信号将需要解映射的数据写入FIFO中；
对所述平滑时钟信号进行锁相处理获得需要的光通道数据单元ODU时钟信号。
6.一种基于如权利要求5所述的时钟产生电路的异步解映射处理电路，其特征在于，包括：
所述控制写入模块：其输入为需要解映射的数据及其对应的时钟信号，输出带缺口的时钟信号作为一级先进先出队列FIFO的写入时钟；
一级FIFO：其输入为需要解映射的数据，并用于根据所述控制写入模块输出的带缺口的时钟信号写入所述数据，且所述的平滑控制模块输出的平滑时钟信号作为其读出时钟信号，控制一级FIFO数据的读出；
二级FIFO：其输入为一级FIFO的输出数据，所述的平滑控制模块输入的平滑时钟信号作为其写入时钟信号，二级FIFO通过其读写指针位置与锁相处理模块连接，将平滑时钟信号信息传递给锁相处理模块，且锁相处理模块对读写指针信号进行锁相处理后获得二级FIFO的读出时钟信号，控制二级FIFO读出解映射后的数据。
7.根据权利要求6所述的异步解映射处理电路，其特征在于，所述锁相处理模块具体包括：低通滤波子模块、反向控制子模块、数模转换子模块和压控振荡器，所述的读写指针信号依次经过低通滤波子模块、反向控制子模块、数模转换子模块和压控振荡器进行处理并获得异步解映射时钟信号。
8.一种基于如权利要求5所述的时钟产生电路的异步解映射处理电路，其特征在于，包括：
所述控制写入模块：其输入为需要解映射的数据及其对应的时钟信号，输出带缺口的时钟信号作为FIFO的写入时钟；
FIFO：其输入为需要解映射的数据，并用于根据所述控制写入模块输出的带缺口的时钟信号写入所述数据，且所述的锁相处理模块输出的解映射时钟信号作为其读出时钟信号，控制FIFO读出解映射后的数据。
9.根据权利要求8所述的异步解映射处理电路，其特征在于，所述锁相处理模块具体包括：鉴相器、低通滤波子模块和压控振荡器，所述的平滑时钟信号依次经过鉴相器、低通滤波子模块和压控振荡器进行处理并获得异步解映射时钟信号。
CN2005100645888A 2005-04-15 2005-04-15 获得异步解映射时钟的方法及电路 Active CN1848717B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN2005100645888A CN1848717B (zh) 2005-04-15 2005-04-15 获得异步解映射时钟的方法及电路
AT06722051T ATE431029T1 (de) 2005-04-15 2006-03-15 Verfahren und schaltung zum bilden eines asynchronen demapping-taktes
PCT/CN2006/000398 WO2006108337A1 (fr) 2005-04-15 2006-03-15 Procede et circuit pour l'acquisition d'une horloge de demappage asynchrone
ES06722051T ES2327062T3 (es) 2005-04-15 2006-03-15 Metodo y circuito para obtener un reloj asincrono de desmapeo.
EP06722051A EP1804440B9 (en) 2005-04-15 2006-03-15 A method and circuit for acquiring an asynchronously de-map clock
DE602006006647T DE602006006647D1 (de) 2005-04-15 2006-03-15 Verfahren und schaltung zum bilden eines asynchronen demapping-taktes
US11/702,889 US8090066B2 (en) 2005-04-15 2007-02-06 Method and circuit for obtaining asynchronous demapping clock

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2005100645888A CN1848717B (zh) 2005-04-15 2005-04-15 获得异步解映射时钟的方法及电路

Publications (2)

Publication Number Publication Date
CN1848717A CN1848717A (zh) 2006-10-18
CN1848717B true CN1848717B (zh) 2011-04-06

Family

ID=37078105

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100645888A Active CN1848717B (zh) 2005-04-15 2005-04-15 获得异步解映射时钟的方法及电路

Country Status (7)

Country Link
US (1) US8090066B2 (zh)
EP (1) EP1804440B9 (zh)
CN (1) CN1848717B (zh)
AT (1) ATE431029T1 (zh)
DE (1) DE602006006647D1 (zh)
ES (1) ES2327062T3 (zh)
WO (1) WO2006108337A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1968063B (zh) * 2006-10-26 2010-10-27 华为技术有限公司 一种实现时钟恢复的方法及装置
CN101277162B (zh) * 2007-03-28 2011-11-30 华为技术有限公司 解映射中去抖方法、装置，数据读出时钟获取方法、装置
CN101384093B (zh) * 2008-09-28 2011-06-08 华为技术有限公司 业务数据映射方法和装置及复映射方法
CN101378399B (zh) 2008-09-28 2012-04-04 华为技术有限公司 业务数据映射和解映射方法及装置
US8437641B2 (en) 2008-10-21 2013-05-07 Bay Microsystems, Inc. Clock regeneration for optical communications
CN101645749B (zh) * 2009-09-04 2012-10-10 中兴通讯股份有限公司 光传送数据单元解映射装置及方法
CN101707506B (zh) * 2009-11-06 2013-05-08 中兴通讯股份有限公司 一种光传送网中业务时钟透传的方法及***
US8867682B2 (en) * 2010-08-30 2014-10-21 Exar Corporation Dejitter (desynchronize) technique to smooth gapped clock with jitter/wander attenuation using all digital logic
US8666011B1 (en) * 2011-04-20 2014-03-04 Applied Micro Circuits Corporation Jitter-attenuated clock using a gapped clock reference
US8855258B1 (en) 2011-04-20 2014-10-07 Applied Micro Circuits Corporation Transmitters and receivers using a jitter-attenuated clock derived from a gapped clock reference
CN102223198B (zh) * 2011-06-17 2016-12-21 中兴通讯股份有限公司 一种实现时钟恢复方法与装置
CN103684727B (zh) * 2012-08-31 2018-03-23 中兴通讯股份有限公司 一种光传送网异步网络的时间同步方法及装置
CN103841014A (zh) * 2012-11-22 2014-06-04 西安邮电大学 Odu0数据分组电路
US10056890B2 (en) 2016-06-24 2018-08-21 Exar Corporation Digital controlled oscillator based clock generator for multi-channel design
CN111683305B (zh) * 2020-05-19 2021-12-14 烽火通信科技股份有限公司 一种ODUk通道分配方法及***

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999027669A1 (en) * 1997-11-20 1999-06-03 Tellabs Denmark A/S A method of transferring data signals as well as a method and an apparatus for desynchronizing pdh signals
EP1343261A1 (en) * 2002-02-28 2003-09-10 Alcatel Plesiochronous demultiplexer

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2777929B2 (ja) * 1990-07-04 1998-07-23 富士通株式会社 非同期信号抽出回路
FR2668323B1 (fr) * 1990-10-17 1993-01-15 Telecommunications Sa Dispositif de reduction de la gigue due aux sauts de pointeurs dans un reseau de telecommunications numeriques.
US5268936A (en) * 1991-07-08 1993-12-07 At&T Bell Laboratories Synchronous digital signal to asynchronous digital signal desynchronizer
US5390180A (en) * 1991-10-10 1995-02-14 Nec America, Inc. SONET DS-N desynchronizer
US5402452A (en) * 1992-08-25 1995-03-28 Alcatel Network Systems, Inc. Incremental phase smoothing desynchronizer and calculation apparatus
GB9323187D0 (en) * 1993-11-10 1994-01-05 Northern Telecom Ltd Pointer justification even leak control
US5548624A (en) * 1995-03-14 1996-08-20 Nec Corporation Destuff circuit for asynchronous digital signals
GB2312353B (en) * 1996-04-16 2000-12-06 Gpt Ltd Digital telecommunications transmision systems
DE69735527D1 (de) * 1997-05-02 2006-05-11 Lsi Logic Corp Digitales Verfahren zur adaptiven Taktrückgewinnung
US6088413A (en) * 1997-05-09 2000-07-11 Alcatel Apparatus for reducing jitter in a desynchronizer
US6208216B1 (en) * 1998-09-28 2001-03-27 Mikko J. Nasila Phase-locked-loop pulse-width modulation system
US6501809B1 (en) * 1999-03-19 2002-12-31 Conexant Systems, Inc. Producing smoothed clock and data signals from gapped clock and data signals
CA2307044A1 (en) * 2000-04-28 2001-10-28 Pmc-Sierra Inc. Multi-channel sonet/sdh desynchronizer
EP1229692A1 (en) * 2001-02-02 2002-08-07 BRITISH TELECOMMUNICATIONS public limited company Method and apparatus for tunnelling data in a network
US6836854B2 (en) * 2001-04-03 2004-12-28 Applied Micro Circuits Corporation DS3 Desynchronizer with a module for providing uniformly gapped data signal to a PLL module for providing a smooth output data signal
US6463111B1 (en) * 2001-05-25 2002-10-08 Transwitch Corporaton Method and apparatus for desynchronizing a DS-3 signal and/or an E3 signal from the data portion of an STS-STM payload
US7239651B2 (en) * 2002-03-11 2007-07-03 Transwitch Corporation Desynchronizer having ram based shared digital phase locked loops and sonet high density demapper incorporating same
US7443888B2 (en) * 2003-10-02 2008-10-28 Ciena Corporation Transparent sub-wavelength network

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999027669A1 (en) * 1997-11-20 1999-06-03 Tellabs Denmark A/S A method of transferring data signals as well as a method and an apparatus for desynchronizing pdh signals
EP1343261A1 (en) * 2002-02-28 2003-09-10 Alcatel Plesiochronous demultiplexer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
全文.

Also Published As

Publication number Publication date
WO2006108337A1 (fr) 2006-10-19
CN1848717A (zh) 2006-10-18
ATE431029T1 (de) 2009-05-15
EP1804440B1 (en) 2009-05-06
DE602006006647D1 (de) 2009-06-18
US20070183551A1 (en) 2007-08-09
ES2327062T3 (es) 2009-10-23
US8090066B2 (en) 2012-01-03
EP1804440B9 (en) 2009-12-02
EP1804440A4 (en) 2008-02-27
EP1804440A1 (en) 2007-07-04

Similar Documents

Publication Publication Date Title
CN1848717B (zh) 获得异步解映射时钟的方法及电路
CN1983888B (zh) 一种时钟恢复装置和方法
US8494363B2 (en) Signal format conversion apparatus and methods
CN101267386B (zh) 传输多路独立以太网数据的方法、装置和***
US9019997B1 (en) Method and system for transporting constant bit rate clients across a packet interface
CN101030827B (zh) Dtm映射到otn的方法和装置
EP1052794B1 (en) Protocol independent sub-rate device
US7830909B2 (en) Transparent sub-wavelength network
CN101247200B (zh) 一种otu信号的复用/解复用***及方法
CN1968063B (zh) 一种实现时钟恢复的方法及装置
US20030016416A1 (en) Network element for signals of the optical transport network (OTN)
CN101707506A (zh) 一种光传送网中业务时钟透传的方法及***
CN101252403B (zh) 在光传送网络中业务传送的实现方法
CN101374030B (zh) 一种光传送网中的虚级联同步***及方法
CN111641892B (zh) 一种otn中高精度业务时钟映射和恢复方法
CN1983885B (zh) 光通道数据单元到同步光传输网络的解映射方法及装置
CN101964688A (zh) 一种数据时钟恢复的方法及***
CN100449967C (zh) 一种从同步数字传送体系中恢复e3/t3支路信号的装置
CN100395970C (zh) 数据通信***中数字式时钟恢复装置
CN100550716C (zh) 实现业务交叉的方法及***
McGuire et al. Interworking between SDH and OTN-based transport networks
JP2012134918A (ja) データ伝送システム及び光伝送装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant