CN1842745B - 薄膜晶体管、薄膜晶体管的制造方法、以及显示器件的制造方法 - Google Patents

薄膜晶体管、薄膜晶体管的制造方法、以及显示器件的制造方法 Download PDF

Info

Publication number
CN1842745B
CN1842745B CN2004800247850A CN200480024785A CN1842745B CN 1842745 B CN1842745 B CN 1842745B CN 2004800247850 A CN2004800247850 A CN 2004800247850A CN 200480024785 A CN200480024785 A CN 200480024785A CN 1842745 B CN1842745 B CN 1842745B
Authority
CN
China
Prior art keywords
semiconductor
thin film
film transistor
fabricating thin
electric conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004800247850A
Other languages
English (en)
Other versions
CN1842745A (zh
Inventor
前川慎志
福地邦彦
藤并严
村中孝司
中村理
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1842745A publication Critical patent/CN1842745A/zh
Application granted granted Critical
Publication of CN1842745B publication Critical patent/CN1842745B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种薄膜晶体管及其制造方法以及一种采用此薄膜晶体管的显示器件的制造方法，借助于简化制造工艺，能够以更低的成本和更高的成品率来制造这种薄膜晶体管。根据本发明，利用滴珠喷射方法来形成用于图形化工艺的图形。借助于选择性地喷射包含有机树脂的组分来形成图形。利用此图形，导电材料、绝缘体、或构成半导体元件的半导体，被简单的工艺图形化成所需的形状。

Description

薄膜晶体管、薄膜晶体管的制造方法、以及显示器件的制造方法
技术领域
本发明涉及到薄膜晶体管及采用薄膜晶体管的显示器件的制造方法，此薄膜晶体管采用借助于使滴珠组分喷射来形成预定图形的图形化技术。 
背景技术
借助于在衬底上层叠例如半导体、绝缘体、以及导电材料的各种薄膜，然后恰当地使用光刻技术形成预定的图形，来制作薄膜晶体管(以下称为“TFT”)以及采用薄膜晶体管的电路。此处所用的术语“光刻技术”被用来表示一种利用光将一般称为“光掩模”的用不透光的材料形成在透明的平坦面表面上的诸如电路之类的图形转移到目标衬底上的技术，此技术在例如半导体集成电路的制造工艺中已经被广泛地使用。 
在采用常规光刻工艺的制造工艺中，即使仅仅为了处理一个一般称为“光抗蚀剂”的用光敏有机树脂形成的掩模图形，也必须执行多步工艺，包含曝光、显影、烘焙、以及剥离步骤。因此，随着光刻工艺步骤的数目增大，制造成本就不可避免地上升。为了改进上述的这些问题，已经试图借助于减少光刻工艺步骤的数目来生产TFT(例如参照专利文献1)。 
然而，在专利文献1所述的技术中，仅仅用印刷方法取代了多个光刻工艺步骤中的一部分，无助于大幅度减少其步骤数目。而且，在此光刻技术中，待要用来转移掩模图形的曝光装置利用等值投影曝光或缩小投影曝光来转移范围为几微米到1微米或以下的图形，因而从技术观点看，理论上也难以同时对边长大于1米的大面积衬底进行曝 光。 
专利文献1： 
日本专利公开No.11-251259 
发明内容
本发明的目的是提供一种技术，其中，在TFT、采用TFT的电路、或要用TFT形成的显示器件的制造工艺中，光刻工艺步骤的数目被减少，或光刻工艺本身被消除，制造工艺因而被简化，并能够在边长大于1米的大面积衬底上以更低的成本和更高的成品率执行制造。 
根据本发明的TFT是一种具有包含源区、漏区、以及栅电极上的沟道形成区的半导体膜的TFT，且其特征在于，包含有机物质的保护层被形成在沟道形成区面对栅电极在半导体膜表面上存在的位置处，亦即，保护层被形成在与绝缘膜相接触的半导体膜的表面相反的半导体膜的另一表面上。换言之，保护层被选择性地形成在沟道形成区上，或被形成为至少与沟道形成区相接触。 
在根据本发明的TFT中，半导体膜采用非晶半导体(代表性例子是氢化非晶硅)或结晶半导体(代表性例子是多晶硅)作为原材料。多晶硅的例子包括待要通过800℃或以上工艺温度形成的多晶硅用作主要材料的所谓高温多晶硅、待要在600℃或以下工艺温度下形成的多晶硅用作主要材料的所谓低温多晶硅、以及借助于加入例如促进晶化的元素而晶化的结晶硅。 
而且，作为其它的物质，也可以采用半非晶半导体或诸如在部分半导体膜中包含结晶相这样的半导体。此处所用的术语“半非晶半导体”被用来表示具有非晶结构与结晶结构(包括单晶和多晶)的中间结构，且相对于自由能具有稳定的第三态的一种半导体，并且是一种具有短程有序和晶格畸变的晶态。典型地说，是一种包含硅作为主要成分的具有晶格畸变的半导体膜，其中的拉曼谱从520cm-1向更低的频率一侧偏移。而且，至少1原子百分比的氢或卤素被包含在其中作为悬挂键的中和剂。在此情况下，上述的这种半导体被称为半非晶半导体(以下简称为“SAS”)。SAS也被称为所谓的微晶半导体(代表性例子是微晶硅)。
借助于用辉光放电方法分解硅化物气体，能够得到SAS。至于代表性的硅化物气体，指出了SiH4。至于这种气体之外的其它气体，可以采用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。采用由氢或氢与至少一种选自氦、氩、氪、氖的稀有气体的混合物所稀释的这些硅化物气体，方便了SAS的形成。就气流体积比而言，氢对硅化物气体的稀释比范围优选是例如5-1000倍。虽然优选在减压下执行辉光放电的SAS形成，但也可以在大气压下利用放电来执行此形成。作为代表性例子，可以在范围为0.1-133Pa的压力下执行形成。用来产生辉光放电的电源频率范围为1-120MHz，优选范围为13-60MHz。高频电源可以被恰当地设定。衬底的加热温度优选为300℃或以下，100-200℃范围的温度也是可以的。至于主要在成膜时要掺入的杂质，优选使用诸如氧、氮、或碳的来自大气成分的杂质，浓度为每立方厘米1×1020或以下，确切地说，氧的浓度为每立方厘米5×1019或以下，优选为每立方厘米1×1019或以下。而且，借助于通过使诸如氦、氩、氪、或氖之类的稀有气体元素被包含而促进晶格畸变，能够增强SAS的稳定性，从而得到有利的SAS。 
而且，优选由硅或包含硅作为主要成分的半导体材料来形成上述的半导体膜。至于包含硅作为主要成分的半导体材料，可以采用其中硅中包含0.1原子百分比或以上的碳或锗的材料。 
根据本发明，作为代表性例子，由有机物质组成的保护层包含选自聚酰亚胺、丙烯、苯并环丁烯、聚酰胺、苯并咪唑、以及硅氧烷中的至少一种聚合物物质。而且，也可以使用上述这些物质之外的其它有机物质，只要能够形成电绝缘的保护层即可。 
本发明的特征在于，用其中具有包含有机物质、无机物质、或二者的组分的滴珠在衬底上被选择性地喷射的方法(以下也称为“滴珠喷射方法”)来形成TFT或电路图形。滴珠喷射方法是一种其中制备的组分根据电信号而从喷嘴被喷射以形成细小的滴珠，然后使之附着在 预定的位置上的方法，此方法也被称为喷墨方法。至于待要用滴珠喷射方法形成的图形，借助于恰当地选择待要包含在滴珠组分中的物质，可以形成电绝缘图形、导电图形、或半导电图形。 
根据本发明，利用滴珠喷射方法，就不必执行常规的光刻工艺。由于利用包含电绝缘物质、导电物质、或半导电物质作为构成组元的组分，滴珠喷射方法能够直接描绘图形，故能够在所希望的区域内选择性地形成图形。在此方法中，由于不需要光掩模，故此方法能够容易地应用于大面积衬底，因而具有诸如原材料利用率高之类的许多优点。换言之，滴珠喷射方法能够将必要数量的滴珠组分涂敷到必要的位置，因而被称为所谓的喷墨方法。 
至于待要用于能够用滴珠喷射方法形成的保护层的有机物质，指出了一种至少包含选自聚酰亚胺、丙烯、苯并环丁烯、聚酰胺、苯并咪唑、聚乙烯醇的高分子物质的组分；一种其中借助于使硅(Si)和氧(O)能够彼此键合来构成骨架结构且取代基至少包含氢的的材料；以及其中取代基至少包含选自氟、烷基原子团、以及芳香族碳氢化合物中的至少一种的材料(代表性例子是环己烷型聚合物)。可以借助于用滴珠喷射方法连续地或间断地使组分喷射，来形成保护层。 
而且，至于待要用来形成例如能够用滴珠喷射方法形成的布线的导电图形的组分，指出了一种包含选自银、金、铜、以及氧化铟锡、或包含它们的合金或化合物中的一种的用于保护层的有机材料。利用以滴珠喷射方法连续地或间断地使组分喷射的方法来形成导电图形，使图形能够用作其中诸如TFT之类的多个元件彼此被连接的布线。 
可以根据是为滴珠喷射窗口的喷嘴的尺寸、待要被喷射的滴珠的体积、以及喷嘴与其上要形成喷射组分的衬底之间的转移速度的相互关系，来调节电学上绝缘的、导电的、或半导电的图形的宽度或膜厚度。利用待要加到控制喷射容量的传感器的脉冲频率，波形、电压等，能够最终控制待要喷射的滴珠的体积。 
根据本发明的TFT制造方法的特征是下列步骤：形成第一电导体，以层叠的方式在第一电导体上形成第一绝缘体和半导体，利用第一图形对半导体进行图形化，在图形化的半导体上形成第二图形，借助于利用第二图形作为掩模将杂质掺入到半导体中而形成杂质区，以及形成与杂质区相接触的第二电导体，且特征在于，第一和第二图形各借助于选择性地使包含有机树脂的组分喷射而被形成，而第一和第二电导体各借助于选择性地使包含导电材料的组分喷射而被形成。 
根据本发明的TFT制造方法的特征是下列步骤：形成第一电导体，在第一电导体上形成第一图形，利用第一图形对第一电导体进行图形化，以层叠方式在图形化的第一电导体上形成第一绝缘体和半导体，在半导体上形成第二图形，利用第二图形对半导体进行图形化，在图形化的半导体上形成第三图形，借助于利用第三图形作为掩模将杂质掺入到半导体中而形成杂质区，以及在杂质区上形成与杂质区相接触的第二电导体，且特征在于，第一至第三图形各借助于选择性地使包含有机树脂的组分喷射而被形成，而第二电导体借助于选择性地使包含导电材料的组分喷射而被形成。 
根据本发明的TFT制造方法的特征是下列步骤：形成第一电导体，在第一电导体上形成第一图形，利用第一图形对第一电导体进行图形化，以层叠方式在图形化的第一电导体上形成第一绝缘体和半导体，在半导体上形成第二图形，利用第二图形对半导体进行图形化，在图形化的半导体上形成第三图形，借助于利用第三图形作为掩模将杂质掺入到半导体中而形成杂质区，在杂质区上形成与杂质区相接触的第二电导体，在第二电导体上形成第四图形，以及利用第四图形对第二电导体进行图形化，且特征在于，第一至第四图形各借助于选择性地使包含有机树脂的组分喷射而被形成。 
根据上述的本发明，利用形成在沟道形成区面对栅电极的一侧的表面上的包含有机树脂的保护层作为掺杂掩模，使源区和漏区能够被形成在半导体膜上。亦即，保护层能够同时用作离子掺杂方法中的掩模，其中，用于控制价电子的赋予一种导电类型(p型或n型)的离化的杂质元素，沿电场被加速，然后被注入到半导体层中，从而在半导体膜中形成p型或n型杂质区。 
根据本发明的显示器件的制造方法，其特征在于下列步骤：在第一衬底上形成其中排列多个第一半导体元件的象素，在第一衬底与第二衬底之间形成液晶元件或发光元件，在第三衬底上形成各包含其中排列多个第二半导体元件的驱动电路且各包含连接到驱动电路的输入端子和输出端子的多个驱动器IC，将多个驱动器IC分离成独立的驱动器IC，以及将独立的驱动器IC固定在形成于第一衬底上的象素区周围各作为信号线驱动电路或扫描线驱动电路，且其进一步特征在于包含下列步骤：借助于使包含有机树脂的组分选择性地喷射而形成图形，此图形使构成第一半导体元件的半导体经受图形化，以及借助于使包含有机树脂的组分选择性地喷射而形成第一半导体元件的沟道保护层。 
根据本发明，可以用沟道保护层作为掩模，在第一半导体元件中形成杂质区。可以借助于用离子掺杂的方法使诸如赋予n型的磷(P)之类的杂质经受例如离子掺杂处理或离子注入方法，来形成杂质区。 
而且，根据本发明，可以用滴珠喷射方法来形成连接TFT的布线。借助于使包含导电材料的组分选择性地喷射，来形成布线。更详细地说，包含选自银、金、铜、以及氧化铟锡中至少一种的组分被选择性地喷射。可以用是为滴珠喷射窗口的喷嘴的尺寸、待要被喷射的滴珠的体积、以及喷嘴与其上要形成喷射组分的衬底之间的转移速度的相互关系，来调节布线的宽度或厚度。 
根据本发明，在TFT、采用TFT的电路、采用TFT作为显示单元的一部分的显示器件的制造过程中利用滴珠喷射方法，就不必要执行常规光刻工艺中必须的许多步骤，例如曝光、显影、烘焙、以及清除，从而简化了制造工艺。亦即，工艺以时间被缩短，制造工艺步骤的数目被减少，从而能够降低制造成本，并能够提高制造成品率。 
而且，在滴珠喷射方法中，借助于改变是为滴珠喷射窗口的喷嘴与衬底之间的相对位置，就能够将滴珠喷射到任意的地方，且由于能够根据喷嘴的尺寸、待要被喷射的滴珠的体积、以及喷嘴与其上要形成喷射组分的衬底之间的转移速度的相互关系来调节待要形成的图形 的厚度和宽度，故即使在边长大于1米的大面积衬底上，也能够以更低的成本和更高的成品率来进行制造。 
附图说明
图1示出了本发明的结构。 
图2示出了本发明的结构。 
图3A-3F示出了本发明的结构。 
图4G-4J示出了本发明的结构。 
图5A-5E示出了本发明的结构。 
图6F-6J示出了本发明的结构。 
图7是本发明显示器件的剖面图。 
图8是本发明显示器件的俯视图。 
图9是本发明显示器件的剖面图。 
图10示出了本发明的一个实施例。 
图11示出了本发明象素的俯视图。 
图12A-12D是观察图象，示出了本发明的结构。 
图13A和13B示出了本发明的TFT的电学性质。 
图14示出了本发明象素的俯视图。 
图15A和15B是俯视图和剖面图，示出了本发明TFT的结构。 
图16A和16B示出了本发明的TFT的电学性质。 
具体实施方式
实施方案1
图1解释了本发明的一个实施方案，示出了一种反交错型(底栅型)TFT。在图1中，100表示衬底；103表示栅电极；110表示栅绝缘膜；104表示半导体层的沟道形成区；105表示源区；106表示漏区；107表示沟道保护层；108表示源电极，而109表示漏电极。 
接着，参照图3和4来解释根据本发明的反交错型TFT的制造工艺。 
至于具有绝缘表面的衬底300，可以采用由诸如玻璃、石英、塑料、或氧化铝组成的衬底；其中例如由氧化硅或氮化硅组成的绝缘膜被形成在诸如不锈钢之类的金属的表面上的衬底；或半导体衬底。而且，诸如氧化硅、氮化硅、或氮氧化硅之类的能够防止杂质等从衬底侧扩散的绝缘膜，优选被形成在例如塑料或氧化铝的衬底的表面上。 
在衬底300上形成的是导电膜302。导电膜302可以由选自Ta、W、Ti、Mo、Al、Cu的元素、包含上述元素作为主要成分的合金材料或化合物材料。而且，其构造不局限于单层结构，诸如双层结构、三层结构之类的多层结构也是可以的(见图3A)。 
当导电膜302经受图形化时，使用了滴珠喷射方法。此滴珠喷射方法使组分选择性地喷射，从而形成图形。利用滴珠喷射方法，在使用掩模图形303的情况下能够执行导电层302的图形化，其中，仅仅在所希望的区域内执行描绘。可以借助于用滴珠喷射方法使包含诸如丙烯、苯并环丁烯、聚酰胺、聚酰亚胺、苯并咪唑、或聚乙烯醇之类的有机物质的组分从喷嘴301选择性地喷射到导电膜302上，来形成掩模图形303(见图3B)。 
而且，包含光敏剂的组分也是可以的，例如可以采用包含酚醛树脂和萘醌二嗪农化合物作为光敏剂的溶解或弥散在已知溶剂中的正性抗蚀剂；以及溶解或弥散在已知溶剂中的包含基本树脂和二苯硅烷二醇、生酸剂等的负性抗蚀剂。而且，也可以采用包含借助于使硅(Si)和氧(O)能够彼此键合且至少氢处于取代基而构成的骨架结构的材料，或在取代基中包含选自氟、烷基原子团、以及芳香族碳氢化合物的至少一种的材料(代表性例子是硅氧烷型聚合物)。 
优选对要用滴珠喷射方法形成的掩模图形303进行烘焙和硬化成导电膜302能够经受腐蚀处理的状态。然后，借助于利用掩模图形303对导电膜302进行腐蚀处理，来形成预定的电极和布线图形。亦即，在如上所述的这些步骤中，栅电极304被形成。在执行此图形化之后，清除掩模图形303(见图3C)。 
而且，也可以用滴珠喷射方法来形成栅电极304。可以借助于使包含导电材料的组分选择性地喷射到衬底300上来形成。在此情况下，滴珠喷射装置中所用的喷嘴的直径被设定为0.1-50微米(最好为0.6-26微米)，待要从喷嘴喷射的组分的体积被设定为0.00001-50pl(最好为0.0001-10pl)。待要喷射的组分的体积正比于喷嘴直径的尺寸而增大。而且，待要处理的物体与喷嘴喷射窗口之间的距离优选尽可能小，以便滴珠滴落在所希望的位置上。此距离最好被设定为大约0.1-2mm。 
至于待要从喷射窗口喷射的组分，采用了其中在溶剂中溶解或弥散电导体的组分。至于这种电导体，可以采用诸如Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、或Al之类的金属、诸如Cd或Zn之类的金属硫化物、诸如Fe、Ti、Si、Ge、Zr、或Ba之类的金属氧化物、或卤化银的细小颗粒或弥散的纳米颗粒。在其它情况下，可以采用氧化铟锡(以下也简称为“ITO”)、有机铟、有机锡、ZnO(氧化锌)、TiN(氮化钛)等。而且，至于待要从喷射窗口喷射的组分，优选要考虑到电阻率的数值，选自金、银、或铜的任何一种材料，被溶解或弥散在溶剂中，然后使用其得到的溶液或悬浮液。更优选的是可以采用电阻率数值低的银或铜。当采用这种铜时，作为一种对付杂质的措施，可以同时提供势垒膜。至于这种溶剂，可以采用诸如醋酸丁酯和乙酸乙酯之类的酯；诸如异丙醇和乙醇之类的醇；以及诸如甲基乙基酮和丙酮之类的有机溶剂。 
至于其中铜被用于布线的势垒膜，可以采用诸如氮化硅、氮氧化硅、氮化铝、氮化钛、或氮化钽之类的包含氮的绝缘或导电物质。可以用滴珠喷射方法来形成这种物质。 
而且，待要由滴珠喷射方法使用的组分的粘滞度最好是300cp或以下。这是因为防止了组分干燥并使组分能够从喷射窗口平稳地喷射。而且，可以根据待要使用或应用的溶剂的类型恰当的调节组分的粘滞度和表面张力等。例如，其中ITO、有机铟、或有机锡被溶解或弥散在溶剂中的组分的粘滞度为5-50mPaS，其中银被溶解或弥散在溶剂中的组分的粘滞度为5-20mPaS，而其中金被溶解或弥散在溶剂中的组分的粘滞度为10-20mPaS。
虽然根据各个喷嘴的直径，图形具有所需的形状等，但为了防止喷嘴阻塞或为了产生非常精细的图形，电导体颗粒的直径优选为尽可能小。优选为0.1微米或以下。用诸如电解淀积方法、原子化方法、或湿法还原方法之类的已知方法来形成此组分，且其颗粒尺寸通常约为0.5-10微米。但当用气体蒸发方法来形成时，被弥散剂保护的纳米分子细小到大约7nm，因而当这种纳米颗粒的各个颗粒的表面被覆盖剂覆盖时，它们不彼此聚集，在室温下稳定地弥散，并以相同于液体的方式呈现。因此，使用覆盖剂是优选的。 
接着，优选用诸如等离子体CVD方法或溅射防法之类的薄膜成膜方法，由氮化硅、氧化硅、或含硅的绝缘膜来形成绝缘层305(见图3D)。 
在这样形成的绝缘层305上，形成半导体层306(见图3E)。利用非晶半导体、结晶半导体、或半非晶半导体来形成半导体层306。在任何一种情况下，形成了硅的半导体膜或包含硅作为主要成分的半导体膜。 
在半导体层306上，以相同于掩模图形303中的方式，用滴珠喷射方法来形成掩模图形307(见图3F)。优选用抗热的聚合物来形成掩模图形307。在此情况下，优选采用其主链中具有芳香环或杂环、具有少量脂族部分、且包含高极性异质原子原子团的聚合物。至于这种聚合物的代表性例子，指出了聚酰亚胺和聚苯并咪唑。当采用聚酰亚胺时，包含聚酰亚胺的组分从喷嘴301被喷射到半导体层306上，并在200℃下烘焙30分钟，从而形成图形307。然后，利用图形307，对半导体层306进行图形化，从而形成半导体层308(见图4G)。在执行这一图形化之后，也以相同于掩模图形303的方式，清除掩模图形307。 
接着，保护层309被形成为在与栅电极304重叠的位置与半导体层308相接触。保护层309被形成在半导体层308上，致使被滴珠喷射方法直接描绘。在滴珠组分中，选择了诸如丙烯、苯并环丁烯、聚酰胺、聚酰亚胺、苯并咪唑、或聚乙烯醇之类的能够形成电绝缘膜的任何化合物。最好形成包含聚酰亚胺的保护层。利用保护层309，杂质元素被掺入半导体层308中，因此，保护层309的厚度被设定为1微米或以上，优选为5微米或以上(见图4H)。 
借助于执行掺杂处理，一种导电类型(p型或n型)的杂质区被形成在半导体层308的未被保护层309覆盖的区域内。至于杂质元素，可以采用赋予p型的硼(B)或赋予n型的磷(P)。可以用离子掺杂方法或离子注入防法来执行此掺杂处理。借助于执行这一掺杂处理，沟道形成区310、是为源区的杂质区311、以及是为漏区的另一杂质区312，被形成在半导体层308中。杂质区311和杂质区312被加入了一种导电类型(p型或n型)杂质(见图4I)。 
而且，使保护层309能够保留而不被清除，从而被用作沟道保护膜。在此情况下，能够简化制造工艺而不损害TFT的可靠性。然后，源电极313和漏电极314利用滴珠喷射方法被形成在是为源区的杂质区311上和是为漏区的另一杂质区312上(见图4J)。至于电导体，可以采用上述栅电极中所指出的那种电导体，作为一个例子，包含Ag的组分被选择性地喷射，并借助于经受热处理而被烘焙，从而形成厚度范围为600-800nm的电极。 
如上所述，用滴珠喷射方法来形成掩模图形，能够省略例如涂敷抗蚀剂、烘焙抗蚀剂、曝光、显影、以及显影之后的烘焙的各个步骤。结果，由于工艺的简化，就能够达到成本的显著降低。 
而且，图形能够被形成在任意地方，且由于能够调节待要形成的图形的宽度和厚度，故能够以更低的成本和更高的成品率在边长大于1米的大面积衬底上进行制造。 
实施方案2
图2解释了根据本发明的一种正交错型(顶栅型)TFT。在图2中，200表示衬底；201表示基底膜；202a表示源电极；202b表示漏电极；204表示半导体层的沟道形成区；205表示源区；206表示漏区；207表示栅绝缘膜；而208表示栅电极。 
接着，参照图5和6来解释正交错型TFT的制造工艺。 
基底膜501被形成在具有绝缘表面的衬底500上。至于衬底500，可以采用由诸如玻璃、石英、或氧化铝之类的绝缘物质组成的衬底；其中例如由氧化硅或氮化硅组成的绝缘膜被形成在诸如不锈钢之类的金属的表面上的衬底；或半导体衬底。而且，可以采用抗热性足以承受诸如由滴珠喷射方法形成的图形的烘焙温度或加入在半导体层源区和漏区中的一种导电类型(p型或n型)杂质的激活处理中的热处理温度之类的制造工艺最高处理温度的柔性或非柔性塑料衬底。而且，至于基底膜，可以采用氮氧化硅膜和氧氮化硅膜等，在此情况下，可以采用单层或其结构中二个或以上的层被彼此层叠的膜。 
导电膜502被形成在基底膜501上。此导电膜可以由包含选自Ta、W、Ti、Mo、Al、Cu的至少一种元素的合金材料或化合物材料。而且，导电膜502不局限于单层结构，其它的结构，例如其中诸如二个层或三个层被彼此层叠的多层结构也是可以的(见图5A)。 
接着，为了对导电膜502进行图形化，使用滴珠喷射方法形成了掩模图形503a和503b。借助于使包含有机树脂的组分从喷嘴520喷射到导电膜502上而被描绘，掩模图形503a和503b被直接形成(见图5B)。 
在这些掩模图形503a和503b中，可以采用例如丙烯、苯并环丁烯、聚酰胺、聚酰亚胺的有机树脂。而且，可以采用包含借助于使硅(Si)和氧(O)能够彼此键合且至少氢处于取代基而构成的骨架结构的材料，或在取代基中包含选自氟、烷基原子团、以及芳香族碳氢化合物的至少一种的材料(代表性例子是硅氧烷型聚合物)。在本实施方案中，采用了聚酰亚胺。而且，包含光敏剂的组分也是可以的，在此情况下，可以采用包含酚醛树脂和萘醌二嗪农化合物作为光敏剂的溶解或弥散在已知溶剂中的正性抗蚀剂以及溶解或弥散在已知溶剂中的包含基本树脂和二苯硅烷二醇、生酸剂等的负性抗蚀剂。 
利用掩模图形503a和503b，对导电膜502进行腐蚀，从而形成源电极504a和漏电极504b(见图5C)。至于腐蚀气体，可以适当地采用以Cl2、BCl3、SiCl4或CCl4为代表的氯型气体；以CF4、SF6或NF3为代表的氟型气体或O2。在执行这种腐蚀之后，掩模图形503a和503b被清除。 
而且，可以用滴珠喷射方法来形成源电极504a和漏电极504b。在此情况下，可以借助于将包含导电材料的组分选择性地喷射到基底膜501上，来形成源电极504a和漏电极504b。 
待要用于滴珠喷射装置中的喷嘴的直径被设定为0.1-50微米(最好为0.6-26微米)，待要从喷嘴喷射的组分的体积被设定为0.00001-50pl(最好为0.0001-10pl)。待要喷射的组分的体积正比于喷嘴直径的尺寸而增大。而且，待要处理的物体与喷嘴喷射窗口之间的距离优选尽可能小，以便滴珠滴落在所希望的位置上。此距离最好被设定为大约0.1-2mm。至于待要从喷射窗口喷射的组分，以相同于实施方案1的方式采用了其中电导体被溶解或弥散在溶剂中的组分。 
半导体层505被形成在源电极504a和漏电极504b上(见图5D)。用非晶半导体、结晶半导体、或半非晶半导体来形成半导体层505。在此情况下，利用硅或包含硅作为主要成分的半导体膜例如硅锗(SiGe)来形成。 
用滴珠喷射方法，掩模图形506被形成在半导体层505上。掩模图形506被直接形成，使之借助于将包含有机树脂的组分从喷嘴521喷射到半导体层505上而被描绘(见图5E)。利用掩模图形506，对半导体层505进行图形化，从而形成半导体层507(见图6F)。 
接着形成绝缘层512(见图6G)。用等离子体CVD方法或溅射方法，利用含硅的绝缘膜来形成绝缘层512。绝缘层512被形成在半导体层507上，并用作TFT的栅绝缘膜。 
用滴珠喷射方法，栅电极513被形成在绝缘层512上。栅电极513被直接形成，使之借助于将包含导电材料的组分从喷嘴522喷射到绝缘层512上而被描绘(见图6H)。至于此导电材料，可以采用上述栅电极中所指出的材料。 
接着，利用栅电极513作为掩模，用在半导体层507中掺杂一种 杂质元素，来形成一种导电类型(p型或n型)的杂质区(见图6I)。 
借助于利用栅电极513作为掩模而执行掺杂，沟道形成区509以及各为n型杂质区的源区510和漏区511被形成，从而完成根据本发明的正交错型TFT(见图6J)。在执行掺杂之后，可以用热处理方法进行激活。 
虽然未示出，但利用滴珠喷射方法能够制造连接到栅电极的布线以及连接到源电极和漏电极的其它布线。亦即，用滴珠喷射方法形成掩模图形，然后可以执行腐蚀加工，或可以将布线形成为被导电组分直接描绘。当用滴珠喷射方法制作布线时，根据布线的宽度，喷射窗口被改变成另一喷射窗口，以便调节待要喷射的组分的体积。例如，栅线条和栅电极各被形成为所需的形状，使栅线条具有较宽的图形，而栅电极具有较细的图形。 
如上所述，用滴珠喷射方法来形成掩模图形，能够省略涂敷抗蚀剂、烘焙抗蚀剂、曝光、显影、显影之后的烘焙等各个步骤。结果，由于工艺的简化，就能够达到成本的显著降低。 
而且，由于图形能够被形成在任意地方，并能够调节待要形成的图形的厚度和宽度，故能够以更低的成本和更高的成品率在边长大于1米的大面积衬底上进行制造。 
实施例
实施例1
在本实施例中，参照图3和4来解释实施方案1所述的反交错型TFT的制作工艺。 
利用溅射方法，厚度为100nm的W膜被形成作为衬底300上的导电膜302(见图3A)。 
接着，为了使导电膜302经受图形化，用滴珠喷射方法来形成掩模图形303。借助于将包含聚酰亚胺的组分选择性地喷射在导电膜302上，来形成掩模图形303(见图3B)。喷射在导电膜302上的包含聚酰亚胺的组分由于在200℃下被烘焙30分钟而被硬化。在本实施例中，掩模图形被形成为膜厚度为600nm。 
利用掩模图形303，同时采用Cl2、SF6、O2的混合气体作为腐蚀气体，导电膜302经受干法腐蚀，从而形成栅电极304(见图3C)。 
接着，用等离子体CVD方法，同时采用SiH4、NH3、N2O作为反应气体，形成厚度为110nm的氮氧化硅膜作为绝缘层305(见图3D)。使此氮氧化硅膜能够用作根据本实施例的反交错型TFT的栅绝缘膜。而且，可以在衬底温度为60-85℃；成膜气体为硅烷(SiH4)、氮(N2)、Ar；气流体积为硅烷(SiH4)∶氮(N2)∶Ar＝2sccm∶300sccm∶500sccm这样的成膜条件下来形成氮化硅膜。 
用等离子体CVD方法，厚度为50nm的氢化非晶硅层被形成在绝缘层305上作为半导体层306(见图3E)。 
用滴珠喷射方法，包含聚酰亚胺的组分被喷射在半导体层306上，以便描绘预定的图形，然后，借助于在200℃下经受30分钟的热处理，这样描绘的图形被烘焙。结果就形成了掩模图形307(见图3F)。 
用CF4和O2的混合气体，对半导体层306进行干法腐蚀，从而形成是为氢化非晶硅层的半导体层308(见图4G)。然后，利用包含2-氨基乙醇HOC2H4NH2(30重量百分比)和乙二醇醚R-(OCH2)2OH(70重量百分比)的剥离液，清除掩模图形307。 
接着，利用滴珠喷射方法，在半导体层308上形成包含聚酰亚胺的保护层(沟道保护膜)309。然后，利用保护层309作为掩模，形成杂质区311和312，同时在半导体层308中掺磷(见图4H和4I)。这些杂质区311和312在根据本实施例的反交错型TFT中分别构成源区和漏区。 
在分别构成源区和漏区的杂质区311和312上，形成电极313和314，使这些电极分别被连接到杂质区311和312。包含Ag的组分被选择性地喷射，以便形成厚度为600-800nm的预定图形，使之分别被电连接到杂质区311和312，然后借助于在230℃下经受1小时热处理而被烘焙，以便形成电极313和314。以如上所述的方式，就完成了反交错型TFT。 
图12示出了本实施例中所制作的TFT的剖面SEM图象。用聚 焦离子束加工观察装置(FIB)对此TFT进行了处理。在图12中，120表示包含W膜的栅电极；121表示包含SiON膜的栅绝缘膜；122表示包含硅膜的非晶半导体，还表示杂质区；而123表示包含Al-Si合金的电极。图12A所示的TFT的区域1、其区域2、以及其区域3，分别被示于图12B、12C、以及12D中。 
而且，图13A和13B示出了根据本发明的反交错型TFT的电学特性。图13A示出了漏电压(Vd)为5V、10V、15V时的栅电压(Vg)-漏电流(Id)特性。图13B示出了栅电压(Vg)为5V、10V、15V时的漏电压(Vd)-漏电流(Id)特性。其场效应迁移率(μ)为0.313cm2/Vsec。其阈值电压为3.10V。 
实施例2
在本实施例中，参照图5和6来解释实施方案2所述正交错型TFT的制造工艺。 
首先，厚度为100nm的氮氧化硅膜被形成在是为玻璃衬底的衬底500上作为基底膜501。根据本实施例，用等离子体CVD方法，同时使用SiH4和N2O作为反应气体，来形成此膜。 
用溅射方法，在基底膜501上形成厚度为100nm的W膜作为导电膜502(见图5A)。 
在导电膜502的图形化中，用滴珠喷射方法形成掩模图形503a和503b，使之借助于喷射包含聚乙烯醇的组分而被直接描绘(见图5B)。 
利用这些掩模图形503a和503b，同时用Cl2、SF6、O2的混合气体，对导电膜502进行干法腐蚀。在执行图形化之后，可以用水来清除掩模图形503a和503b。以如上所述的方式，来形成源电极504a和漏电极504b(见图5C)。 
接着，用等离子体CVD方法，在源电极504a和漏电极504b上形成厚度为50nm的氢化非晶硅膜作为半导体层505(见图5D)。 
在半导体层505上，用滴珠喷射方法形成掩模图形506。掩模图形506被形成为使包含聚酰亚胺的组分被直接喷射在半导体层505上， 然后借助于用清洁的炉子在200℃下经受30分钟的热处理而被硬化(见图5E)。用CF4和O2的混合气体，对半导体层505进行腐蚀，从而形成氢化非晶硅层作为半导体层507(见图6F)。 
随后，用等离子体CVD方法，形成厚度为110nm的氮化硅膜作为绝缘层512(见图6G)。而且，在衬底温度为60-85℃；成膜气体为硅烷(SiH4)、氮(N2)、Ar；气流体积比为SiH4∶N2∶Ar＝2∶300∶500这样的成膜条件下，用等离子体CVD方法来形成氮化硅膜。 
使此氮化硅膜能够用作根据本实施例的正交错型TFT的栅绝缘膜。 
在绝缘层512上，用滴珠喷射方法形成栅电极513，使包含Ag的组分被滴珠喷射方法选择性地喷射，然后在230℃下经受1小时的热处理(见图6H)。 
接着，对是为n型杂质元素的磷烷(PH3)进行辉光放电分解，以便产生其离子，然后，离子沿电场被加速，再利用栅电极513作为掩模，被注入在半导体层507中(见图6I)。 
借助于执行如上所述的这些步骤，其中加入了磷的n型杂质区被形成在半导体层507中。亦即，沟道形成区509被形成在与半导体层507的栅电极513重叠的区域内，且各为n型杂质区的源区510和漏区511被形成(见图6J)。以如上所述的方式，就完成了正交错型TFT。 
实施例3
在本实施例中，来解释配备有能够在相同于实施例1的工艺中加以制造的反交错型TFT的显示屏的例子。 
图14示出了待要用反交错型TFT 751制造的液晶显示屏中的象素的俯视图。反交错型TFT 751具有多栅结构。诸如氢化非晶硅膜之类的半导体层7513被形成在其上。在其中栅电极7511和半导体层7513彼此重叠的区域内，提供了用滴珠喷射方法形成的保护层7514。源电极7516被形成为跨越栅电极7511。当象素电极752是透射型液晶显示屏时，利用诸如氧化铟锡(ITO)、氧化锌(ZnO)、或氮化 钛(TiN)之类的透明导电材料来形成，使之经由漏电极7517或直接与半导体层7513相接触。当象素电极752为反射型液晶显示屏时，也可以用铝或包含铝作为主要成分的导电材料，与漏电极7517同时形成。保持电容7519由与半导体层7513和栅电极7511相同的工艺中所形成的电容线条7512来形成。 
图7示出了对应于图14的剖面图，并示出了其中液晶754经由隔垫759被密封在其上形成反交错型TFT 751的衬底750与其上经由绝缘层760形成反电极756和成色层757的反衬底758之间的状态。定向膜753被形成在连接到反交错型TFT 751的象素电极752上。 
在反衬底758上，形成成色层757，还形成绝缘层760。绝缘层760用作保护层和整平层。反电极756由透明导电材料形成，并在其上形成定向膜755。而且，有可能用滴珠喷射方法来形成反电极756或成色层757，在此情况下，能够减少制造工艺的步骤数目。 
根据本实施例，制造了采用液晶元件的透射型显示屏，但本发明不局限于此，本发明也可应用于采用发光元件的发光器件。而且，在本实施例中，所述的是其中液晶显示屏由实施例1所述的反交错型TFT来构成的例子；但也可以用实施例2所述的正交错型TFT来相似地制造显示屏。 
实施例4
在本实施例中，来解释配备有能够在相同于实施例1的工艺中加以制造的反交错型TFT的显示屏的另一例子。 
图11示出了待要用反交错型TFT 751制造的电致发光(EL)显示屏的象素的俯视图。在电致发光显示屏的显示图象等的象素部分中，EL元件以及控制其亮度的第一TFT 9001和第二TFT 9002，被提供在构成象素部分的各个象素中。可以用实施例1所述的反交错型TFT来形成这些TFT。钝化膜9010被形成在第一TFT 9001和第二TFT9002上。根据本实施例，钝化膜9010采用了用溅射方法形成的氮化硅。此膜中的Ar浓度约为每立方厘米5×1018-5×1020原子。 
第一TFT 9001被连接到象素电极9009，并控制着形成在象素电 极上的EL元件的亮度。第二TFT 9002控制着第一TFT 9001的工作，并在此情况下能够根据同时用作第二TFT 9002的栅电极的扫描线9003和信号线9007的信号而控制第一TFT 9001的开通-关断操作。第一TFT 9001的栅电极9004被连接到第二TFT 9002，并根据栅电极的开通-关断而将功率从电源线9008馈送到象素电极9009侧。为了符合其中亮度根据流动的电流量而改变的EL元件的工作，第一TFT的沟道宽度对沟道长度被设定为5-100倍，优选为10-50倍。而且，为了降低开关操作的关断泄漏电流，第二TFT 9002具有多栅结构。 
EL元件具有这样一种结构，其中，包含有机化合物的层(以下称为“EL层”)被夹在一对电极(阳极和阴极)之间，此有机化合物层在单重激发态返回到其基态时发光(荧光)或/和在三重激发态返回到其基态时提供发光(磷光)。至于形成EL层的有机化合物，可以采用低分子型有机发光物质、中等分子型有机物质(无升华性质的，分子数目为20或以下的，或分子链长度为10微米或以下的有机发光物质)、或高分子型发光物质。可以由单层或借助于层叠各具有彼此不同功能的多个层，来形成EL层。当多个层被彼此层叠时，可以恰当的组合空穴注入-输运层、发光层、电子注入-输运层、空穴或电子阻挡层等。而且，能够从电极注入空穴的空穴注入-输运层由空穴迁移率高且其中二种功能彼此分隔开的材料组成。而且，对于电子注入-输运层也是如此。 
图9是对应于图11的剖面图，示出了一种有源矩阵型EL显示屏，其中，EL元件908被形成在其上形成第一TFT 9001和第二TFT9002等的衬底900与密封衬底906之间。象素电极9009被提供成连接到第一TFT 9001，然后形成绝缘材料9011。包含EL层903的EL元件908和反电极904，被形成在其上。钝化层905被形成在EL元件908上，并被密封衬底906和密封材料密封。绝缘材料9012被填充在钝化层905与密封衬底906之间。 
至于绝缘材料9011和9012，可以采用包含选自氮化硅、氧化硅、氧氮化硅、氮化铝、氮氧化铝、氧氮化铝、氧化铝、类金刚石碳(DLC)、含氮的碳膜(CN)的至少一种材料的膜。
至于其它的绝缘材料，可以采用包含选自聚酰亚胺、丙烯、苯并环丁烯、以及聚酰胺的至少一种材料的膜。而且，可以采用包含借助于使硅(Si)和氧(O)能够彼此键合且至少氢处于取代基而构成的骨架结构的材料，或在取代基中包含选自氟、烷基原子团、以及芳香族碳氢化合物的至少一种的材料(代表性例子是硅氧烷型聚合物)。当光从密封衬底906侧被取出时，在绝缘材料9012中必须采用具有高透射性质的材料。 
而且，虽然图9和11各仅示出了一个象素，但借助于组合配备有对应于R(红色)、G(绿色)、B(蓝色)的各个EL元件的各个象素而能够得到多种颜色显示，也是可以的。而且，发光可以是在任何情况下当单重激发态返回到其基态时的发光(荧光)或/和在任何情况下当三重激发态返回到其基态时的发光(磷光)，或例如一种荧光(或磷光)颜色与另二种磷光(或荧光)颜色的组合。在另一情况下，可以是仅仅R采用磷光，而G和B采用荧光。例如，叠层结构被形成为使厚度为20nm的酞菁铜(CuPc)膜被提供作为空穴注入层，然后在此空穴注入层上提供厚度为70nm的三-8-喹啉铝复合物(Alq3)膜作为发光层。可以借助于将诸如喹吖啶、二萘嵌苯、或DCM1添加到Alq3，来控制发光颜色。 
可以采用诸如氮化硅、氧化硅、氮氧化硅、氮化铝、氮氧化铝、氧化铝、类金刚石碳、或含氮的碳之类的绝缘物质，来形成钝化膜905。而且可以采用包含借助于使硅(Si)和氧(O)能够彼此键合且至少氢处于取代基而构成的骨架结构的材料，或在取代基中包含选自氟、烷基原子团、以及芳香族碳氢化合物的至少一种的材料(代表性例子是硅氧烷型聚合物)。 
本发明不仅能够被应用于双面发光型(双发光型)发光显示屏，还能够被应用于单面发光型的发光显示屏。当光仅仅从反电极侧出射时，对应于阳极的象素电极是具有反射性质的金属层，且至于具有反射性质的金属层，为了使之能够用作阳极，采用了诸如铂(Pt)或金(Au)之类的功函数大的金属层。而且，由于这些金属昂贵，可以借助于将这些金属层叠在诸如铝膜或钨膜之类的适当金属膜上，同时使铂或金能够至少在其最外面的表面上被暴露，来形成象素电极。而且，反电极是厚度小(优选为10-50nm)的金属膜，且为了使之能够用作阴极而采用包含属于周期表1或2族的功函数小的元素的材料作为金属膜(例如Al、Ag、Li、Ca、或其合金例如MgAg、MgIn、AlLi、CaF2、CaN)。而且，以层叠的方式，氧化物的导电膜(代表性例子是ITO膜)被提供在反电极上。在此情况下，从发光元件发射的光在象素电极上被反射，通过反电极，从密封衬底906侧出射。 
当光仅仅从象素电极侧出射时，透明导电膜被用于对应于阳极的象素电极。至于此透明导电膜，可以采用包含氧化铟和氧化锡的化合物、包含氧化铟和氧化锌的化合物、氧化锌、氧化锡、或氧化铟。而且，反电极优选采用包含Al、Ag、Li、Ca、及其合金例如MgAg、MgIn、AlLi的金属膜(厚度为50-200nm)。在此情况下，从发光元件发射的光通过象素电极，从衬底900侧出射。 
在其中光从象素电极和反电极二侧出射的双面发光型(双发射型)发光的情况下，透明导电膜被用于对应于阳极的象素电极。至于透明导电膜，可以采用包含氧化铟和氧化锡的化合物、包含氧化铟和氧化锌的化合物、氧化锌、氧化锡、或氧化铟。而且，反电极是厚度小(优选为10-50nm)的金属膜，致使光能够通过其中，且为了使其能够用作阴极而采用了包含属于周期表1或2族的功函数小的元素的材料作为金属膜(例如Al、Ag、Li、Ca、或其合金例如MgAg、MgIn、AlLi、CaF2、CaN)。而且，以层叠的方式，透明的氧化物导电膜(代表性例子是ITO膜)被提供在反电极上。在此情况下，从发光元件发射的光从衬底900侧和密封衬底906侧出射。 
在如上所述的EL显示屏中，由于能够用滴珠喷射方法制造TFT，故能够达到制造工艺步骤数目和制造成本的显著降低。而且，在本实施例中，所述的是其中用实施例1所述的反交错型TFT来构成液晶显示屏的一个例子；但也可以利用实施例2所述的正交错型TFT来相似 地制造显示屏。 
实施例5
在本实施例中，参照图8来解释其中实施例3所述液晶显示屏或实施例4所述EL显示屏被制造成模块的状态。 
用COG(玻璃上芯片)方法，图8所示的模块以及其中形成了驱动电路的驱动器IC，被安装在象素部分701周围。不言自明，也可以用TAB(带自动键合)方法来安装驱动器IC。 
衬底700被反衬底703和密封材料702固定。象素部分701可以利用实施例3所述的液晶作为显示媒质，或利用实施例4所述的EL元件作为显示媒质。驱动器IC 705a或705b以及其它驱动器IC 707a、707b、707c，各可以是用单晶半导体形成的集成电路或用多晶半导体制作的TFT所形成的相似集成电路。信号或功率分别经由FPC 706a和706b以及FPC 704a、704b、704c，被馈送到驱动器IC 705a和705b以及其它驱动器IC 707a、707b、707c。 
实施例6
作为采用实施例5所述模块的电子装置的一个例子，可以完成图10所示的电视机。 
在此电视机中，用液晶或EL元件制造的显示模块2002被组合在其机箱2001中，然后，不仅一般的电视广播能够被接收器2005接收，而且有可能借助于经由调制解调器2004连接到有线或无线通信网络而进行单向信息通信(从发射机到接收机)或双向信息通信(从发射机到接收机或在接收机之间)。用组合在机箱中的开关或分立提供的遥控器2006可以使电视机工作，以及指示待要输出的信息的显示部分2007可以被提供在遥控器中。 
而且，在此电视机中，除了主屏幕2003之外，还用第二显示模块形成了一个辅助屏幕2008，从而可以提供一个显示频道或音量的结构。在如上所述的结构中，主屏幕2003用视角优异的EL显示模块形成，而辅助屏幕2008可以由能够以低功耗进行显示的液晶模块来形成。而且，为了优先考虑低功耗，可以构建一种结构，使主屏幕2003 由液晶显示模块形成，辅助屏幕2008由EL显示模块形成，从而可以开通和关断辅助屏幕。 
在任何一种情况下，根据本发明，由于制造工艺的步骤数目被大幅度减少了，故能够以更低的成本来制造大屏幕的电视机。结果，不仅能够供应低成本的电视机，而且能够增加如上所述的新功能，因而能够提高电视机的使用方便性。 
实施例7
参照图15和16来解释应用了本发明的薄膜晶体管的另一例子。 
根据本实施例的薄膜晶体管是一种采用非晶半导体层的底栅型薄膜晶体管。图15A是一张照片，示出了所制造的薄膜晶体管的俯视图，而图15B是沿图15A中E-F线的剖面图。导电膜被形成在衬底600上，然后利用掩模图形对导电膜进行图形化，从而形成栅电极601。在此情况下，当借助于用滴珠喷射方法使包含聚酰亚胺的组分选择性地喷射而制作掩模图形时，导电膜是用溅射方法形成的钨膜。 
绝缘层602被形成在栅电极601上。至于绝缘层602，采用了用CVD方法形成的氮氧化硅膜。在绝缘层602上，N型半导体层被形成作为半导体层以及一种导电类型(p型或n型)半导体层，然后对其进行图形化，以便形成半导体层603、N型半导体层604a、以及N型半导体层604b。以相同于栅电极的掩模图形的方式，利用滴珠喷射方法，借助于选择性地喷射包含聚酰亚胺的组分，来制作半导体层和N型半导体层的掩模图形。 
在绝缘层602上，利用滴珠喷射方法，借助于喷射包含Ag作为导电材料的组分，来形成半导体层603、N型半导体层604a和N型半导体层604b、源电极或漏电极605a、以及源电极或漏电极605b。以这种方式，就制造了应用本发明的薄膜晶体管。在本实施例所制造的薄膜晶体管中，N型半导体层604a和N型半导体层604b、源电极或漏电极605a、以及源电极或漏电极605b，重叠栅电极601。 
这样制造的薄膜晶体管的电学特性被示于图16A和16B中。图16A示出了漏电压(Vd)为5V、10V、15V时的栅电压(Vg)-漏电 流(Id)特性。图16B示出了栅电压(Vg)为5V、10V、15V时的漏电压(Vd)-漏电流(Id)特性。关断电流是1×10-10或以下，从而得到了比较有利的TFT特性。其场效应迁移率(μ)为0.2cm2/Vsec，且阈值电压为3.97V。 
根据本发明，借助于用滴珠喷射方法形成掩模图形，能够省略例如涂敷抗蚀剂、烘焙抗蚀剂、曝光、显影、以及显影之后的烘焙的各个步骤。结果，由于步骤的简化，就能够达到成本的显著降低。 
而且，由于导电层等能够被形成在任意地方的所需图形中，且待要形成的导电层的厚度或宽度能够被调节，故能够以更低的成本和更高的成品率在边长大于1米的大面积衬底上进行制造。 

Claims (23)

1.一种薄膜晶体管制造方法，包含下列步骤：
形成第一电导体；
以层叠的方式在第一电导体上形成第一绝缘体和半导体；
在半导体上形成第一图形；
利用第一图形，对半导体进行图形化；
在图形化的半导体上通过直接描绘第二图形而形成第二图形；
借助于利用第二图形作为掩模将杂质掺入到半导体中而形成源区和漏区；
形成与源区的上表面和侧表面相接触、并仅与第二图形的侧表面相接触、且与第一绝缘体的上表面相接触的源电极；以及
形成与漏区的上表面和侧表面相接触、并仅与第二图形的侧表面相接触、且与第一绝缘体的上表面相接触的漏电极，
其中，第一和第二图形各借助于通过滴珠喷射方法选择性地喷射包含有机树脂的组分而被形成，且
其中，第一电导体、源电极和漏电极各借助于选择性地喷射包含导电材料的组分而被形成。
2.根据权利要求1的薄膜晶体管制造方法，其中，所述半导体是非晶半导体或半非晶半导体。
3.根据权利要求1的薄膜晶体管制造方法，其中，所述导电材料包含选自银、金、铜、氧化铟锡中的至少一种材料。
4.根据权利要求1的薄膜晶体管制造方法，其中，所述第一和第二图形每一都包含选自聚酰亚胺、苯并环丁烯、聚酰胺中的至少一种材料。
5.根据权利要求1的薄膜晶体管制造方法，还包含掺入赋予n型的杂质的步骤。
6.根据权利要求1的薄膜晶体管制造方法，其中，第二图形的厚度是1μm或以上。
7.根据权利要求1的薄膜晶体管制造方法，其中，源电极和漏电极中每一个的厚度范围为600nm-800nm。
8.根据权利要求1的薄膜晶体管制造方法，其中，所述第一电导体、源电极和漏电极每一个都是通过滴珠喷射方法形成的。
9.一种薄膜晶体管制造方法，包含下列步骤：
形成第一电导体；
在第一电导体上形成第一图形；
利用第一图形，对第一电导体进行图形化；
以层叠方式，在图形化的第一电导体上形成第一绝缘体和半导体；
在半导体上形成第二图形；
利用第二图形，对半导体进行图形化；
在图形化的半导体上通过直接描绘第三图形而形成第三图形；
借助于利用第三图形作为掩模将杂质掺入到半导体中而形成源区和漏区；
形成与源区的上表面和侧表面相接触、并仅与第三图形的侧表面相接触、且与第一绝缘体的上表面相接触的源电极；以及
形成与漏区的上表面和侧表面相接触、并仅与第三图形的侧表面相接触、且与第一绝缘体的上表面相接触的漏电极，
其中，第一至第三图形各借助于通过滴珠喷射方法选择性地喷射包含有机树脂的组分而被形成，且
其中，源电极和漏电极每一个都借助于选择性地喷射包含导电材料的组分而被形成。
10.根据权利要求9的薄膜晶体管制造方法，其中，所述半导体是非晶半导体或半非晶半导体。
11.根据权利要求9的薄膜晶体管制造方法，其中，所述导电材料包含选自银、金、铜、氧化铟锡中的至少一种材料。
12.根据权利要求9的薄膜晶体管制造方法，其中，所述第一和第二图形每一个都包含选自聚酰亚胺、苯并环丁烯、聚酰胺中的至少一种材料。
13.根据权利要求9的薄膜晶体管制造方法，还包含掺入赋予n型的杂质的步骤。
14.根据权利要求9的薄膜晶体管制造方法，其中，第二图形的厚度是1μm或以上。
15.根据权利要求9的薄膜晶体管制造方法，其中，源电极和漏电极中的每一个的厚度范围为600nm-800nm。
16.根据权利要求9的薄膜晶体管制造方法，其中，所述源电极和漏电极每一个都是通过滴珠喷射方法形成的。
17.一种薄膜晶体管制造方法，包含下列步骤：
形成第一电导体；
在第一电导体上形成第一图形；
利用第一图形，对第一电导体进行图形化；
以层叠方式，在图形化的第一电导体上形成第一绝缘体和半导体；
在半导体上形成第二图形；
利用第二图形，对半导体进行图形化；
在图形化的半导体上通过直接描绘第三图形而形成第三图形；
借助于利用第三图形作为掩模将杂质掺入到半导体中而形成源区和漏区；以及
在源区和漏区上形成第二电导体；
在第二电导体上形成第四图形；以及
利用第四图形，对第二电导体进行图形化，从而形成源电极和漏电极，
其中源电极与源区的上表面和侧表面相接触、并仅与第三图形的侧表面相接触、且与第一绝缘体的上表面相接触；以及
其中，漏电极与漏区的上表面和侧表面相接触、并仅与第三图形的侧表面相接触、且与第一绝缘体的上表面相接触，
其中，第一至第四图形各借助于通过滴珠喷射方法选择性地喷射包含有机树脂的组分而被形成。
18.根据权利要求17的薄膜晶体管制造方法，其中，所述半导体是非晶半导体或半非晶半导体。
19.根据权利要求17的薄膜晶体管制造方法，其中，所述第一和第二图形每一个都包含选自聚酰亚胺、苯并环丁烯、聚酰胺中的至少一种材料。
20.根据权利要求17的薄膜晶体管制造方法，还包含掺入赋予n型的杂质的步骤。
21.根据权利要求17的薄膜晶体管制造方法，其中，第二图形的厚度是1μm或以上。
22.根据权利要求17的薄膜晶体管制造方法，其中，源电极和漏电极中的每一个的厚度范围为600nm-800nm。
23.根据权利要求17的薄膜晶体管制造方法，其中，所述第二电导体是通过滴珠喷射方法形成的。
CN2004800247850A 2003-08-28 2004-08-25 薄膜晶体管、薄膜晶体管的制造方法、以及显示器件的制造方法 Expired - Fee Related CN1842745B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003305364 2003-08-28
JP305364/2003 2003-08-28
PCT/JP2004/012598 WO2005022262A1 (en) 2003-08-28 2004-08-25 Thin film transistor, manufacturing method for thin film transistor and manufacturing method for display device

Publications (2)

Publication Number Publication Date
CN1842745A CN1842745A (zh) 2006-10-04
CN1842745B true CN1842745B (zh) 2013-03-27

Family

ID=34269297

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800247850A Expired - Fee Related CN1842745B (zh) 2003-08-28 2004-08-25 薄膜晶体管、薄膜晶体管的制造方法、以及显示器件的制造方法

Country Status (4)

Country Link
US (1) US20070164280A1 (zh)
KR (1) KR101065600B1 (zh)
CN (1) CN1842745B (zh)
WO (1) WO2005022262A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100568457C (zh) 2003-10-02 2009-12-09 株式会社半导体能源研究所 半导体装置的制造方法
US7446054B2 (en) * 2003-10-28 2008-11-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20050170643A1 (en) 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
US7416977B2 (en) 2004-04-28 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, liquid crystal television, and EL television
US7537976B2 (en) * 2005-05-20 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor
CN100372083C (zh) * 2005-06-02 2008-02-27 友达光电股份有限公司 形成薄膜晶体管的方法
TWI575293B (zh) 2007-07-20 2017-03-21 半導體能源研究所股份有限公司 液晶顯示裝置
JP2010244868A (ja) * 2009-04-07 2010-10-28 Sony Corp 有機電界発光素子および表示装置
JP2014053557A (ja) 2012-09-10 2014-03-20 Toshiba Corp 半導体装置およびその製造方法
CN107452821B (zh) * 2017-07-11 2018-12-25 浙江大学 一种p型SnO/Ag肖特基结核壳结构纳米线沟道的多功能光电薄膜晶体管及其制备方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2043600T3 (es) * 1985-12-18 1994-01-01 Canon Kk Dispositivo de cristal liquido.
US5247375A (en) * 1990-03-09 1993-09-21 Hitachi, Ltd. Display device, manufacturing method thereof and display panel
US5420048A (en) * 1991-01-09 1995-05-30 Canon Kabushiki Kaisha Manufacturing method for SOI-type thin film transistor
JP3378280B2 (ja) * 1992-11-27 2003-02-17 株式会社東芝 薄膜トランジスタおよびその製造方法
US5610414A (en) * 1993-07-28 1997-03-11 Sharp Kabushiki Kaisha Semiconductor device
JP3029531B2 (ja) * 1994-03-02 2000-04-04 シャープ株式会社 液晶表示装置
JPH08264790A (ja) * 1995-03-22 1996-10-11 Toshiba Corp 薄膜電解効果トランジスタ及び液晶表示装置
JPH09307114A (ja) * 1996-05-17 1997-11-28 Fujitsu Ltd 薄膜トランジスタ及びその製造方法及び液晶表示装置
US6130161A (en) * 1997-05-30 2000-10-10 International Business Machines Corporation Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity
JP3433101B2 (ja) * 1998-06-03 2003-08-04 三洋電機株式会社 表示装置
US6246070B1 (en) * 1998-08-21 2001-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same
JP2000068233A (ja) 1998-08-24 2000-03-03 Casio Comput Co Ltd 薄膜の形成方法
JP4493741B2 (ja) * 1998-09-04 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
IL146601A0 (en) * 1999-05-27 2002-07-25 Patterning Technologies Ltd Method of forming a masking pattern on a surface
GB9929614D0 (en) * 1999-12-15 2000-02-09 Koninkl Philips Electronics Nv Method of manufacturing a transistor
JP4993826B2 (ja) * 2000-08-14 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6527407B2 (en) * 2000-08-15 2003-03-04 Lyle E. Gluck Protective system for airport runway and taxiway light fixtures
GB2371910A (en) * 2001-01-31 2002-08-07 Seiko Epson Corp Display devices
GB2373095A (en) * 2001-03-09 2002-09-11 Seiko Epson Corp Patterning substrates with evaporation residues
JP4776801B2 (ja) * 2001-04-24 2011-09-21 株式会社半導体エネルギー研究所 メモリ回路
US6525407B1 (en) * 2001-06-29 2003-02-25 Novellus Systems, Inc. Integrated circuit package
GB2379083A (en) * 2001-08-20 2003-02-26 Seiko Epson Corp Inkjet printing on a substrate using two immiscible liquids
US7524528B2 (en) * 2001-10-05 2009-04-28 Cabot Corporation Precursor compositions and methods for the deposition of passive electrical components on a substrate
JP3829710B2 (ja) * 2001-12-17 2006-10-04 セイコーエプソン株式会社 カラーフィルタ及びその製造方法、液晶装置及びその製造方法、並びに電子機器
JP2003197531A (ja) * 2001-12-21 2003-07-11 Seiko Epson Corp パターニング装置、パターニング方法、電子素子の製造方法、回路基板の製造方法、電子装置の製造方法、電気光学装置とその製造方法、及び電子機器
JP3864413B2 (ja) * 2002-04-22 2006-12-27 セイコーエプソン株式会社 トランジスタの製造方法

Also Published As

Publication number Publication date
US20070164280A1 (en) 2007-07-19
KR20060132552A (ko) 2006-12-21
CN1842745A (zh) 2006-10-04
KR101065600B1 (ko) 2011-09-20
WO2005022262A1 (en) 2005-03-10

Similar Documents

Publication Publication Date Title
US8022405B2 (en) Light-emitting device
CN101345197B (zh) 接触孔、半导体器件、液晶显示器及el显示器的制法
CN1815686B (zh) 半导体器件及其制造方法
CN101271827B (zh) 用于制造半导体器件的方法
CN101383290B (zh) 薄膜晶体管的制造方法及显示装置的制造方法
US8420462B2 (en) Display device and manufacturing method thereof
US8389993B2 (en) Display device having a buffer layer formed over a channel protective layer
CN100474621C (zh) 半导体器件及其制造方法
CN101452893B (zh) 显示装置及其制造法
CN1914737B (zh) 半导体元件及其制造方法和液晶显示器及其制造方法
US7678624B2 (en) Semiconductor device and method for manufacturing same
US20060269786A1 (en) Wiring for display device and thin film transistor array panel including the same and method for manufacturing thereof
EP3101693B1 (en) Methods for thin-film transistor, pixel structure, manufacturing , array substrate and display device
CN1716532B (zh) 制备显示装置的方法
TWI437643B (zh) 半導體裝置之製造方法、及顯示裝置之製造方法
CN1842745B (zh) 薄膜晶体管、薄膜晶体管的制造方法、以及显示器件的制造方法
JP4712332B2 (ja) 薄膜トランジスタの作製方法
KR20080002539A (ko) 폴리실리콘 박막트랜지스터의 제조방법 및 이를 이용한액정표시소자의 제조방법
WO2008147012A1 (en) Structure for crystallization, method of crystallization, method of forming active layer of semiconductor amorphous silicon layer, and manufacturing method of thin film transistor using the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130327

Termination date: 20180825