CN1832553A - Dvi发射电路及其图像数据和时钟相位的调整方法 - Google Patents
Dvi发射电路及其图像数据和时钟相位的调整方法 Download PDFInfo
- Publication number
- CN1832553A CN1832553A CN 200510022210 CN200510022210A CN1832553A CN 1832553 A CN1832553 A CN 1832553A CN 200510022210 CN200510022210 CN 200510022210 CN 200510022210 A CN200510022210 A CN 200510022210A CN 1832553 A CN1832553 A CN 1832553A
- Authority
- CN
- China
- Prior art keywords
- delay
- phase place
- output
- clock
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种DVI发射电路及其图像数据和时钟相位的调整方法，包括TMDS编码器、串化器、时钟通道延时及控制模块和数据通道延时模块，时钟通道延时及控制模块将时钟信号的相位延时第一相位延时量后输出到TMDS编码器；数据通道延时模块将图像数据的相位延时第二相位延时量后输出到TMDS编码器，第一相位延时量和第二相位延时量中至少有一个是可调的。第二相位延时量和第一相位延时量叠加后使时钟的相位相对于图像数据的相位可以提前也可以延后，既能够适用于时钟相位相对于图像数据需要延后的情况，也能够适应于时钟相位相对于图像数据需要提前的情况，从而适应各种图像处理芯片的要求。
Description
【技术领域】
本发明涉及数字视频***中的数字视频接口(简称DVI)技术，尤其涉及在数字视频接口中的发射电路和实现高速数据与时钟相位调整的方法。
【背景技术】
DVI是一种连接信源***和显示设备的标准，特别是纯数码显示设备，比如LCD等。DVI***图如图1所示，一个DVI显示***包括一个发送电路和一个接收电路，发送电路是信号的来源，它接收图像处理电路所输出的图像数据(即待显示R.G.B数字信号)、H.V同步信号和时钟信号，经过处理后通过DVI连接线传输到接收电路。发送电路可以内建在显卡芯片中，也可以以附加芯片的形式出现在显卡PCB上，发送电路通常通过DVI发射芯片实现。而接收电路则是显示器上的一块电路，它可以接受数字信号，将其解码并传递到数字显示电路中，通过发送电路、DVI连接线和接收电路，显卡发出的信号最后成为显示器上的图像，实现了信源设备数字显示设备之间的数字化传输。
由于DVI发射芯片接收的是各种图像处理电路所产生的图像数据和时钟信号，各种图像处理芯片所产生的图像数据与时钟之间的相位关系大不相同，如果不对输入的图像数据和时钟进行相位调整使其一致，就有可能产生数据接收错误。因此，有必要在数据和时钟进入芯片内部进行TMDS(Transition Minimized Differential Signaling，转换最小化差分信号)编码之前进行相位调整。一般的处理方法是在芯片外部加一块电路对时钟进行延时处理，如图2所示，图像数据直接输入到TMDS编码器，时钟信号经验是电路进行一定量延时后输入到TMDS编码器。图像数据经TMDS编码器编码后，通过串化器将每个像素点按10hit的数字信号进行并→串转换，把编码后的R.G.B数字流与像素时钟等4组信号按照T.M.D.S.方式进行传输。但这种传输方式的缺点是：只适用于时钟相位需要延后的情况，不适应于时钟相位需要提前的情况，不能适应各种图像处理芯片的要求。
【发明内容】
本发明的主要目的就是为了解决现有技术的问题，提供一种DVI发射电路，在进行TMDS编码之前进行相位一致的调整，既能够适用于时钟相位相对于图像数据需要延后的情况，也能够适应于时钟相位相对于图像数据需要提前的情况，从而适应各种图像处理芯片的要求。
本发明的另一目的就是为了解决现有技术的问题，提供一种DVI发射电路中图像数据和时钟相位的调整方法，使图像数据在进行TMDS编码之前进行相位一致的调整，既能够适用于时钟相位相对于图像数据需要延后的情况，也能够适应于时钟相位相对于图像数据需要提前的情况，从而适应各种图像处理芯片的要求。
为实现上述目的，本发明公开了一种DVI发射电路，包括：
TMDS编码器，将接收到的图像数据以及控制信号使用特殊的算法进行转换最小化以及数据高低电平平衡编码并输出；
串化器，接收TMDS编码器输出的数字信号，进行并串转换后输出；其特征在于还包括：
时钟通道延时及控制模块，用于接收图像处理电路输出的时钟信号，将时钟信号的相位延时第一相位延时量后输出到TMDS编码器；
数据通道延时模块，用于接收图像处理电路输出的图像数据，将图像数据的相位延时第二相位延时量后输出到TMDS编码器；
所述第一相位延时量和第二相位延时量中至少有一个是可调的。
优选的，所述第一相位延时量可调，所述时钟通道延时及控制模块包括N个串联的延时单元和N个开关单元，所述N个开关单元的输入端一一对应连接N个延时单元的输出端，所述N个开关单元的输出端并联在一起，所述N个开关单元的控制端分别响应相应的第一组控制信号，以使N个开关单元只有一个导通，其中N为大于或等于2的整数。
本发明的进一步改进是：还包括控制信号译码电路，所述控制信号译码电路的输入端用于响应相应的第二组控制信号，N个输出端一一对应连接N个开关单元的控制端。
优选的，所述N等于8，所述控制信号译码电路为3到8的译码电路。
所述数据通道延时模块包括4个串联的延时单元。
为实现上述目的，本发明还公开了一种DVI发射电路中图像数据和时钟相位的调整方法，用于DVI发射电路中在数据和时钟进行TMDS编码之前的相位调整，其特征在于包括以下步骤：
时钟通道延时及控制模块接收图像处理电路输出的时钟信号，将时钟信号的相位延时第一相位延时量后输出到TMDS编码器；
数据通道延时模块接收图像处理电路输出的图像数据，将图像数据的相位延时第二相位延时量后输出到TMDS编码器；所述第一相位延时量和第二相位延时量中至少有一个是可调的。
优选的，所述时钟通道延时及控制模块包括N个串联的延时单元和N个开关单元，所述N个开关单元的输入端一一对应连接N个延时单元的输出端，所述N个开关单元的输出端并联在一起，时钟的相位延时包括以下步骤：
A1、N个开关单元的控制端分别响应相应的第一组控制信号，以使N个开关单元只有一个导通；
B1、时钟信号从N个串联的延时单元的输入端输入，延时第一相位延时量后经该导通开关单元的输出端输出；其中N为大于或等于2的整数。
本发明的进一步改进是：在步骤A1之前还包括以下步骤：
控制信号译码电路的输入端响应相应的第二组控制信号，输出端输出第一组控制信号并将其一一对应耦合到N个开关单元的控制端。
优选的，所述N等于8，所述控制信号译码电路为3到8的译码电路。
所述数据通道延时模块包括4个串联的延时单元。
本发明的有益效果是：1)时钟和数据分别进行相位延时，其中第一相位延时量和第二相位延时量中至少有一个是可调的，可根据实际情况进行调整，第一相位延时量和第二相位延时量叠加后使时钟的相位相对于图像数据的相位可以提前也可以延后，既能够适用于时钟相位相对于图像数据需要延后的情况，也能够适应于时钟相位相对于图像数据需要提前的情况，从而适应各种图像处理芯片的要求。2)增加控制信号译码电路，方便控制，通过m个输入信号，即可实现2m种控制，简化了本发明的控制端口。
本发明的特征及优点将通过实施例结合附图进行详细说明。
【附图说明】
图1是DVI***方框示意图；
图2是现有技术中DVI发送电路的方框示意图；
图3是本发明的DVI发送电路一种实施例的方框示意图；
图4是本发明的DVI发送电路另一种实施例的方框示意图；
图5是本发明的时钟通道延时及控制模块的方框示意图。
【具体实施方式】
具体实施例一、如图3所示，数据通道延时模块接收图像处理电路输出的图像数据，将图像数据的相位延时一固定的第二相位延时量后输出到TMDS编码器，时钟通道延时及控制模块接收图像处理电路输出的时钟信号，将时钟信号的相位延时可调的第一相位延时量后输出到TMDS编码器，TMDS编码器将接收到的图像数据进行转换最小化差分采样编码并输出到串化器，串化器将接收的数字信号进行并串转换后输出R、G、B信号和时钟信号。
数据通道延时模块为延时固定的延时电路，输出的图像数据比输入的图像数据延后了第二相位延时量，用于平衡时钟通道最大延时。
时钟通道延时及控制模块为可调的延时电路，包括N个串联的延时单元和N个开关单元，N个开关单元的输入端一一对应连接N个延时单元的输出端，N个开关单元的输出端并联在一起，N个开关单元的控制端分别响应相应的第一组控制信号100，以使N个开关单元只有一个导通，即由于控制电路的选择，通过第一组控制信号中的N个控制信号来控制时钟通道的延时长短，实现第一相位延时量的可调。其中N为大于或等于2的整数。设时钟通道延时及控制模块输出的时钟信号比输入的时钟信号的延后量为第一相位延时量，每个延时单元的延时量为D，则D≤第一相位延时量≤N*D。当第一相位延时量大于第二相位延时量时，时钟信号相对于图像数据被延后；当第一相位延时量小于第二相位延时量时，时钟信号相对于图像数据被提前。通过这种调整，使时钟信号和图像数据的相位一致。
本实施例中采用N＝8，即时钟通道延时及控制模块包括8个相同的延时单元和8个相同的开关单元，延时单元和开关单元可采用现有的。电路图如图5所示，8个延时单元顺序首尾串联在一起，时钟信号由第一个延时单元301的输入端输入，经过延时后由8个开关单元中的某一个输出端输出。例如当第一个开关单元401导通而其他开关单元断开时，时钟信号依次被8个延时单元延后，即第一相位延时量等于8D。当第二个开关单元402导通而其他开关单元断开时，时钟信号只经过第一个延时单元301延后，即第一相位延时量等于D。当第三个开关单元403导通而其他开关单元断开时，时钟信号经过第一个延时单元301和第二个延时单元302延后，即第一相位延时量等于2D。其他依此类推。数据通道延时模块包括4个相同的首尾串联的延时单元，图像数据被4个延时单元延后，第二相位延时量等于4D。通过给8个开关单元的8个控制端加上相应的第一组控制信号100，即可控制对应的开关单元导通。当开关单元为高电平导通时，第一组控制信号100中只有一个为高电平，其他为低电平，只控制一个开关单元导通。当开关单元为低电平导通时，第一组控制信号100中只有一个为低电平，其他为高电平。
时钟通道延时及控制模块中延时单元和开关单元的数量还可以是其它值。
具体实施例二、如图4所示，在具体实施例一的基础上增加了控制信号译码电路，控制信号译码电路为3到8译码电路，输入端输入第二组控制信号200，包括三个电平信号；输出端输出第一组控制信号100，包括8个电平信号。当三个输入控制信号从000～111变化时，有8种变化组合，可以产生8个输出信号，8个输出信号中始终有一个而且仅有一个为低电平，其余信号均为高电平。8个电平信号加到开关单元的8个控制端，只有施加低电平的开关单元导通。这样，如果输入三个控制信号的不同设置，可以有8种不同的时钟和数据通道的相位调整。就可以针对不同相位差的输入数据和时钟信号，用三个控制信号来进行相位调整，输出适合内部数据处理逻辑的时钟与数据的相位关系。
实际使用时，先确定该DVI发射电路所连接的图像处理电路的种类，根据该种图像处理电路输出的图像数据和时钟，利用示波器进行调整，确定3到8译码电路的输入端的三个电平信号的组合，规定该三个输入端子的电平，在以后使用时，直接在该DVI发射电路的三个输入端子加上规定的电平即可。
另外，还可将第一相位延时量设计为固定的，第二相位延时量设计为可调的。
综上所述，通过8个信号来选择延时路径长短，而延时单元电路的延时时间可以精确控制在一定范围之内，从而达到调整数据通道和时钟通道相位关系的目的。
Claims (10)
1.一种DVI发射电路，包括：
TMDS编码器，将接收到的图像数据以及控制信号使用特殊的算法进行转换最小化以及数据高低电平平衡编码并输出；
串化器，接收TMDS编码器输出的数字信号，进行并串转换后输出；其特征在于还包括：
时钟通道延时及控制模块，用于接收图像处理电路输出的时钟信号，将时钟信号的相位延时第一相位延时量后输出到TMDS编码器；
数据通道延时模块，用于接收图像处理电路输出的图像数据，将图像数据的相位延时第二相位延时量后输出到TMDS编码器；
所述第一相位延时量和第二相位延时量中至少有一个是可调的。
2.如权利要求1所述的DVI发射电路，其特征在于：所述第一相位延时量可调，所述时钟通道延时及控制模块包括N个串联的延时单元和N个开关单元，所述N个开关单元的输入端一一对应连接N个延时单元的输出端，所述N个开关单元的输出端并联在一起，所述N个开关单元的控制端分别响应相应的第一组控制信号，以使N个开关单元只有一个导通，其中N为大于或等于2的整数。
3.如权利要求2所述的DVI发射电路，其特征在于：还包括控制信号译码电路，所述控制信号译码电路的输入端用于响应相应的第二组控制信号，N个输出端一一对应连接N个开关单元的控制端。
4.如权利要求3所述的DVI发射电路，其特征在于：所述N等于8，所述控制信号译码电路为3到8的译码电路。
5.如权利要求4所述的DVI发射电路，其特征在于：所述数据通道延时模块包括4个串联的延时单元。
6.一种DVI发射电路中图像数据和时钟相位的调整方法，用于DVI发射电路中在数据和时钟进行TMDS编码之前的相位调整，其特征在于包括以下步骤：
时钟通道延时及控制模块接收图像处理电路输出的时钟信号，将时钟信号的相位延时第一相位延时量后输出到TMDS编码器；
数据通道延时模块接收图像处理电路输出的图像数据，将图像数据的相位延时第二相位延时量后输出到TMDS编码器；所述第一相位延时量和第二相位延时量中至少有一个是可调的。
7.如权利要求6所述的调整方法，其特征在于：所述时钟通道延时及控制模块包括N个串联的延时单元和N个开关单元，所述N个开关单元的输入端一一对应连接N个延时单元的输出端，所述N个开关单元的输出端并联在一起，时钟的相位延时包括以下步骤：
A1、N个开关单元的控制端分别响应相应的第一组控制信号，以使N个开关单元只有一个导通；
B1、时钟信号从N个串联的延时单元的输入端输入，延时第一相位延时量后经该导通开关单元的输出端输出；其中N为大于或等于2的整数。
8.如权利要求7所述的调整方法，其特征在于：在步骤A1之前还包括以下步骤：
控制信号译码电路的输入端响应相应的第二组控制信号，输出端输出第一组控制信号并将其一一对应耦合到N个开关单元的控制端。
9.如权利要求8所述的调整方法，其特征在于：所述N等于8，所述控制信号译码电路为3到8的译码电路。
10.如权利要求9所述的调整方法，其特征在于：所述数据通道延时模块包括4个串联的延时单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510022210 CN1832553A (zh) | 2005-11-28 | 2005-11-28 | Dvi发射电路及其图像数据和时钟相位的调整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200510022210 CN1832553A (zh) | 2005-11-28 | 2005-11-28 | Dvi发射电路及其图像数据和时钟相位的调整方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1832553A true CN1832553A (zh) | 2006-09-13 |
Family
ID=36994528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200510022210 Pending CN1832553A (zh) | 2005-11-28 | 2005-11-28 | Dvi发射电路及其图像数据和时钟相位的调整方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1832553A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101252673B (zh) * | 2008-02-04 | 2010-08-25 | 西安电子科技大学 | 高速数字视频信号的防泄漏装置及方法 |
| CN101365123B (zh) * | 2007-08-07 | 2011-11-02 | 日立欧姆龙金融***有限公司 | 显示图像变换装置和显示信息变换装置 |
| CN105372468A (zh) * | 2014-08-26 | 2016-03-02 | 苏州普源精电科技有限公司 | 在示波器上调整数据解码功能的***和方法 |
| CN107479609A (zh) * | 2017-09-29 | 2017-12-15 | 丁毅 | 压控式转换开关电路 |
| CN107590093A (zh) * | 2017-09-15 | 2018-01-16 | 中国科学院长春光学精密机械与物理研究所 | 一种基于可变相位时钟模块的异步图像数据接收方法 |
| CN110771159A (zh) * | 2018-09-26 | 2020-02-07 | 深圳市大疆创新科技有限公司 | 图像处理***和图像处理方法 |
-
2005
- 2005-11-28 CN CN 200510022210 patent/CN1832553A/zh active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101365123B (zh) * | 2007-08-07 | 2011-11-02 | 日立欧姆龙金融***有限公司 | 显示图像变换装置和显示信息变换装置 |
| CN101252673B (zh) * | 2008-02-04 | 2010-08-25 | 西安电子科技大学 | 高速数字视频信号的防泄漏装置及方法 |
| CN105372468A (zh) * | 2014-08-26 | 2016-03-02 | 苏州普源精电科技有限公司 | 在示波器上调整数据解码功能的***和方法 |
| CN105372468B (zh) * | 2014-08-26 | 2019-03-05 | 苏州普源精电科技有限公司 | 在示波器上调整数据解码功能的***和方法 |
| CN107590093A (zh) * | 2017-09-15 | 2018-01-16 | 中国科学院长春光学精密机械与物理研究所 | 一种基于可变相位时钟模块的异步图像数据接收方法 |
| CN107590093B (zh) * | 2017-09-15 | 2020-05-05 | 中国科学院长春光学精密机械与物理研究所 | 一种基于可变相位时钟模块的异步图像数据接收方法 |
| CN107479609A (zh) * | 2017-09-29 | 2017-12-15 | 丁毅 | 压控式转换开关电路 |
| CN110771159A (zh) * | 2018-09-26 | 2020-02-07 | 深圳市大疆创新科技有限公司 | 图像处理***和图像处理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6587525B2 (en) | System and method for high-speed, synchronized data communication | |
| CN1832553A (zh) | Dvi发射电路及其图像数据和时钟相位的调整方法 | |
| CN2547084Y (zh) | 具有混合并行/串行总线接口的基站 | |
| CN101877633B (zh) | 信号同步的方法和***、及信号接收装置和信号发送装置 | |
| EP1958404A2 (en) | Alignment and deskew for multiple lanes of serial interconnect | |
| CN108712625B (zh) | 多通道实时高清图像传输***及传输方法 | |
| CN107733546B (zh) | 一种时间信息同步***及方法 | |
| CN114067727A (zh) | 具有串接驱动电路的控制***及其驱动方法 | |
| CN101441857B (zh) | 可改善电磁干扰的电路装置及其相关方法 | |
| US20240087500A1 (en) | Led driving circuit, led display system and display control method | |
| CN102497231A (zh) | 光通道绑定技术在高速光纤通讯中的应用方法 | |
| CN101042843A (zh) | 可自动调整信号偏移的显示***及相关驱动方法 | |
| KR100223762B1 (ko) | 가변 부호화율 펀츄러 | |
| CN101540148B (zh) | 用于液晶显示器的驱动装置及相关输出致能信号转换装置 | |
| CN116016823B (zh) | 一种视频注入装置及*** | |
| CN204578655U (zh) | 能增强视频转板输出信号能力的装置 | |
| CN109256084B (zh) | 可级联的led显示屏控制卡、实现级联的控制方法及hdmi信号处理方法 | |
| CN1230886C (zh) | 一种高速信元传输的实现方法 | |
| CN212724664U (zh) | 驱动ic控制装置、显示装置及电子设备 | |
| CN104717440B (zh) | Led发送卡级联接口 | |
| CN114527928A (zh) | 数据采集卡、数据采集*** | |
| CN114827658A (zh) | 一种显示单元及其数据传输方法 | |
| CN115909946A (zh) | 驱动ic控制电路、***及显示屏 | |
| CN101488334B (zh) | 基于同步信号的vga信号编码解码传输方法及*** | |
| CN108564929B (zh) | 源极驱动器、驱动电路及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20060913 |