CN107733546B - 一种时间信息同步***及方法 - Google Patents

一种时间信息同步***及方法 Download PDF

Info

Publication number
CN107733546B
CN107733546B CN201711086941.1A CN201711086941A CN107733546B CN 107733546 B CN107733546 B CN 107733546B CN 201711086941 A CN201711086941 A CN 201711086941A CN 107733546 B CN107733546 B CN 107733546B
Authority
CN
China
Prior art keywords
time
module
pci
controller
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711086941.1A
Other languages
English (en)
Other versions
CN107733546A (zh
Inventor
褚毅宏
王�锋
吴树奎
李瑞峰
魏磊
朱志凯
何广印
刘锦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Huaxun Guorong Technology Co ltd
Original Assignee
Wuhan Huaxun Guorong Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Huaxun Guorong Technology Co ltd filed Critical Wuhan Huaxun Guorong Technology Co ltd
Priority to CN201711086941.1A priority Critical patent/CN107733546B/zh
Publication of CN107733546A publication Critical patent/CN107733546A/zh
Application granted granted Critical
Publication of CN107733546B publication Critical patent/CN107733546B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0647—Synchronisation among TDM nodes
    • H04J3/065—Synchronisation among TDM nodes using timestamps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Position Fixing By Use Of Radio Waves (AREA)
  • Communication Control (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明公开了一种时间信息同步***及方法，***包括：依次连接的上位机、中频卡和多个信号源，中频卡包括：与上位机连接的FPGA芯片，与FPGA芯片连接的多个ADC子板和时间源编码模块，其中，每个信号源连接一个ADC子板；FPGA芯片包括：与时间源编码模块连接的时间解码缓存模块，与时间解码缓存模块连接的多个数据融合模块，多个FIFO存储器，以及与多个FIFO存储器和上位机连接的PCI‑E控制器，其中，每个数据融合模块均连接一个FIFO存储器和一个ADC子板。本发明的有益效果是：通过FPGA芯片实现时间信息传输与管理功能，并在触发信号的控制下实现AD数据与时间戳数据的融合，实现高速AD采集的时间同步。

Description

一种时间信息同步***及方法
技术领域
本发明涉及信号处理领域，特别涉及一种时间信息同步***及方法。
背景技术
高速AD数据采集广泛应用于军事、航天、航空、铁路、机械等诸多行业。区别于中速及低速数据采集***，高速数据采集***内部包含高速电路，可实现高频模拟信号的高精度采样，在雷达、声纳、软件无线电、瞬态信号测试等领域得到广泛应用。
高速AD数据采集***中，由于采样频率高，并且常将多路高速AD与视频、高速串口等各种其他信号同时采集，因此各种信号之间的时间同步性对于整体***至关重要。目前国内尚无针对高速AD采集的时间同步方案。
发明内容
本发明提供了一种时间信息同步***及方法，解决了现有技术的技术问题。
本发明解决上述技术问题的技术方案如下：
一种时间信息同步***，包括：依次连接的上位机、中频卡和多个信号源，所述中频卡包括：FPGA芯片，多个ADC子板和时间源编码模块；所述FPGA芯片包括：时间解码缓存模块、多个数据融合模块、多个FIFO存储器和PCI-E控制器；
每个信号源用于将一个输出端输出的模拟信号发送至一个ADC子板，经该ADC子板转化为数字信号发送至一个数据融合模块，同时将另一个输出端输出的对应于所述数字信号的触发信号发送至该数据融合模块；
所述时间源编码模块用于从GPS卫星实时获取时间信息，根据预设的LVDS串行协议将接收到的所述时间信息串化为LVDS信号发送至所述时间解码缓存模块；
所述时间解码缓存模块用于接收所述LVDS信号，并将所述LVDS信号解串为时间戳信息；
每个数据融合模块用于在每路触发信号的驱动下，根据所述上位机经所述PCI-E控制器下发的配置信息，将每路触发信号对应的数字信号和所述时间戳信息打包发送至一个FIFO存储器缓存，经该FIFO存储器发送至所述PCI-E控制器；
所述PCI-E控制器用于根据每个FIFO存储器的剩余数据量对接收到的数据包进行调度并上传至所述上位机。
本发明的有益效果是：通过FPGA芯片实现时间信息传输与管理功能，并在触发信号的控制下实现AD数据与时间戳数据的融合，实现高速AD采集的时间同步，还通过PCI-E控制器对各路数据进行调度并上传至上位机。
在上述技术方案的基础上，本发明还可以做如下改进。
优选地，所述时间源编码模块包括：互相连接的GPS模块和时间编码模块，所述时间编码模块通过LVDS接口连接所述时间解码缓存模块。
优选地，所述PCI-E控制器包括：依次连接的数据调度模块、DMA控制器和发送引擎，所述多个FIFO存储器连接所述数据调度模块，所述发送引擎通过PCI-E X8总线连接所述上位机。
优选地，每个信号源的一个输出端通过第一SMA连接器连接一个ADC子板，该ADC子板连接一个数据融合模块，该信号源的另一个输出端通过第二SMA连接器连接该数据融合模块。
优选地，每个ADC子板包括：互相连接的ADC模块和锁相环电路，每个ADC模块通过FMC接口连接一个数据融合模块。
优选地，所述中频卡还包括：多个DDR3控制器，每个DDR3控制器用于根据自身连接的FIFO存储器的剩余数据量和所述PCI-E控制器中的PCI-E数据池的数据量动态控制所述FIFO存储器的输入输出。
优选地，所述中频卡还包括：电源管理器，所述电源管理器连接所述多个DDR3控制器和所述FPGA芯片。
一种时间信息同步方法，包括：
S1、GPS模块从GPS卫星实时获取时间信息，并将所述时间信息发送至时间编码模块，所述时间编码模块根据预设的LVDS串行协议将接收到的所述时间信息串化为LVDS信号发送至FPGA芯片；
S2、多个信号源分别将多路模拟信号发送至多个ADC子板，每个ADC子板将接收到的模拟信号转换为数字信号发送至所述FPGA芯片，每个信号源还将该模拟信号对应的触发信号发送至所述FPGA芯片；
S3、所述FPGA芯片接收所述LVDS信号、每路数字信号和每路数字信号对应的触发信号，将所述LVDS信号解串为时间戳信息；
S4、所述FPGA芯片在每路触发信号的驱动下，根据上位机经PCI-E控制器下发的配置信息，将每路触发信号对应的数字信号和所述时间戳信息打包发送至一个FIFO存储器缓存，经每个FIFO存储器发送至所述PCI-E控制器；
S5、所述PCI-E控制器根据每个FIFO存储器的剩余数据量对接收到的数据包进行调度并上传至所述上位机。
优选地，步骤S4之后，还包括：
DDR3控制器根据自身连接的FIFO存储器的剩余数据量和所述PCI-E控制器中的PCI-E数据池的数据量动态控制所述FIFO存储器的输入输出。
优选地，所述配置信息包括：采样长度信息和采样延迟信息。
附图说明
图1为本发明实施例提供的一种时间信息同步***的结构示意图；
图2为本发明另一实施例提供的一种时间信息同步***的结构示意图；
图3为本发明另一实施例提供的一种时间信息同步***的结构示意图；
图4为本发明另一实施例提供的一种时间信息同步方法的流程示意图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图1所示，一种时间信息同步***，包括：依次连接的上位机1、中频卡2和多个信号源3，中频卡2包括：FPGA芯片21，多个ADC子板22和时间源编码模块23；FPGA芯片21包括：时间解码缓存模块211、多个数据融合模块212、多个FIFO存储器213和PCI-E控制器214；
每个信号源1用于将一个输出端输出的模拟信号发送至一个ADC子板22，经该ADC子板22转化为数字信号发送至一个数据融合模块212，同时将另一个输出端输出的对应于数字信号的触发信号发送至该数据融合模块212；
时间源编码模块23用于从GPS卫星实时获取时间信息，根据预设的LVDS串行协议将接收到的时间信息串化为LVDS信号发送至时间解码缓存模块；
时间解码缓存模块211用于接收LVDS信号，并将LVDS信号解串为时间戳信息；
每个数据融合模块212用于在每路触发信号的驱动下，根据上位机经PCI-E控制器下发的配置信息，将每路触发信号对应的数字信号和时间戳信息打包发送至一个FIFO存储器213缓存，经该FIFO存储器213发送至PCI-E控制器214；
PCI-E控制器214用于根据每个FIFO存储器213的剩余数据量对接收到的数据包进行调度并上传至上位机1。
GPS模块从GPS卫星实时获取时间信息，时间编码模块负责配置GPS芯片工作模式，接收GPS模块时间并依据事先定义的LVDS串行协议将时间信息串化为LVDS信号并下发到FPGA。FPGA负责接收上位机的配置信息，如采样率、采样长度、采样开始等，并控制AD数据的上传、编解码等工作。FPGA实时连续获取时间源下发的串行LVDS时间信息，并解串为并行的时间戳进行缓存。与此同时，多路模拟信号与触发信号通过SMA进入***，并经过高速ADC转化为数字信号，传输到FPGA。数据融合模块在触发信号的驱动下，依据上位机通过PCIE下发的采样长度、采样延迟等配置信息，将一定量的AD数据和时间戳信息按照协议打包发往后端FIFO缓存。DDR3控制器依据FIFO剩余数据量以及PCIE数据池数据量动态控制DDR输入输出。PCIE高速接口模块根据前端各路缓存模块数据量的大小，通过多路调度，以DMA方式循环发送各路数据。
采用Xilinx FPGA芯片实现时间信息传输与管理功能，并在触发信号的控制下实现AD数据与时间戳数据的融合，实现高速AD采集的时间同步，还通过PCI-E控制器对各路数据进行调度并上传至上位机。
具体地，时间源编码模块包括：互相连接的GPS模块和时间编码模块，时间编码模块通过LVDS接口连接时间解码缓存模块。
如图2所示，PCI-E控制器包括：依次连接的数据调度模块、DMA控制器和发送引擎，多个FIFO存储器连接数据调度模块，发送引擎通过PCI-E X8总线连接上位机。
每个信号源的一个输出端通过第一SMA连接器连接一个ADC子板，该ADC子板连接一个数据融合模块，该信号源的另一个输出端通过第二SMA连接器连接该数据融合模块。
如图3所示，每个ADC子板包括：互相连接的ADC模块和锁相环电路，每个ADC模块通过FMC接口连接一个数据融合模块。
中频卡还包括：多个DDR3控制器，每个DDR3控制器用于根据自身连接的FIFO存储器的剩余数据量和PCI-E控制器中的PCI-E数据池的数据量动态控制FIFO存储器的输入输出。
中频卡还包括：电源管理器，电源管理器连接多个DDR3控制器和FPGA芯片。
本技术方案的优点如下：
1)使用FPGA实现高速ADC控制、采集；
2)实现与时间戳下发单元的接口通信；
3)实现时间戳的累加、比对等算法；
4)将时间戳、AD信息在触发信号控制下实现数据融合；
5)将数据缓存于各路缓存模块中；
6)PCIE调度并将各路数据上传至上位机。
如图4所示，一种时间信息同步方法，包括：
S1、GPS模块从GPS卫星实时获取时间信息，并将时间信息发送至时间编码模块，时间编码模块根据预设的LVDS串行协议将接收到的时间信息串化为LVDS信号发送至FPGA芯片；
S2、多个信号源分别将多路模拟信号发送至多个ADC子板，每个ADC子板将接收到的模拟信号转换为数字信号发送至FPGA芯片，每个信号源还将该模拟信号对应的触发信号发送至FPGA芯片；
S3、FPGA芯片接收LVDS信号、每路数字信号和每路数字信号对应的触发信号，将LVDS信号解串为时间戳信息；
S4、FPGA芯片在每路触发信号的驱动下，根据上位机经PCI-E控制器下发的配置信息，将每路触发信号对应的数字信号和时间戳信息打包发送至一个FIFO存储器缓存，经每个FIFO存储器发送至PCI-E控制器；
S5、PCI-E控制器根据每个FIFO存储器的剩余数据量对接收到的数据包进行调度并上传至上位机。
具体地，步骤S4之后，还包括：
DDR3控制器根据自身连接的FIFO存储器的剩余数据量和PCI-E控制器中的PCI-E数据池的数据量动态控制FIFO存储器的输入输出。
GPS模块从GPS卫星实时获取时间信息，时间编码模块负责配置GPS芯片工作模式，接收GPS模块时间并依据事先定义的LVDS串行协议将时间信息串化为LVDS信号并下发到FPGA。FPGA负责接收上位机的配置信息，如采样率、采样长度、采样开始等，并控制AD数据的上传、编解码等工作。FPGA实时连续获取时间源下发的串行LVDS时间信息，并解串为并行的时间戳进行缓存。与此同时，多路模拟信号与触发信号通过SMA进入***，并经过高速ADC转化为数字信号，传输到FPGA。数据融合模块在触发信号的驱动下，依据上位机通过PCIE下发的采样长度、采样延迟等配置信息，将一定量的AD数据和时间戳信息按照协议打包发往后端FIFO缓存。DDR3控制器依据FIFO剩余数据量以及PCIE数据池数据量动态控制DDR输入输出。PCIE高速接口模块根据前端各路缓存模块数据量的大小，通过多路调度，以DMA方式循环发送各路数据。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种时间信息同步***，其特征在于，包括：依次连接的上位机、中频卡和多个信号源，所述中频卡包括：FPGA芯片，多个ADC子板和时间源编码模块；所述FPGA芯片包括：时间解码缓存模块、多个数据融合模块、多个FIFO存储器和PCI-E控制器；
每个信号源用于将一个输出端输出的模拟信号发送至一个ADC子板，经该ADC子板转化为数字信号发送至一个数据融合模块，同时将另一个输出端输出的对应于所述数字信号的触发信号发送至该数据融合模块；
所述时间源编码模块用于从GPS卫星实时获取时间信息，根据预设的LVDS串行协议将接收到的所述时间信息串化为LVDS信号发送至所述时间解码缓存模块；
所述时间解码缓存模块用于接收所述LVDS信号，并将所述LVDS信号解串为时间戳信息；
每个数据融合模块用于在每路触发信号的驱动下，根据所述上位机经所述PCI-E控制器下发的配置信息，将每路触发信号对应的数字信号和所述时间戳信息打包发送至一个FIFO存储器缓存，经该FIFO存储器发送至所述PCI-E控制器；
所述PCI-E控制器用于根据每个FIFO存储器的剩余数据量对接收到的数据包进行调度并上传至所述上位机；
每个ADC子板包括：互相连接的ADC模块和锁相环电路，每个ADC模块通过FMC接口连接一个数据融合模块。
2.根据权利要求1所述的一种时间信息同步***，其特征在于，所述时间源编码模块包括：互相连接的GPS模块和时间编码模块，所述时间编码模块通过LVDS接口连接所述时间解码缓存模块。
3.根据权利要求1所述的一种时间信息同步***，其特征在于，所述PCI-E控制器包括：依次连接的数据调度模块、DMA控制器和发送引擎，所述多个FIFO存储器连接所述数据调度模块，所述发送引擎通过PCI-E X8总线连接所述上位机。
4.根据权利要求3所述的一种时间信息同步***，其特征在于，每个信号源的一个输出端通过第一SMA连接器连接一个ADC子板，该ADC子板连接一个数据融合模块，该信号源的另一个输出端通过第二SMA连接器连接该数据融合模块。
5.根据权利要求1所述的一种时间信息同步***，其特征在于，所述中频卡还包括：多个DDR3控制器，每个DDR3控制器用于根据自身连接的FIFO存储器的剩余数据量和所述PCI-E控制器中的PCI-E数据池的数据量动态控制所述FIFO存储器的输入输出。
6.根据权利要求5所述的一种时间信息同步***，其特征在于，所述中频卡还包括：电源管理器，所述电源管理器连接所述多个DDR3控制器和所述FPGA芯片。
7.一种时间信息同步方法，应用于权利要求1-6任一项所述的一种时间信息同步***，其特征在于，包括：
S1、GPS模块从GPS卫星实时获取时间信息，并将所述时间信息发送至时间编码模块，所述时间编码模块根据预设的LVDS串行协议将接收到的所述时间信息串化为LVDS信号发送至FPGA芯片；
S2、多个信号源分别将多路模拟信号发送至多个ADC子板，每个ADC子板将接收到的模拟信号转换为数字信号发送至所述FPGA芯片，每个信号源还将该模拟信号对应的触发信号发送至所述FPGA芯片；
S3、所述FPGA芯片接收所述LVDS信号、每路数字信号和每路数字信号对应的触发信号，将所述LVDS信号解串为时间戳信息；
S4、所述FPGA芯片在每路触发信号的驱动下，根据上位机经PCI-E控制器下发的配置信息，将每路触发信号对应的数字信号和所述时间戳信息打包发送至一个FIFO存储器缓存，经每个FIFO存储器发送至所述PCI-E控制器；
S5、所述PCI-E控制器根据每个FIFO存储器的剩余数据量对接收到的数据包进行调度并上传至所述上位机。
8.根据权利要求7所述的一种时间信息同步方法，其特征在于，步骤S4之后，还包括：
DDR3控制器根据自身连接的FIFO存储器的剩余数据量和所述PCI-E控制器中的PCI-E数据池的数据量动态控制所述FIFO存储器的输入输出。
9.根据权利要求7所述的一种时间信息同步方法，其特征在于，所述配置信息包括：采样长度信息和采样延迟信息。
CN201711086941.1A 2017-11-07 2017-11-07 一种时间信息同步***及方法 Active CN107733546B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711086941.1A CN107733546B (zh) 2017-11-07 2017-11-07 一种时间信息同步***及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711086941.1A CN107733546B (zh) 2017-11-07 2017-11-07 一种时间信息同步***及方法

Publications (2)

Publication Number Publication Date
CN107733546A CN107733546A (zh) 2018-02-23
CN107733546B true CN107733546B (zh) 2023-11-10

Family

ID=61222837

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711086941.1A Active CN107733546B (zh) 2017-11-07 2017-11-07 一种时间信息同步***及方法

Country Status (1)

Country Link
CN (1) CN107733546B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109100579B (zh) * 2018-11-07 2024-01-05 国网河南省电力公司郑州供电公司 一种三相不平衡监测装置的高速数据采集***及方法
CN112188610B (zh) * 2020-08-18 2023-08-01 天津七所精密机电技术有限公司 一种突发密集数据融合处理及高精度同步装置及其方法
CN112231263B (zh) * 2020-10-29 2022-12-09 超越科技股份有限公司 一种fpga夹层卡拓展装置
CN112667549A (zh) * 2020-12-24 2021-04-16 杭州和利时自动化有限公司 一种通讯方法及模拟量采集***
CN113379055A (zh) * 2021-05-17 2021-09-10 山东浪潮科学研究院有限公司 一种应用于量子测控***中数据采集卡及数据采集方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102136841A (zh) * 2010-11-30 2011-07-27 浙江大学 高速高精度记录仪及其采样数据自校正和高位匹配方法
CN102551810A (zh) * 2012-03-09 2012-07-11 华南师范大学 一种多通道同步实时数字化光声成像装置及方法
CN103560805A (zh) * 2013-11-18 2014-02-05 绵阳市维博电子有限责任公司 一种多路信号同步处理***及方法
CN203773270U (zh) * 2014-01-27 2014-08-13 南京康众光电科技有限公司 基于fpga的x光检测设备的多路数据采集装置
CN205750776U (zh) * 2016-05-06 2016-11-30 广东顺德中山大学卡内基梅隆大学国际联合研究院 基于pci-e接口的64通道高频超声数据收发***

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102136841A (zh) * 2010-11-30 2011-07-27 浙江大学 高速高精度记录仪及其采样数据自校正和高位匹配方法
CN102551810A (zh) * 2012-03-09 2012-07-11 华南师范大学 一种多通道同步实时数字化光声成像装置及方法
CN103560805A (zh) * 2013-11-18 2014-02-05 绵阳市维博电子有限责任公司 一种多路信号同步处理***及方法
CN203773270U (zh) * 2014-01-27 2014-08-13 南京康众光电科技有限公司 基于fpga的x光检测设备的多路数据采集装置
CN205750776U (zh) * 2016-05-06 2016-11-30 广东顺德中山大学卡内基梅隆大学国际联合研究院 基于pci-e接口的64通道高频超声数据收发***

Also Published As

Publication number Publication date
CN107733546A (zh) 2018-02-23

Similar Documents

Publication Publication Date Title
CN107733546B (zh) 一种时间信息同步***及方法
JP2009525625A (ja) シリアル相互接続の多数レーン用の装置及びデスキュー
CN112584092B (zh) 数据采集装置及数据采集***
CN210781101U (zh) 数据采集装置及数据采集***
CN110471880B (zh) 一种基于FPGA支持Label号筛选的ARINC429总线模块及其数据传输方法
EP2003525A2 (en) High-speed sequential sampling of I/O data for industrial control
CN105302753B (zh) 一种基于fpga和fifo芯片的多通道hdlc数据处理装置
CN109788214B (zh) 一种基于fpga的多路视频无缝切换***和方法
CN105578585B (zh) 一种确定链路延时的方法、装置和通信设备
CN108121679B (zh) 一种嵌入式SoC***总线及其协议转换桥接装置
CN109600532B (zh) 无人机多路视频无缝切换***和方法
CN111193891A (zh) 一种基于FPGA的Camera Link数据接收***及传输方法
CN201349262Y (zh) 多目相机
CN113177009A (zh) 一种用于深空探测器的多接口复用方法及***
CN108513401B (zh) 一种实时同步的大型场景控制***及其实现方法
CN114257245A (zh) 一种基于dsp-fpga的多通道ad采集***
CN102467581B (zh) 超声数据采集芯片
CN112543025A (zh) 基于矩阵化的高速串行ad采样及数据处理***及方法
CN109815181B (zh) 一种基于axi协议接口的任意位宽转换方法及装置
CN111026691A (zh) 基于apb总线的owi通讯设备
CN207339867U (zh) 一种时间信息同步***
CN102346959A (zh) 一种模拟信号的远程采集***
CN203014851U (zh) 一种多种接口自适应的雷达视频数字化处理装置
CN103941247A (zh) 基于can总线的雷达时序控制***
CN111830874A (zh) 一种用于列控***的多通道串行数字信号传输控制装置和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant