CN1828510A - 数据存储***和数据存储控制装置 - Google Patents

数据存储***和数据存储控制装置 Download PDF

Info

Publication number
CN1828510A
CN1828510A CNA2005100885951A CN200510088595A CN1828510A CN 1828510 A CN1828510 A CN 1828510A CN A2005100885951 A CNA2005100885951 A CN A2005100885951A CN 200510088595 A CN200510088595 A CN 200510088595A CN 1828510 A CN1828510 A CN 1828510A
Authority
CN
China
Prior art keywords
data
control module
system disk
cache memory
disc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100885951A
Other languages
English (en)
Other versions
CN100437457C (zh
Inventor
吉田雅裕
小幡健
大野太一
增山和则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1828510A publication Critical patent/CN1828510A/zh
Application granted granted Critical
Publication of CN100437457C publication Critical patent/CN100437457C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0617—Improving the reliability of storage systems in relation to availability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22—Employing cache memory using specific memory technology
    • G06F2212/222—Non-volatile memory
    • G06F2212/2228—Battery-backed RAM
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/26—Using a specific storage system architecture
    • G06F2212/261—Storage comprising a plurality of storage devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Debugging And Monitoring (AREA)

Abstract

数据存储***和数据存储控制装置。存储***具有控制模块，该控制模块控制多个盘存储装置，并且即使在与多个盘装置的路径中出现问题时仍实现对***信息的读取/写入。存储***信息的***盘装置单元并入在对多个盘存储装置进行控制的控制模块内。控制模块即使不对盘存储装置进行存取也可以对***信息进行读取/写入。

Description

数据存储***和数据存储控制装置
技术领域
本发明涉及一种用作计算机的外部存储装置的数据存储***和数据存储控制装置，更具体地，涉及一种在多个盘装置中具有用户使用的盘装置以及装置使用的***盘装置的数据存储***和数据存储控制装置。
背景技术
由于近年来数据采用了各种电子形式并由计算机来进行处理而独立于执行数据处理的主计算机，所以能够高效并以高可靠性存储大量数据的数据存储装置(外部存储装置)变得越来越重要。
作为这种数据存储***，具有大容量盘装置(例如，磁盘和光盘装置)和用于控制这种大容量盘装置的盘控制器的盘阵列装置已经得到使用。这种盘阵列装置从多个主计算机接受同时的盘存取请求，并能够控制大容量盘。
这种盘阵列装置并入有用作盘高速缓存(cache)的存储器。由此，当从主计算机接收到读取请求和写入请求时，可以缩短数据存取的时间，并且可以实现性能的改进。
通常，盘阵列装置具有多个主要单元，即：作为用于连接到主计算机的部分的通道适配器；作为用于连接到盘驱动器的部分的盘适配器；高速缓冲存储器；用于控制高速缓冲存储器的高速缓存控制部分；以及大容量盘驱动器。
图10说明了现有技术。图10中所示的盘阵列装置102具有两个高速缓存管理器(高速缓冲存储器和高速缓存控制部分)10，各个高速缓存管理器10连接到通道适配器11和盘适配器13。
两个高速缓存管理器10、10通过总线10c直接相连接从而能够通信。因为在两个高速缓存管理器10、10之间、高速缓存管理器10与通道适配器11之间、以及高速缓存管理器10与盘适配器13之间要求低等待时间，所以使用PCI(***设备互连)总线来连接。
通道适配器11例如通过光纤通道或以太网(Ethernet)(注册商标)连接至主计算机(未示出)。盘适配器13例如通过光纤通道缆连接至盘壳12中的各个盘驱动器。
盘壳12具有两个端口(例如，光纤通道端口)，这两个端口连接到不同的盘适配器13。由此引入了冗余，提高了容错性。(例如参见日本专利特开No.2001-256003(图1))
在这种大容量数据存储***中，控制器(高速缓存控制部分、通道适配器、盘适配器等)的控制必需大量信息(称为***信息)。例如，***信息包括操作控制器所必需的固件、用于装置配置的备份数据以及用于各种任务和线程的日志数据。
固件包括用于控制器的控制程序；具体而言，在盘阵列(RAID配置)中，必需大量的控制程序。用于装置配置的备份数据是用来从主机侧逻辑地址转换到物理盘地址的数据，并且，根据盘装置的数量和主机的数量，必需大量数据。日志数据是针对各任务和线程的状态数据，用于错误恢复和错误防止，也构成大量数据。
这种***数据通常存储在非易失性大容量存储装置中；在现有技术中，如图10所示，通过缆线连接至盘适配器13的盘壳12中的一部分盘驱动器120用于存储这种数据。存储这种***数据的盘驱动器称为***盘。
也就是说，连接至控制器的多个盘驱动器的一部分用作***盘，其他盘驱动器用作用户盘。作为这种传统技术的结果，如图10所示，任一控制器10都可以对***盘120进行存取。
然而，除了冗余，近年来要求存储***即使在***的任何部分发生错误时也继续运行。在现有技术中，如果问题出现在控制器与盘壳之间的路径中，例如在盘适配器与盘壳之间，则不能再执行对***盘120的读取和写入。
结果，即使控制器和其他路径正常，控制器也不能从***盘读取固件或装置配置备份数据，使用其他路线进行操作变得困难。此外，控制器不能从***盘读取日志数据或向***盘写入日志数据，妨碍了错误发生时的分析和对错误防止的诊断。
此外，当发生断电时，必须切换到电池运行并将高速缓冲存储器中的数据备份到***盘。在现有技术中，在这种情况下还必须对盘壳供电，从而需要非常大的电池容量。此外，通过盘适配器和缆线将备份数据写入***盘必需相当长的时间，并且，当高速缓冲存储器容量大时，需要巨大的电池容量。
发明内容
因此，本发明的目的是提供一种即使在控制器与盘驱动器之间的路径中发生问题时也能够执行对***盘的读取和写入的数据存储***和数据存储控制装置。
本发明的另一目的是提供一种使得能够实现在断电的情况下备份用电池容量小的数据存储***和数据存储控制装置，这使得能够实现便宜的配置。
本发明的又一目的是提供一种即使在控制器与盘驱动器之间的路径中发生问题时也能够从***盘读取日志数据和将日志数据写入***盘的数据存储***和数据存储控制装置。
本发明的又一目的是提供一种能够在断电的情况下以小电池容量来对高速缓冲存储器数据进行备份的数据存储***和数据存储控制装置。
为了实现这些目的，本发明的数据存储***具有：存储数据的多个盘存储装置；以及连接至所述多个盘存储装置的控制模块，其根据来自上级主机的存取指令对盘存储装置进行存取控制。控制模块具有：存储器，具有对存储在盘存储装置中的数据的一部分进行存储的高速缓存区；控制单元，执行存取控制；第一接口部分，控制与上级主机的接口；第二接口部分，控制与所述多个盘存储装置的接口；以及连接至控制单元的***盘单元，存储控制单元使用的***信息。
本发明的数据存储控制装置连接至存储数据的多个盘存储装置，根据来自上级主机的存取指令对盘存储装置进行存取控制，并且具有：存储器，具有对存储在盘存储装置中的数据的一部分进行存储的高速缓存区；控制存取的控制单元；第一接口部分，控制与上级主机的接口；第二接口部分，控制与所述多个盘存储装置的接口；以及连接至控制单元的***盘单元，存储控制单元使用的***信息。
在本发明中，优选地，***盘单元至少存储控制单元的日志数据。
在本发明中，优选地，当发生断电时，控制单元将存储器的高速缓存区中的数据写入***盘单元。
在本发明中，优选地，控制单元将日志数据写入***盘单元。
在本发明中，优选地，***盘单元包含至少一对***盘驱动器。
在本发明中，优选地，控制单元具有CPU和连接CPU、存储器和***盘单元的存储控制器。
在本发明中，优选地，***盘单元存储控制单元的固件程序。
在本发明中，优选地，***具有多个连接至所述多个盘存储装置的控制模块。
在本发明中，优选地，***具有用于将各控制模块连接至所述多个盘存储单元的第一切换单元。
在本发明中，优选地，控制单元响应于上级主机的读取访问而对存储器的高速缓存区进行搜索，当在高速缓存区中存在相关数据时，将该相关数据从高速缓冲存储器通过第一接口部分传送到上级主机，但是当在高速缓存区中不存在相关数据时，通过第二接口部分对存储该数据的盘存储装置进行读取访问。
在本发明中，***盘并入到控制模块中，从而即使在控制模块与盘存储装置之间的路径中出现了问题，如果控制模块和其他路径正常，则控制模块也可以从***盘读取固件和装置配置备份数据，并且可以使用其他路径进行操作。此外，控制模块可以从***盘读取日志数据并向***盘写入日志数据，使得能够在发生错误时进行分析并进行对错误防止的诊断。
此外，当在发生断电时将电力切换至电池并将高速缓冲存储器区中的数据备份至***盘时，无需向连接的盘存储装置供电，从而可以将电池容量形成为小。此外，因为无需经由盘适配器和缆线将备份数据写入***盘，所以可以缩短写入时间，从而即使高速缓冲存储器容量大也可以将电池容量形成为小。
附图说明
图1示出了本发明一个实施例的数据存储***的配置；
图2示出了图1的控制模块的配置；
图3示出了图1和图2的后端择路器(router)和盘壳的配置；
图4示出了图1和图3的盘壳的配置；
图5说明了图1和图2的配置中的读取处理；
图6说明了图1和图2的配置中的写入处理；
图7示出了本发明一个实施例的控制模块的安装配置；
图8示出了本发明一个实施例的数据存储***的安装配置示例；
图9是本发明一个实施例的大规模存储***的框图；以及
图10示出了现有技术的存储***的配置。
具体实施方式
下面按照数据存储***、读取/写入处理、安装配置和其他实施例的顺序来说明本发明的实施例。
数据存储***
图1示出了本发明一个实施例的数据存储***的配置，图2示出了图1的控制模块的配置，图3示出了图1的后端择路器和盘壳的配置，图4示出了图1和图3的盘壳的配置。
作为数据存储装置的一个示例，图1示出了具有四个控制模块的中等规模的盘阵列装置。如图1中所示，盘阵列装置1具有：保持数据的多个盘壳2-0至2-15；位于主计算机(数据处理***)(未示出)与多个盘壳2-0至2-15之间的多个(这里为四个)控制模块4-0至4-3；设置在多个控制模块4-0至4-3与多个盘壳2-0至2-15之间的多个(这里为四个)后端择路器(第一切换单元；以下称“BRT”)5-0至5-3；以及多个(这里为两个)前端择路器(第二切换单元；以下称“FRT”)6-0、6-1。
控制模块4-0至4-3各自具有：控制器40；通道适配器(第一接口部分；以下称“CA”)41；盘适配器(第二接口部分；以下称“DA”)42a、42b；以及DMA(直接存储器存取)引擎(通信部分；以下称“DMA”)43。
在图1中，为了图的简化，仅对控制模块4-0指定控制器符号“40”、盘适配器符号“42a”和“42b”以及DMA符号“43”，对于其他控制模块4-1至4-3的组成部件略去符号。
利用图2对控制模块4-0至4-3进行说明。控制器40根据来自主计算机的处理请求(读取请求或写入请求)执行读取/写入处理，并具有存储器40b、控制单元40a和***盘驱动器单元40c。
存储器40b具有：高速缓存区，用作多个盘的所谓高速缓存，保持盘壳2-0至2-15的多个盘中保持的数据的一部分；配置限定存储区；以及其他工作区。
控制单元40a对存储器40b、通道适配器41、装置适配器42、以及DMA 43进行控制，由此具有一个或多个(这里为两个)CPU 400、410和存储控制器420。存储控制器420对存储器读取和写入进行控制，还执行路径切换。
存储控制器420经由存储器总线434连接至存储器40b，经由CPU总线430、432连接至CPU 400、410，并经由四道(four-lane)高速串行总线(例如，PCI-Express)440、442连接至盘适配器42a、42b。
类似地，存储控制器420经由四道高速串行总线(例如，PCI-Express)443、444、445、446连接至通道适配器41(这里为四个通道适配器41a、41b、41c、41d)，并且经由四道高速串行总线(例如，PCI-Express)447、448连接至DMA单元43(这里为两个DMA单元43-a、43-b)。
PCI(***设备互连)-Express或其他高速串行总线执行分组通信，通过在串行总线上提供多道，可以按所谓的低等待时间通信在最小延迟和快速响应的情况下减少信号线的数量。
此外，存储控制器420经由串行总线436连接至***盘驱动单元40c。***盘驱动单元40c具有桥接电路450、光纤通道电路452和***盘驱动器453、454。
桥接电路450将存储控制器420连接至光纤通道电路452和设置在控制模块4-0外部的业务处理器44。业务处理器44例如包含个人计算机，并用于***状态确认、诊断和维护。
光纤通道电路452连接至***盘驱动器453、454(这里为两个硬盘驱动器)。因此，CPU 400、410等可以通过存储控制器420直接对***盘驱动器453、454进行存取。进而，业务处理器44也可以通过桥接电路450对***盘驱动器453、454进行存取。也就是说，***盘驱动器453、454并入在控制模块4-0内，CPU 400、410无需DA 42a、42b或BRT 5-0的介入就可以对***盘驱动器453、454进行存取。
通道适配器41a至41d是与主计算机的接口；通道适配器41a至41d各自连接至不同的主计算机。优选地，通道适配器41a至41d各自通过总线(例如光纤通道或以太网(注册商标)总线)连接至对应主计算机的接口部分；在这种情况下，将光纤或同轴缆线用作总线。
此外，通道适配器41a至41d各自被构成为控制模块4-0至4-3的一部分。作为与对应的主计算机和控制模块4-0至4-3的接口，这些通道适配器41a至41d支持多个协议。
因为要安装的协议不同，所以根据支持的主计算机，作为控制模块4-0至4-3的主单元的控制器40安装在分立的印刷板上，以使得可以根据需要容易地更换通道适配器41a至41d。
例如，如上所述，通道适配器41a至41d支持的与主计算机的协议包括光纤通道和支持以太网(注册商标)的iSCSI(因特网小型计算机***接口)。
此外，如上所述，各个通道适配器41a至41d通过为LSI(大规模集成)装置与印刷板的连接而设计的总线443至446(例如PCI-Express总线)直接连接至控制器40。由此，可以实现通道适配器41a至41d与控制器40之间所需要的高吞吐量。
盘适配器42a、42b是与盘壳2-0至2-15中的各个盘驱动器的接口，并且连接至与盘壳2-0至2-15连接的BRT 5-0至5-3；这里，盘适配器42a、42b具有四个FC(光纤通道)端口。
如上所述，各盘适配器42a、42b通过为连接到LSI(大规模集成)装置和印刷板而设计的总线(例如PCI-Express总线)直接连接至控制器40。由此，可以实现盘适配器42a、42b与控制器40之间所需的高吞吐量。
如图1和图3所示，BRT 5-0至5-3是多端口切换器，其选择性地对控制模块4-0至4-3的盘适配器42a、42b和各个盘壳2-0至2-15进行切换并且进行使得能够通信的连接。
如图3所示，各盘壳2-0至2-7连接至多个(这里为两个)BRT 5-0、5-1。如图4所示，在各盘壳2-0至2-7中安装有各自具有两个端口的多个(这里为15个)盘驱动器200。盘壳2-0被构成为具有必要数量的串联连接的单位盘壳20-0至23-0以获得增大的容量，各个单位盘壳具有四个连接端口210、212、214、216。这里，可以连接最多四个单位盘壳20-0至23-0。
在各个单位盘壳20-0至23-0中，各盘驱动器200的各端口通过来自两端口210、212的一对FC缆线连接至两个端口210、212。如图3所示，将这两个端口210、212连接至不同的BRT 5-0、5-1。
如图1所示，控制模块4-0至4-3的各盘适配器42a、42b连接至全部盘壳2-0至2-15。即，各控制模块4-0至4-3的盘适配器42a连接到与盘壳2-0至2-7相连接的BRT 5-0(参见图3)、与盘壳2-0至2-7相连接的BRT 5-0、与盘壳2-8至2-15相连接的BRT 5-2、以及与盘壳2-8至2-15相连接的BRT 5-2。
类似地，各控制模块4-0至4-3的盘适配器42b连接到与盘壳2-0至2-7相连接的BRT 5-1(参见图3)、与盘壳2-0至2-7相连接的BRT 5-1、与盘壳2-8至2-15相连接的BRT 5-3、以及与盘壳2-8至2-15相连接的BRT 5-3。
这样，各盘壳2-0至2-15连接至多个(这里为两个)BRT，并且同一控制模块4-0至4-3中的不同的盘适配器42a、42b连接到与同一盘壳2-0至2-15相连接的两个BRT。
通过这种配置，各控制模块4-0至4-3可以经由盘适配器42a、42b中的任一个以及经由任何路径来对全部的盘壳(盘驱动器)2-0至2-15进行存取。
如图2所示，各盘适配器42a、42b通过诸如光纤通道或以太网(注册商标)总线的总线连接至对应的BRT 5-0至5-3。在这种情况下，如下所述，总线被设置为背板的印刷板上的电布线。
如上所述，在各控制模块4-0至4-3的盘适配器42a、42b与BRT 5-0至5-3之间设置有一对一的网状连接以连接全部的盘壳，从而随着控制模块4-0至4-3的数量(即，盘适配器42a、42b的数量)增加，连接的数量也增加并且连接变得复杂，使得物理安装变得困难。然而，通过采用需要少量信号构建接口的光纤通道来作为盘适配器42a、42b与BRT 5-0至5-3之间的连接，可以在印刷板上进行安装。
当各个盘适配器42a、42b和对应的BRT 5-0至5-3通过光纤通道而连接时，BRT 5-0至5-3是光纤通道切换器。此外，BRT 5-0至5-3和对应的盘壳2-0至2-15例如通过光纤通道相连接；在这种情况下，由于模块不同，所以通过光缆500、510进行连接。
如图1所示，DMA引擎43与各控制模块4-0至4-3进行通信，并处理与其他控制模块的通信和数据传送处理。各个控制模块4-0至4-3的DMA引擎43被构成为控制模块4-0至4-3的一部分，并被安装在作为控制模块4-0至4-3的主单元的控制器40的板上。各DMA引擎通过上述高速串行总线直接连接至控制器40，并通过FRT 6-0、6-1与其他控制模块4-0至4-3的DMA引擎43进行通信。
FRT 6-0、6-1连接至多个(具体地，三个或更多个，这里为四个)控制模块4-0至4-3的DMA引擎43，选择性地在这些控制模块4-0至4-3之间进行切换，并进行使得能够通信的连接。
通过这种配置，各个控制模块4-0至4-3的DMA引擎43通过FRT 6-0、6-1在其连接的控制器40与其他控制模块4-0至4-3的控制器40之间根据来自主计算机的存取请求等执行通信和数据传送处理(例如，镜像处理)。
此外，如图2所示，各个控制模块4-0至4-3的DMA引擎43包含多个(这里为两个)DMA引擎43-a、43-b；这两个DMA引擎43-a、43-b中的每一个都使用两个FRT 6-0、6-1。
如图2所示，DMA引擎43-a、43-b例如通过PCI-Express总线连接至控制器40。也就是说，在控制模块4-0至4-3之间(即，在控制模块4-0至4-3的控制器40之间)的通信和数据传送(DMA)处理中，传送大量的数据，并且希望传送所需的时间短，从而需要高吞吐量以及低等待时间(快速响应时间)。因此，如图1和图2所示，控制模块4-0至4-3的DMA引擎43和FRT 6-0、6-1通过被设计为满足高吞吐量和低等待时间这两方面需求的利用高速串行传送(PCI-Express或Rapid-IO)的总线相连接。
PCI-Express和Rapid-IO总线采用2.5Gbps的高速串行传送；采用称为LVDS(低电压差分信号)的小幅差分接口作为总线接口。
读入/写入处理
接下来，对图1到图4的数据存储***中的读取处理进行说明。图5说明了在图1和图2的配置中的读取操作。
首先，当控制单元(高速缓存管理器)40通过通道适配器41a至41d从对应的主计算机中的一个接收到读取请求时，如果读取请求的目标数据保持在高速缓冲存储器40b中，则将保持在高速缓冲存储器40b中的目标数据通过通道适配器41a至41d发送到主计算机。
另一方面，如果目标数据没有保持在高速缓冲存储器40b中，则高速缓存管理器(控制部分)40a首先将目标数据从保持相关数据的盘驱动器200读取到高速缓冲存储器40b中，然后将该目标数据发送至发出该读取请求的主计算机。
在图5中对用于读取盘驱动器的处理进行说明。
(1)高速缓存管理器40的控制单元40a(CPU)在高速缓冲存储器40的描述符区创建FC头部(header)和描述符。描述符是请求数据传送电路的数据传送的命令，包含FC头部在高速缓冲存储器中的地址、待传送的数据在高速缓冲存储器中的地址、数据字节数、以及用于数据传送的盘的逻辑地址。
(2)启动盘适配器42的数据传送电路。
(3)盘适配器42的启动的数据传送电路从高速缓冲存储器40b中读取描述符。
(4)盘适配器42的启动的数据传送电路从高速缓冲存储器40b中读取FC头部。
(5)盘适配器42的启动的数据传送电路对描述符进行解码，并获得请求盘、开始地址以及字节数，并且使用光纤通道500(510)将FC头部传送到目标盘驱动器200。该盘驱动器200读取所请求的数据，并通过光纤通道500(510)将该数据发送至盘适配器42的数据传送电路。
(6)当已经读取并发送了请求数据时，盘驱动器200通过光纤通道500(510)向盘适配器42的数据传送电路发送完成通知。
(7)当接收到完成通知时，盘适配器42的数据传送电路从盘适配器42的存储器读取已读取数据并将该数据存储在高速缓冲存储器40b中。
(8)当完成了读取传送时，盘适配器42的启动的数据传送电路使用中断来向高速缓存管理器40发送完成通知。
(9)高速缓存管理器40的控制单元42a获取盘适配器42的中断源并确认读取传送。
(10)高速缓存管理器40的控制单元42a检查盘适配器42的结束指针并确认读取传送的完成。
因此，为了获得足够的性能，必须在全部的连接保持高吞吐量，但是很多信号(这里为七个)是在高速缓存控制部分40与盘适配器42之间交换的，低等待时间的总线尤为重要。
在本实施例中，采用PCI-Express(四道)总线和光纤通道(4G)总线作为具有高吞吐量的连接；但是，虽然PCI-Express是低等待时间的连接，但光纤通道是相对较高等待时间(数据传送所需要时间)的连接。
在本实施例中，针对图1的配置，可以在BRT 5-0至5-3中采用光纤通道。为了实现低等待时间，虽然总线信号的数量不能减过一定的数量，然而在本实施例中，可以将信号线数量小的光纤通道用于盘适配器42与BRT 5-0之间的连接；减少了背板上的信号的数量，提供了安装优势。
接下来，对写入操作进行说明。当通过对应的通道适配器41a至41d从一个主计算机接收到写入请求时，接收到写入请求命令和写入数据的通道适配器41a至41d针对将写入数据写入高速缓冲存储器40b中的地址对高速缓存管理器40进行查询。
当通道适配器41a至41d从高速缓存管理器40接收到响应时，通道适配器41a至41d将写入数据写入高速缓存管理器40的高速缓冲存储器40b，此外还将写入数据写入与所关注高速缓存管理器40不同的至少一个高速缓存管理器40(即，不同的控制模块4-0至4-3的高速缓存管理器40)的高速缓冲存储器40b。为此，启动DMA引擎43，还将写入数据通过FRT 6-0、6-1写入另一控制模块4-0至4-3的高速缓存管理器40的高速缓冲存储器40b。
这里，为了实现数据冗余(镜像)，将写入数据写入至少两个不同控制模块4-0至4-3的高速缓冲存储器40b，以使得即使在控制模块4-0至4-3或高速缓存管理器40出现不可预计的硬件故障的情况下也可以防止数据丢失。
最后，当高速缓存数据到多个高速缓冲存储器单元40b的写入正常结束时，通道适配器41a至41d向主计算机发送完成通知，处理结束。
然后，必须将写入数据回写(write-back)到相关的盘驱动器。高速缓存控制单元40a根据内部进度将高速缓冲存储器40b中的写入数据回写到保持目标数据的盘驱动器200。使用图6来说明至盘驱动器的写入处理。
(1)高速缓存管理器40的控制单元40a(CPU)在高速缓冲存储器40b的描述符区中创建FC头部和描述符。描述符是请求数据传送电路的数据传送的命令，包含FC头部在高速缓冲存储器中的地址、待传送的数据在高速缓冲存储器中的地址、数据字节数、以及用于数据传送的盘的逻辑地址。
(2)启动盘适配器42的数据传送电路。
(3)盘适配器42的启动的数据传送电路从高速缓冲存储器40b读取描述符。
(4)盘适配器42的启动的数据传送电路从高速缓冲存储器40b读取FC头部。
(5)盘适配器42的启动的数据传送电路对描述符进行解码，并获取请求盘、开始地址以及字节数，并且从高速缓冲存储器40b读取数据。
(6)在读取完成之后，盘适配器42的数据传送电路通过光纤通道500(510)将FC头部和数据传送至相关的盘驱动器200。盘驱动器200将传送的数据写入内部盘。
(7)在数据写入完成时，盘驱动器200通过光纤通道500(510)向盘适配器42的数据传送电路发送完成通知。
(8)在接收到完成通知时，盘适配器42的启动的数据传送电路使用中断来向高速缓存管理器40发送完成通知。
(9)高速缓存管理器40的控制单元40a获得盘适配器42的中断源并确认写入操作。
(10)高速缓存管理器40的控制单元40a检查盘适配器42的结束指针并确认写入操作的完成。
在图5和图6这二者中，箭头部表示数据和其他分组的传送，U形箭头部代表数据读取，表示响应于数据请求而发回数据。由于必须启动DA中的控制电路并确认结束状态，所以为了执行单次数据传送，在CM 40与DA 42之间必需七次信号交换。在DA 42与盘200之间，需要两次信号交换。
因此，很明显，高速缓存控制单元40与盘适配器42之间的连接需要低等待时间，而在盘适配器42与盘装置200之间可以使用具有更少信号的接口。
接下来，对上述***盘驱动器453、454的读取/写入访问进行说明。从CM(CPU)的读取/写入访问与图5和图6中的类似，在存储器40b与***盘驱动器453、454之间执行DMA传送。即，在图2的光纤通道电路452中设置有DMA电路，CPU 400(410)准备描述符并启动光纤通道电路452的DMA电路。
例如，对***盘驱动器453(454)上的固件、日志数据和备份数据(包括从高速缓存区保持的数据)的读取与图5中的类似；CPU 400(410)创建FC头部和描述符，通过启动光纤通道电路452的DMA电路(读取操作)，由DMA将固件、日志数据和备份数据从***盘驱动器453、454传送到存储器40b。
类似地，对日志数据和备份数据的写入与图6中的类似；CPU 400(410)创建FC头部和描述符，通过启动光纤通道电路452的DMA电路(写入操作)，由DMA将日志数据和备份数据从***盘驱动器453、454传送到存储器40b。
通过由此将***盘并入控制器，即使当在控制器、BRT与盘壳之间的路径中出现问题时，如果控制器和其他路径正常，则控制器也可以从***盘读取固件和装置配置备份数据，可以采用其他路径进行操作。此外，控制器可以从***盘读取日志数据以及向***盘写入日志数据，从而可以在发生错误时进行分析以及针对错误防止进行诊断。
此外，当在断电的情况下将电力切换到电池并将高速缓冲存储器中的数据备份到***盘时，无需给盘壳供电，从而电池容量可以被形成为小。并且，因为无需将备份数据通过盘适配器或缆线写入***盘，所以可以缩短写入时间，从而即使对于大的写入存储容量电池容量也可以被形成为小。
此外，因为按冗余配置设置了一对***盘驱动器，所以即使在***盘驱动器中的一个中出现错误，也可以使用其他***盘驱动器进行备份。即，可以采用RAID-1配置。
图2的业务处理器44也可以通过桥接电路450对***盘驱动器453、454进行存取。从业务处理器44将固件和装置配置数据下载到***盘驱动器453、454。此外，即使在控制部分40a异常的情况下，也可以由业务处理器44从***盘对日志数据进行检索，从而可以执行错误诊断等。
安装配置
图7示出了本发明的控制模块的安装配置的示例，图8示出了本发明一个实施例的包括图7中的控制模块和盘壳的安装配置示例，图9是具有该安装配置的数据存储***的框图。
如图8所示，在存储装置壳体的上侧安装有四个盘壳2-0、2-1、2-8、2-9。在存储装置的下半部安装有控制电路。如图7所示，下半部由背板7分为前部和后部。在背板7的前侧和后侧中设置有槽。这是具有图9的大规模配置的存储***的安装结构的示例；但是，虽然CM的数量不同，图1的配置也是相似的。
也就是说，图9中的配置具有八个控制模块(CM)4-0至4-7、八个BRT 5-0至5-7、以及32个盘壳2-0至2-31。其他的配置与图1中的相同。
如图7所示，在图9的配置中，八个CM 4-0至4-7位于前侧，两个FRT 6-0和6-1、八个BRT 5-0至5-7、以及提供电源控制等的业务处理器SVC(图2中的符号“44”)位于后侧。
在CM 4-0至4-7中的每一个中设置有两个***盘驱动器453、454。在图7中，CM 4-0的***盘驱动器(SD)被指配有符号“453”和“454”；对于其他的CM 4-1至4-7，配置是相同的，但是在图7中，为了避免使图复杂，略去了这些符号。
在图7中，八个CM 4-0至4-7和两个FRT 6-0、6-1通过背板7连接至四道PCI-Express总线。PCI-Express在一道中具有4条信号线(用于差分、双向通信)，从而四道中具有16条信号线，并且信号线的总数为16×16＝256。八个CM 4-0至4-7和八个BRT 5-0至5-7通过背板7连接至光纤通道。为了差分、双向通信，光纤通道具有1×2×2＝4条信号线，并且有8×8×4＝256条这种信号线。
因此通过在不同的连接点选择性地使用总线，即使在大规模存储***(例如图9的大规模存储***)中，也可以使用512条信号线来实现八个CM 4-0至4-7、两个FRT 6-0和6-1、以及八个BRT 5-0至5-7之间的连接。这个数量的信号线可以毫无问题地安装在背板7上，板上六个信号层就足够了，从而在成本的角度，该配置是完全可以实现的。
在图8中，安装有四个盘壳2-0、2-1、2-8、2-9(参见图9)；其他的盘壳2-3至2-7和2-10至2-31设置在分立的壳体内。
因为在各个控制模块4-0至4-7的盘适配器42a、42b与BRT 5-0至5-7之间设置有一对一的网状连接，所以即使***包含的控制模块4-0至4-7的数量(即，盘适配器42a、42b的数量)增大，也可以对盘适配器42a、42b到BRT 5-0至5-7的连接采用由接口组成的信号线数量小的光纤通道，从而可以解决安装带来的问题。
因此，如果例如使用约2.5英寸大小的***盘驱动器，则容易地实现在CM 4-0等中的安装(并入)，所以安装不会引起问题。
其他实施例
在上述实施例中，控制模块中的信号线采用为PCI-Express线；但是也可以使用Rapid-IO或其他高速串行总线。可以根据需要增加或减少控制模块内的通道适配器和盘适配器的数量。
作为盘驱动器，可以采用硬盘驱动器、光盘驱动器、磁光盘驱动器以及其他存储装置。此外，存储***和控制器(控制模块)的配置不限于图1和图9中的配置，可以应用其他配置(例如图10的配置)。
上面说明了本发明的实施例，但是可以在本发明的范围内进行各种修改，这些修改不脱离本发明的范围。
因为***盘被并入控制模块，所以，即使在控制模块与盘存储装置之间的路径上出现问题，如果控制模块和其他路径正常，那么控制模块也可以从***盘读取***信息并可以使用其他路径进行操作。此外，控制模块可以从***盘读取日志数据和向***盘写入日志数据，从而可以在错误发生时进行分析并针对错误防止进行诊断。
此外，当在断电的情况下将电力切换到电池并将高速缓冲存储器中的数据备份到***盘时，无需向连接的盘存储装置供电，从而电池容量可以很小。并且，因为无需将备份数据通过盘适配器或缆线写到***盘，所以可以缩短写入时间，从而即使对于大写入存储容量，电池容量也可以很小，有助于存储***的成本降低。
本申请基于并要求2005年3月3日提交的在先日本专利申请No.2005-058792的优先权，在此通过引用并入其全部内容。

Claims (20)

1、一种数据存储***，包括：
存储数据的多个盘存储装置；以及
连接到所述多个盘存储装置的控制模块，其根据来自上级主机的存取指令对所述盘存储装置进行存取控制，
其中，所述控制模块包括：
存储器，具有对存储在所述盘存储装置中的数据的一部分进行存储的高速缓存区；
控制单元，其执行所述存取控制；
第一接口单元，其控制与所述上级主机的接口；
第二接口单元，其控制与所述多个盘存储装置的接口；以及
连接到所述控制单元的***盘单元，其存储所述控制单元使用的***信息。
2、根据权利要求1的数据存储***，
其中，所述***盘单元至少存储所述控制单元的日志数据。
3、根据权利要求1的数据存储***，
其中，当发生断电时，所述控制单元将所述存储器的所述高速缓存区中的数据写到所述***盘单元。
4、根据权利要求2的数据存储***，
其中，所述控制单元将所述日志数据写到所述***盘单元。
5、根据权利要求1的数据存储***，
其中，所述***盘单元包括至少一对***盘驱动器。
6、根据权利要求1的数据存储***，
其中，所述控制单元具有CPU和存储控制器，所述存储控制器连接所述CPU、所述存储器以及所述***盘单元。
7、根据权利要求1的数据存储***，
其中，所述***盘单元存储所述控制单元的固件程序。
8、根据权利要求1的数据存储***，
其中，所述***具有多个所述连接到所述多个盘存储装置的控制模块。
9、根据权利要求1的数据存储***，
其中，所述控制模块中的每一个都具有用于连接到所述多个盘存储单元的第一切换单元。
10、根据权利要求1的数据存储***，
其中，所述控制单元响应于来自所述上级主机的读取访问而对所述存储器的所述高速缓存区进行搜索，当在所述高速缓存区内存在目标数据时，通过所述第一接口单元将所述目标数据从所述高速缓冲存储器传送到所述上级主机，但是当在所述高速缓存区内不存在所述目标数据时，通过所述第二接口单元对存储所述数据的所述盘存储装置进行访问和读取。
11、一种数据存储控制装置，其连接到存储数据的多个盘存储装置，并且根据来自上级主机的存取指令对所述盘存储装置进行存取控制，该数据存储控制装置包括：
存储器，具有对存储在所述盘存储装置中的数据的一部分进行存储的高速缓存区；
控制单元，其执行所述存取控制；
第一接口单元，其控制与所述上级主机的接口；
第二接口单元，其控制与所述多个盘存储装置的接口；以及
连接到所述控制单元的***盘单元，其存储所述控制单元使用的***信息。
12、根据权利要求11的数据存储控制装置，其中，所述***盘单元至少存储所述控制单元的日志数据。
13、根据权利要求11的数据存储控制装置，其中，当发生断电时，所述控制单元将所述存储器的所述高速缓存区中的数据写到所述***盘单元。
14、根据权利要求12的数据存储控制装置，其中，所述控制单元将所述日志数据写到所述***盘单元。
15、根据权利要求11的数据存储控制装置，其中，所述***盘单元包括至少一对***盘驱动器。
16、根据权利要求11的数据存储控制装置，其中，所述控制单元具有CPU和存储控制器，所述存储控制器连接所述CPU、所述存储器以及所述***盘单元。
17、根据权利要求11的数据存储控制装置，其中，所述***盘单元存储所述控制单元的固件程序。
18、根据权利要求11的数据存储控制装置，其中，所述***具有多个控制模块，所述控制模块具有所述存储器、所述控制单元、所述第一接口单元、所述第二接口单元以及所述***盘单元，
并且其中，所述多个控制模块连接到所述多个盘存储装置。
19、根据权利要求11的数据存储控制装置，其中，还包括用于将所述控制模块的所述第二接口单元中的每一个连接到所述多个盘存储单元的第一切换单元。
20、根据权利要求11的数据存储控制装置，其中，所述控制单元响应于来自所述上级主机的读取访问而对所述存储器的所述高速缓存区进行搜索，当在所述高速缓存区内存在目标数据时，通过所述第一接口单元将所述目标数据从所述高速缓冲存储器传送到所述上级主机，但是当在所述高速缓存区内不存在所述目标数据时，通过所述第二接口单元对存储所述数据的所述盘存储装置进行访问和读取。
CNB2005100885951A 2005-03-03 2005-08-04 数据存储***和数据存储控制装置 Expired - Fee Related CN100437457C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005058792 2005-03-03
JP2005058792A JP2006244123A (ja) 2005-03-03 2005-03-03 データストレージシステム及びデータストレージ制御装置

Publications (2)

Publication Number Publication Date
CN1828510A true CN1828510A (zh) 2006-09-06
CN100437457C CN100437457C (zh) 2008-11-26

Family

ID=36945379

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100885951A Expired - Fee Related CN100437457C (zh) 2005-03-03 2005-08-04 数据存储***和数据存储控制装置

Country Status (4)

Country Link
US (1) US20060200634A1 (zh)
JP (1) JP2006244123A (zh)
KR (1) KR100740080B1 (zh)
CN (1) CN100437457C (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101174198B (zh) * 2006-11-03 2011-11-30 三星电子株式会社 数据存储***及其数据存取方法
WO2012174953A1 (zh) * 2011-06-21 2012-12-27 中兴通讯股份有限公司 一种数据读、写方法及***
CN102981935A (zh) * 2012-11-15 2013-03-20 浪潮电子信息产业股份有限公司 一种加强存储设备***盘可靠性的方法
CN105260328A (zh) * 2015-10-26 2016-01-20 成都华为技术有限公司 一种设备掉电时的数据保存方法及装置
WO2017081593A1 (en) * 2015-11-09 2017-05-18 International Business Machines Corporation Implementing hardware accelerator for storage write cache management
CN107705388A (zh) * 2017-09-13 2018-02-16 陕西千山航空电子有限责任公司 一种基于RapidIO总线的防护记录器
CN111124945A (zh) * 2018-10-30 2020-05-08 伊姆西Ip控股有限责任公司 用于提供高速缓存服务的方法、设备和计算机程序产品
CN114072774A (zh) * 2019-07-01 2022-02-18 国际商业机器公司 数据存储***中的块模式切换

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009151685A (ja) * 2007-12-21 2009-07-09 Fujitsu Ltd ディスクアレイ装置管理システム、ディスクアレイ装置、ディスクアレイ装置の制御方法および管理サーバ
KR101206095B1 (ko) * 2010-11-30 2012-11-28 엘에스산전 주식회사 보호계전기, 상기 보호계전기를 구비하는 네트워크 시스템 및 네트워크 보안방법
JP2013229013A (ja) 2012-03-29 2013-11-07 Semiconductor Energy Lab Co Ltd アレイコントローラ及びストレージシステム
US9804996B2 (en) * 2012-12-21 2017-10-31 Advanced Micro Devices, Inc. Computation memory operations in a logic layer of a stacked memory
US9785545B2 (en) * 2013-07-15 2017-10-10 Cnex Labs, Inc. Method and apparatus for providing dual memory access to non-volatile memory
CN107069677B (zh) * 2014-09-04 2019-03-08 国电南瑞科技股份有限公司 一种微电网区域保护控制一体化装置的保护优先级动态分配和无缝切换方法
US20170270044A1 (en) * 2014-10-03 2017-09-21 Agency For Science, Technology And Research Active Storage Unit and Array
US10153251B2 (en) 2016-06-06 2018-12-11 Micron Technology, Inc. Apparatuses and methods for scalable memory

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2597060B2 (ja) * 1991-12-13 1997-04-02 富士通株式会社 アレイディスク装置
EP0845738A3 (en) * 1996-11-28 2006-09-20 Hitachi, Ltd. Storage system which transfers a command and data corresponding to said command subsequent to said command
JP2001519563A (ja) * 1997-10-08 2001-10-23 シーゲイト テクノロジー エルエルシー ディスクドライブアレイおよびデータ格納方法
JP4132322B2 (ja) * 1998-12-16 2008-08-13 株式会社日立製作所 記憶制御装置およびその制御方法
KR20020064357A (ko) 1999-12-22 2002-08-07 시게이트 테크놀로지 엘엘씨 디스크 드라이브내 버퍼 내부 및 외부 데이터 전송 관리용버퍼 관리 시스템
US6720240B2 (en) * 2000-03-29 2004-04-13 Georgia Tech Research Corporation Silicon based nanospheres and nanowires
US7834349B2 (en) * 2000-03-29 2010-11-16 Georgia Tech Research Corporation Silicon based nanospheres and nanowires
DE20006458U1 (de) * 2000-04-07 2000-06-15 Key Technology Corp., Hsinchu RAID-Vorrichtung mit anpassungsfähiger Befehlsverarbeitung und Datenübertragung
US7334098B1 (en) * 2000-06-06 2008-02-19 Quantum Corporation Producing a mass storage backup using a log of write commands and time information
US7186669B2 (en) * 2001-03-29 2007-03-06 Georgia Tech Research Corporation Silicon based nanospheres and nanowires
US7340555B2 (en) * 2001-09-28 2008-03-04 Dot Hill Systems Corporation RAID system for performing efficient mirrored posted-write operations
US6940086B2 (en) * 2001-09-28 2005-09-06 Georgia Tech Research Corporation Tin oxide nanostructures
US7243229B2 (en) * 2001-10-02 2007-07-10 Hitachi, Ltd. Exclusive access control apparatus and method
JP3964212B2 (ja) * 2002-01-16 2007-08-22 株式会社日立製作所 記憶装置システム
JP2003303055A (ja) * 2002-04-09 2003-10-24 Hitachi Ltd ディスクアダプタとディスクアレイをスイッチを介して接続したディスク装置
US20040078508A1 (en) * 2002-10-02 2004-04-22 Rivard William G. System and method for high performance data storage and retrieval
JP2004220450A (ja) * 2003-01-16 2004-08-05 Hitachi Ltd ストレージ装置、その導入方法、及びその導入プログラム
CN1296845C (zh) * 2003-01-24 2007-01-24 华为技术有限公司 一种磁盘存储***
JP4165747B2 (ja) * 2003-03-20 2008-10-15 株式会社日立製作所 記憶システム、制御装置及び制御装置のプログラム
CN1220950C (zh) * 2003-08-08 2005-09-28 华中科技大学 外置式多通道网络磁盘阵列控制装置及其使用的协议适配方法
JP2005202056A (ja) 2004-01-14 2005-07-28 Konica Minolta Opto Inc 光学樹脂レンズ
JP2005309818A (ja) * 2004-04-22 2005-11-04 Hitachi Ltd ストレージ装置、そのデータ読出方法、及びそのデータ読出プログラム
JP2005004791A (ja) 2004-08-23 2005-01-06 Hitachi Ltd ディスク制御装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101174198B (zh) * 2006-11-03 2011-11-30 三星电子株式会社 数据存储***及其数据存取方法
WO2012174953A1 (zh) * 2011-06-21 2012-12-27 中兴通讯股份有限公司 一种数据读、写方法及***
CN102981935A (zh) * 2012-11-15 2013-03-20 浪潮电子信息产业股份有限公司 一种加强存储设备***盘可靠性的方法
CN102981935B (zh) * 2012-11-15 2016-01-20 浪潮电子信息产业股份有限公司 一种加强存储设备***盘可靠性的方法
CN105260328A (zh) * 2015-10-26 2016-01-20 成都华为技术有限公司 一种设备掉电时的数据保存方法及装置
CN105260328B (zh) * 2015-10-26 2019-02-12 成都华为技术有限公司 一种设备掉电时的数据保存方法及装置
GB2561108B (en) * 2015-11-09 2021-08-11 Ibm Implementing hardware accelerator for storage write cache management
WO2017081593A1 (en) * 2015-11-09 2017-05-18 International Business Machines Corporation Implementing hardware accelerator for storage write cache management
GB2561108A (en) * 2015-11-09 2018-10-03 Ibm Implementing hardware accelerator for storage write cache management
CN107705388A (zh) * 2017-09-13 2018-02-16 陕西千山航空电子有限责任公司 一种基于RapidIO总线的防护记录器
CN111124945A (zh) * 2018-10-30 2020-05-08 伊姆西Ip控股有限责任公司 用于提供高速缓存服务的方法、设备和计算机程序产品
CN111124945B (zh) * 2018-10-30 2023-09-22 伊姆西Ip控股有限责任公司 用于提供高速缓存服务的方法、设备和计算机可读介质
CN114072774A (zh) * 2019-07-01 2022-02-18 国际商业机器公司 数据存储***中的块模式切换

Also Published As

Publication number Publication date
US20060200634A1 (en) 2006-09-07
KR20060096244A (ko) 2006-09-11
JP2006244123A (ja) 2006-09-14
CN100437457C (zh) 2008-11-26
KR100740080B1 (ko) 2007-07-18

Similar Documents

Publication Publication Date Title
CN1828510A (zh) 数据存储***和数据存储控制装置
CN100347655C (zh) 数据存储***和数据存储控制装置
CN1975654A (zh) 数据存储***和数据存储控制装置
CN1940849A (zh) Raid***及其重构/回拷处理方法
US7562249B2 (en) RAID system, RAID controller and rebuilt/copy back processing method thereof
CN1320437C (zh) 磁盘驱动器组子***及用于其中的外部模拟控制器
US8412869B2 (en) Redundant storage virtualization computer system
JP2007094996A (ja) データストレージシステム、データストレージ制御装置及びその障害箇所診断方法
CN1832489A (zh) 一种对目的磁盘进行访问的方法和扩展磁盘容量的***
CN1811744A (zh) 通过串行总线互连多个处理节点的装置
CN1924783A (zh) 存储***以及存储控制方法
KR100736645B1 (ko) 데이터 기억 시스템 및 데이터 기억 제어 장치
CN1848070A (zh) 数据存储设备、重构控制设备、重构控制方法与存储介质
CN1655111A (zh) 存储***
US8799549B2 (en) Method for transmitting data between two computer systems
US7487293B2 (en) Data storage system and log data output method upon abnormality of storage control apparatus
CN1794213A (zh) 直接存储器存取电路以及使用该电路的盘阵列设备
US7426658B2 (en) Data storage system and log data equalization control method for storage control apparatus
CN2682491Y (zh) 调试功能内置型微型计算机
CN1892566A (zh) 接口设备和存储设备
JP4985750B2 (ja) データストレージシステム
CN1534499A (zh) Sata快闪存储装置
JP2006209549A (ja) データストレージシステム及びデータストレージ制御装置
CN1893360A (zh) 数据传输控制装置及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081126

Termination date: 20110804