CN1822480B - 转换器电路及形成转换器电路的方法 - Google Patents
转换器电路及形成转换器电路的方法 Download PDFInfo
- Publication number
- CN1822480B CN1822480B CN200610006689.4A CN200610006689A CN1822480B CN 1822480 B CN1822480 B CN 1822480B CN 200610006689 A CN200610006689 A CN 200610006689A CN 1822480 B CN1822480 B CN 1822480B
- Authority
- CN
- China
- Prior art keywords
- voltage
- transducer
- transistor
- terminal
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
Landscapes
- Dc-Dc Converters (AREA)
Abstract
一种转换器电路及形成转换器电路的方法，其具有对突然电压变化的高耐受度。包括：配置该转换器以接收输入信号并移动输入信号的电压值，以形成被可操作地连接以便控制连接到电感负载的功率晶体管的输出信号；以及配置该转换器以接收用于操作转换器的电源电压，并且禁止输出信号响应电源电压值的变化而改变状态，该步骤包括：连接一电容器以传感电源电压的变化并且响应地形成传感信号。
Description
技术领域
本发明一般地涉及电子学，尤其涉及形成半导体器件和结构的方法。
背景技术
在过去，半导体工业利用各种结构和方法为电源控制器和其他电源转换应用提供浮动高端驱动器。典型地，浮动高端驱动器从高压源接收电源并且被参考为浮动电源节点，代替被参考为接地或其他固定参考电压。这种高端驱动器的一个实例是由El Segundo CA的国际整流器公司(International Rectifier Corp.)制造的编号IR2110的部件。在一些情况下，高压源的值突然变化(经常称作高dv/dt)。这些突然变化经常引起高端驱动器的错误触发以及电源控制***的不适当操作。
发明内容
因此，期望具有一种浮动驱动器，其具有对突然电压变化的高耐受度。
本发明提供一种形成转换器的方法，包括：
配置该转换器以接收输入信号并移动输入信号的电压值，以形成被可操作地连接以便控制连接到电感负载的功率晶体管的输出信号；以及配置该转换器以接收用于操作转换器的电源电压，并且禁止输出信号响应电源电压值的变化而改变状态，该步骤包括：连接一电容器以传感电源电压的变化并且响应地形成传感信号。
根据本发明的上述方法的一个实施例，其中配置该转换器以接收电源电压并且禁止输出信号响应电源电压值的变化而改变状态包括：配置该转换器以接收电源电压并且禁止输出信号响应由电感负载产生的dv/dt。
根据本发明的上述方法的一个实施例，其中配置该转换器以接收电源电压并且禁止输出信号响应由电感负载产生的dv/dt包括：禁止输出信号响应不小于大约十伏特/纳秒的dv/dt。
根据本发明的上述方法的一个实施例，还包括连接该电容器以响应传感电源电压的变化而形成通过串联电阻器的电流，并且响应地形成传感信号。
本发明还提供一种转换器，包括：第一晶体管，其被连接以接收具有第一最大电压值的输入信号并且在该转换器的输出端上形成输出信号，所述输出信号具有比第一最大电压值大的第二最大电压值；以及第二晶体管，其被连接以接收用作操作该转换器的操作电压的输入电压，该第二晶体管也与所述输出端连接以禁止转换器响应传感所述输入电压的值的第一变化而改变输出信号的状态；第一电阻器，其被连接以接收所述输入电压，并且被连接以使能第二晶体管；以及第一电容器，其被连接于第一电阻器与转换器的电源返回端之间。
根据本发明的上述转换器的一个实施例，其中第一电容器被连接为接收所述输入电压的值的第一变化并且响应地使能第二晶体管。
根据本发明的上述转换器的一个实施例，其中第一电阻器被连接为接收第一电容器的充电电流并且形成使能第二晶体管的电压。
根据本发明的上述转换器的一个实施例，其中第一电容器的第一端子连接到电源返回端，第二端子共同地连接到第二晶体管的控制电极和第一电阻器的第一端子，第一电阻器的第二端子被连接以接收输入电压并且被连接到第二晶体管的第一载流电极，第二晶体管的第二载流电极连接到第一晶体管的第一载流电极，并且第一晶体管的第二载流电极连接到电源返回端。
附图说明
图1示意地说明包括根据本发明的浮动高端驱动器的电源***的一部分的实施方案；
图2示意地说明根据本发明的电源***的一部分的实施方案，也就是图1的***的备选实施方案；以及
图3说明包括根据本发明的图1的高端浮动驱动器的半导体器件的平面图。
为了说明的简单和清楚，图中的元件并不一定按比例，并且不同图中相同的参考数字表示相同的元件。另外，众所周知的步骤和元件的描述和细节为了描述的简单而省略。如这里使用的，载流电极意思是承载通过器件的电流的器件元件，例如MOS晶体管的源极或漏极或者双极型晶体管的发射极或集电极或者二极管的阴极或阳极，并且控制电极意思是控制通过器件的电流的器件元件，例如MOS晶体管的栅极或者双极型晶体管的基极。虽然器件在这里说明为某种N通道或P通道器件，本领域技术人员将理解，互补器件根据本发明也是可能的。
具体实施方式
图1示意地说明包括电平移动器的电源***10的实施方案的一部分，其能容忍突然的电压变化，特别是能容忍电平移动器的电源输入上突然的电压变化。电源***10在第一电源输入端子11和电源返回端子12之间接收来自外部高压源的电源，在第二电源输入端子13和电源返回端子12之间接收来自低压源的电源，并且在输出端子15和端子12之间形成调节后的输出电压。典型地，端子11和12之间的接收电源是本体电压，例如来自家用电源的两百到六百伏特(200-600V)调整正弦波，并且端子13和12之间的接收电源是低压例如十到二十伏特(10-20V)dc电压。***10包括上部电源开关或电源MOSFET或晶体管18，下部电源开关或电源MOSFET或晶体管19，储能电感器21，滤波电容器22，升压电容器20，升压二极管17，PWM控制器16，以及功率MOSFET驱动电路25。控制器16，晶体管18和19，电感器21，以及电容器20典型地在电路25外部，但是，在一些实施方案中，控制器16或晶体管18和19或电容器20可能形成为电路25的一部分。电路25形成以从PWM控制器16接收PWM驱动信号和使能信号，并且响应地使得晶体管18充电电感器21以及使得晶体管19放电电感器21。PWM控制器16在控制器16的分别驱动和使能输出上产生PWM驱动信号和使能信号。电路25在输入47上接收PWM驱动信号并且在输入48上接收使能信号。控制器16典型地从反馈网络14接收反馈信号，其表示端子15和12之间输出电压的值。这种PWM控制器和反馈网络对本领域技术人员众所周知。这种PWM控制器的一个实例是由Phoenix Arizona的ONSemiconductor制造的MC34025。施加在端子13和12之间的电压使得二极管17传导并充电电容器20。电路25的端子或升压返回50连接到电容器20以形成浮动升压返回，其用作电路25的部分的电压返回或参考，代替固定返回例如端子12，如在下文将进一步看到的。
电路25包括典型地可操作地连接到激励晶体管18的第一晶体管驱动器或高端晶体管驱动器27，典型地可操作地连接到激励晶体管19的第二晶体管驱动器或低端晶体管驱动器28，第一电平转换器30，第二电平转换器55，用来控制来自PWM控制器16的信号并且形成由转换器30和55接收的驱动控制信号的控制逻辑26，高端控制锁存器39，以及内部操作电压调节器或内部调节器43。电路25接收升压电压作为在电压输入41和电压返回42之间施加的第一电源电压或第一输入电压。返回42典型地连接到端子12。电路25也从端子13接收低压作为在电压输入40和电压返回42之间施加的第二电源电压或第二输入电压。内部操作电压调节器43通常连接在输入40和返回42之间以便接收第二输入电压并在输出54上形成用于操作电路25的低压和控制逻辑元件例如逻辑26的内部操作电压。驱动器28通常连接以接收输入40和返回42之间的电压。驱动器27和锁存器39连接在输入41和升压返回50之间，使得驱动器27和锁存器39的电压返回可以浮动并使用输入41和返回50之间的电压作为浮动操作电压。转换器30和55，锁存器39，以及驱动器27典型地在半导体芯片的高压绝缘区上形成，该高压绝缘区与逻辑26、调节器43以及驱动器28形成于其上的半导体芯片的部分电隔离。这种电隔离高压绝缘区在2000年8月1日颁发给Rozsypal等人的美国专利号6,097,075中描述，特在此引用作为参考。
第一电压电平转换器30和第二电压电平转换器55用来将来自逻辑26的控制信号的最大电压电平从参考为第一电压返回例如端子12，转换成参考为第二电压返回，例如返回50。转换器30和55连接在输入41和返回42之间以接收升压电压作为转换器30和55的操作电压并且便于转换。转换器30和55形成以检测转换器30和55的操作电压的突然变化并且响应地禁止转换器30和55响应操作电压的变化而改变状态。转换器30包括具有寄生漏极-源极电容32的移动晶体管31，移动电阻器33，传感电容器37，转换电阻器35，以及旁路晶体管36。类似地，转换器55包括具有寄生漏极-源极电容器57的移动晶体管56，移动电阻器58，传感电容器62，转换电阻器61，以及旁路晶体管60。转换器30接收来自逻辑26的第一输出44的第一控制信号作为输入信号，并且转换器55接收来自逻辑26的第二输出45的第二控制信号作为输入信号。输出44和45通常当接收输入47上信号的上升沿时和接收下降沿时形成正向脉冲。脉冲宽度通常为大约一百(100)纳秒宽，以便使得电路25的功率耗散达到最小。输出44和45通常在产生脉冲之后保持低。转换器30和55反转来自各自输出44和45的正向脉冲并且形成负向脉冲。R-S锁存器39接收来自转换器30和55的输出的移动负向控制信号脉冲，并且响应地在锁存器39的Q输出上形成移动驱动控制信号。Q输出上的移动驱动控制信号通常表示输入47上的驱动信号，但是电压已移动或转换。来自锁存器39的移动驱动控制信号是可操作的，通过驱动器27，以控制晶体管18。锁存器39连接在输入41和返回50之间，使得来自锁存器39的输出电压与驱动器27的输入阈值电压相适合。
为了使能晶体管18而禁止晶体管19，逻辑26接收输入47和48上的驱动信号并且响应地在输出44上形成正向脉冲，保持输出45低，并且强迫输出46为低。输出46上的低强迫驱动器28的输出为低，以开始禁止晶体管19。因为晶体管19先前使能并且正在被禁止，输入41和返回42之间升压电压的值近似地等于输入13上的低压。输出45上的低保证晶体管56被禁止并且允许电阻器58将锁存器39的负电平敏感复位脚输入(R棒)拉高到基本上等于输入41上防止复位脚输入影响锁存器39的升压电压值的电压。来自输出44上正脉冲的高使能晶体管31以将锁存器39的负电平敏感设置脚输入(S棒)拉低以设置锁存器39。因为设置脚输入变低而复位脚输入为高，来自转换器30的短的负脉冲设置锁存器39，强迫Q输出以及相应输出49为高以开始使能晶体管18。因为晶体管31仅在输出44为高的时间导通，电路25的功率耗散达到最小。当晶体管18使能时，高压切换到返回50并且电压中的台阶由电容器20连接到输入41，引起输入41处升压电压值的突然增加。输入41处电压增加的量可能与输入11上本体电压的值一样多。增加的速度取决于包括电感21的值的施加。增加的速度可以高达50V/ns。这经常称作高dv/dt。突然电压变化连接到转换器30和55的输入29。因为晶体管31被禁止，突然电压变化跨越电容器32而连接并且产生通过电阻器33的电流以便开始充电电容器32。快速电压变化形成跨越电阻器35的电压变化以及通过电阻器35的引起的电流，以便开始充电电容器37。因到电容器37的电流而引起的跨越电阻器35的电压降形成使能晶体管36的跨越电阻器35的电压降。晶体管36导通，其开始传导电流以充电电容器32并且将锁存器39的设置脚输入上的电压值钳位到基本上等于输入41上升压电压值的值。使能晶体管36防止输入41上升压电压值的快速变化错误地改变锁存器39的状态或者电路25的状态，并且防止***10的不准确操作。由转换器30检测的突然变化的速率通过改变电阻器35的值而可调节。转换器30典型地传感至少近似十伏特/纳秒(10V/nsec.)的电压变化，并且响应地禁止转换器30改变状态。
类似地，晶体管60，电容器62和电阻器61防止输入41上的突然电压变化引起跨越电阻器58的电压降，并且防止突然电压变化影响锁存器39的复位脚输入从而错误地改变锁存器39的状态或者电路25和***10的状态。
为了禁止晶体管18而使能晶体管19，逻辑26在输出45上形成正向脉冲，保持输出44低，并且强迫输出46为高。输出45上的正脉冲使能晶体管56，其强迫锁存器39的负电平敏感复位脚输入(R棒)为低以复位锁存器39并且强迫Q输出为低以开始禁止晶体管18。晶体管31保持禁止并且允许电阻器33将锁存器39的设置脚输入(S棒)拉高到基本上等于输入41上升压电压值的电压，以防止影响锁存器39。
为了便于该操作，输入40连接到调节器43的输入。调节器43的输出54连接到逻辑26的电源输入。输入41连接到转换器30和55的输入29，锁存器39的电源输入，以及驱动器27的电源输入。转换器30的输入29共同地连接到电阻器35的第一端子，晶体管36的源极，以及电阻器33的第一端子。电阻器35的第二端子连接到晶体管36的栅极以及电容器37的第一端子。电容器37的第二端子连接到返回42。晶体管36的漏极共同地连接到锁存器39的设置脚输入，电阻器33的第二端子，以及晶体管31的漏极和相关寄生电容器32的第一端子。晶体管31的源极和电容器32的相关第二端子连接到返回42，并且晶体管31的栅极连接到逻辑26的输出44。转换器55的输入29共同地连接到电阻器58的第一端子，晶体管60的源极，以及电阻器61的第一端子。晶体管60的漏极共同地连接到锁存器39的复位脚输入，电阻器58的第二端子，以及晶体管56的漏极和寄生电容器57的相关第一端子。晶体管56的源极和寄生电容器57的相关第二端子连接到返回42。晶体管56的栅极连接到逻辑26的输出45。晶体管60的栅极共同地连接到电阻器61的第二端子和电容器62的第一端子。电容器62的第二端子连接到返回42。锁存器39的Q输出连接到驱动器27的输入，驱动器27的输出连接到输出49以及晶体管18的栅极。锁存器39的电源返回连接到驱动器27的电源返回以及到升压返回50。驱动器28的电源输入连接到输入40并且驱动器28的电源返回连接到返回42。驱动器28的输入连接到逻辑26的输出46，并且驱动器28的输出连接到输出52和晶体管19的栅极。逻辑26的第一输入连接到输入47以从PWM控制器16接收第一控制信号。逻辑26的第二输入连接到输入48以从PWM控制器16接收第二控制信号。调节器43的输出连接到其电源返回连接到返回42和调节器43的返回的逻辑26的电源输入。电容器20的第一端子连接到输入41和到二极管17的阴极。电容器20的第二端子连接到返回50，电感器21的第一端子，晶体管18的源极，以及晶体管19的漏极。晶体管19的源极连接到返回42和端子12。晶体管18的漏极连接到端子11。二极管17的阳极连接到端子13。
图2示意地说明电源***75的实施方案的一部分，其是图1的***10的备选实施方案。***75使用变压器72代替电感器21。当晶体管18使能时，输入上的突然变化具有比***10的变化更陡的边缘。转换器30和55防止来自输入41上突然电压变化的陡峭边缘影响锁存器39的复位脚输入，从而错误地改变锁存器39的状态或者电路25和***75的状态。
在一种实施方案中，电阻器串联在晶体管36的漏极和晶体管31的漏极之间以提高寄生信号拒斥。类似地，另一个电阻器串联在晶体管60的漏极和晶体管56的漏极之间。本领域技术人员将理解，另外的串联电阻器和晶体管例如晶体管36的这种组合可以增加。另外，齐纳二极管可以与电阻器33，35，58和61并联以保护电路25。本领域技术人员将认识到，电容器37和62可以形成为二极管到电路25形成于其上的衬底的PN节点。
图3示意地说明在半导体芯片66上形成的半导体器件65的实施方案的一部分的放大视图。电路25形成在芯片66上。转换器30和55，锁存器39以及驱动器27在形成于芯片66上的高压绝缘区67上形成。芯片66也可以包括为了附图的简单而没有在图2中显示的其他电路。电路25和器件65由本领域技术人员众所周知的半导体制造技术形成在芯片66上。如美国专利号6,097,075中描述的，晶体管31和56典型地沿着浮动N井区的边界形成。
考虑到上面全部，很明显公开了一种新的器件和方法。尤其包括特征形成电平移动器，其传感突然电压变化并且禁止移动器因突然电压变化而改变状态从而防止利用该移动器的***的不适当操作。
虽然本发明使用具体优选实施方案描述，很明显许多备选方案和变化将对半导体领域技术人员显然。本领域技术人员将注意到，内部调节器43可以连接以从输入41接收电源，代替输入40，从而去除对输入40的需求。另外，一个传感电阻器和电容器可以用来控制晶体管36和60。例如，电阻器35和电容器37可以连接到晶体管36和60的栅极代替仅连接到晶体管36的栅极。这便于共享电阻器35和电容器37，并且减少电路25的成本。
另外，本发明已经对于特定N通道和P通道MOS晶体管结构而描述，虽然该方法可直接适用于其他晶体管，例如双极型晶体管，BiCMOS，金属半导体FET(MESFET)，HFET，以及其他晶体管结构。单词“连接(connected)”为了描述的清楚而贯穿全文使用，但是，它意欲与单词“耦合(coupled)”具有相同的含义。因此，“连接”应当解释为包括直接连接或间接连接。
Claims (8)
1.一种形成转换器的方法，包括：
配置该转换器以接收输入信号并移动输入信号的电压值，以形成被可操作地连接以便控制连接到电感负载的功率晶体管的输出信号；以及
配置该转换器以接收用于操作转换器的电源电压，并且禁止输出信号响应电源电压值的变化而改变状态，该步骤包括：连接一电容器以传感电源电压的变化并且响应地形成传感信号。
2.根据权利要求1的方法，其中配置该转换器以接收电源电压并且禁止输出信号响应电源电压值的变化而改变状态包括：配置该转换器以接收电源电压并且禁止输出信号响应由电感负载产生的dv/dt。
3.根据权利要求2的方法，其中配置该转换器以接收电源电压并且禁止输出信号响应由电感负载产生的dv/dt包括：禁止输出信号响应不小于大约十伏特/纳秒的dv/dt。
4.根据权利要求1的方法，还包括连接该电容器以响应传感电源电压的变化而形成通过串联电阻器的电流，并且响应地形成传感信号。
5.一种转换器，包括：
第一晶体管，其被连接以接收具有第一最大电压值的输入信号并且在该转换器的输出端上形成输出信号，所述输出信号具有比第一最大电压值大的第二最大电压值；以及
第二晶体管，其被连接以接收用作操作该转换器的操作电压的输入电压，该第二晶体管也与所述输出端连接以禁止转换器响应传感所述输入电压的值的第一变化而改变输出信号的状态；
第一电阻器，其被连接以接收所述输入电压，并且被连接以使能第二晶体管；以及
第一电容器，其被连接于第一电阻器与转换器的电源返回端之间。
6.根据权利要求5的转换器，其中第一电容器被连接为接收所述输入电压的值的第一变化并且响应地使能第二晶体管。
7.根据权利要求6的转换器，其中第一电阻器被连接为接收第一电容器的充电电流并且形成使能第二晶体管的电压。
8.根据权利要求7的转换器，其中第一电容器的第一端子连接到电源返回端，第二端子共同地连接到第二晶体管的控制电极和第一电阻器的第一端子，第一电阻器的第二端子被连接以接收输入电压并且被连接到第二晶体管的第一载流电极，第二晶体管的第二载流电极连接到第一晶体管的第一载流电极，并且第一晶体管的第二载流电极连接到电源返回端。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/060,691 | 2005-02-18 | ||
| US11/060,691 US7176723B2 (en) | 2005-02-18 | 2005-02-18 | Translator circuit and method therefor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1822480A CN1822480A (zh) | 2006-08-23 |
| CN1822480B true CN1822480B (zh) | 2011-03-16 |
Family
ID=36912020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200610006689.4A Expired - Fee Related CN1822480B (zh) | 2005-02-18 | 2006-02-08 | 转换器电路及形成转换器电路的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7176723B2 (zh) |
| CN (1) | CN1822480B (zh) |
| HK (1) | HK1092956A1 (zh) |
| TW (1) | TWI357210B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7619447B2 (en) * | 2005-09-27 | 2009-11-17 | Marvell World Trade Ltd. | High voltage high side transistor driver |
| US20070146020A1 (en) * | 2005-11-29 | 2007-06-28 | Advanced Analogic Technologies, Inc | High Frequency Power MESFET Gate Drive Circuits |
| US20070223154A1 (en) * | 2006-03-21 | 2007-09-27 | Christian Locatelli | High side reset logic for gate driver |
| US8558525B1 (en) * | 2007-06-15 | 2013-10-15 | International Rectifier Corporation | Power supply circuit and reuse of gate charge |
| JP5254678B2 (ja) * | 2008-06-19 | 2013-08-07 | ルネサスエレクトロニクス株式会社 | レベルシフト回路及びパワー半導体装置 |
| US8149017B2 (en) * | 2010-06-25 | 2012-04-03 | Xerox Corporation | Low-voltage to high-voltage level translation using capacitive coupling |
| US20160149733A1 (en) * | 2014-11-26 | 2016-05-26 | Applied Materials, Inc. | Control architecture for devices in an rf environment |
| US9872341B2 (en) | 2014-11-26 | 2018-01-16 | Applied Materials, Inc. | Consolidated filter arrangement for devices in an RF environment |
| JP6591220B2 (ja) * | 2015-07-15 | 2019-10-16 | ルネサスエレクトロニクス株式会社 | 半導体装置および電力制御装置 |
| US10523183B2 (en) * | 2018-01-31 | 2019-12-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dynamic high voltage (HV) level shifter with temperature compensation for high-side gate driver |
| US10498315B2 (en) * | 2018-03-05 | 2019-12-03 | Texas Instruments Incorporated | Level shifter circuit |
| US10644583B2 (en) * | 2018-06-07 | 2020-05-05 | Texas Instruments Incorporated | Methods, apparatus, and system to provide a high-efficiency drive for a floating power device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5917359A (en) * | 1996-01-12 | 1999-06-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor apparatus having protective circuitry |
| US6097075A (en) * | 1998-07-31 | 2000-08-01 | Motorola, Inc. | Semiconductor structure for driver circuits with level shifting |
| CN1399405A (zh) * | 2001-07-19 | 2003-02-26 | 三菱电机株式会社 | 半导体装置 |
| CN1457148A (zh) * | 2002-05-09 | 2003-11-19 | 三菱电机株式会社 | 驱动装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6504433B1 (en) * | 2000-09-15 | 2003-01-07 | Atheros Communications, Inc. | CMOS transceiver having an integrated power amplifier |
-
2005
- 2005-02-18 US US11/060,691 patent/US7176723B2/en active Active
-
2006
- 2006-01-12 TW TW095101231A patent/TWI357210B/zh active
- 2006-02-08 CN CN200610006689.4A patent/CN1822480B/zh not_active Expired - Fee Related
- 2006-12-14 HK HK06113744.6A patent/HK1092956A1/xx not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5917359A (en) * | 1996-01-12 | 1999-06-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor apparatus having protective circuitry |
| US6097075A (en) * | 1998-07-31 | 2000-08-01 | Motorola, Inc. | Semiconductor structure for driver circuits with level shifting |
| CN1399405A (zh) * | 2001-07-19 | 2003-02-26 | 三菱电机株式会社 | 半导体装置 |
| CN1457148A (zh) * | 2002-05-09 | 2003-11-19 | 三菱电机株式会社 | 驱动装置 |
Non-Patent Citations (3)
| Title |
|---|
| 说明书附图12. |
| 说明书附图9. |
| 附图21、22. |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060186922A1 (en) | 2006-08-24 |
| TW200642273A (en) | 2006-12-01 |
| TWI357210B (en) | 2012-01-21 |
| HK1092956A1 (en) | 2007-02-16 |
| CN1822480A (zh) | 2006-08-23 |
| US7176723B2 (en) | 2007-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1822480B (zh) | 转换器电路及形成转换器电路的方法 | |
| US11594970B2 (en) | Overcurrent protection based on zero current detection | |
| CN101325364B (zh) | 用于电压驱动电子元件的驱动电路 | |
| CN105577153B (zh) | 半导体装置 | |
| CN101692596B (zh) | 同步整流器的控制电路和控制方法 | |
| US7688052B2 (en) | Charge pump circuit and method therefor | |
| CN201571221U (zh) | 开关电源控制器及电路 | |
| WO2016044474A1 (en) | GaN CIRCUIT DRIVERS FOR GaN CIRCUIT LOADS | |
| CN1815866A (zh) | 功率mosfet驱动器及其方法 | |
| US9444445B2 (en) | Power switch driving circuits and power converters thereof | |
| US20160134279A1 (en) | Method and circuit for recharging a bootstrap capacitor using a transfer capacitor | |
| KR20060059996A (ko) | 제어 회로 및 공진 드라이버 회로 동작 방법 | |
| CN101326717A (zh) | 发射极开关结构的驱动电路 | |
| US11990828B2 (en) | Switching power supply circuit, control circuit and control method thereof | |
| KR100323243B1 (ko) | -vs실패모드를피하는고전압드라이버 | |
| CN115632539A (zh) | 具有能量收集栅极驱动器的集成功率器件 | |
| US9602096B2 (en) | Power electronic device with improved efficiency and electromagnetic radiation characteristics | |
| JP5832845B2 (ja) | 半導体モジュール及び電力変換モジュール | |
| JP4110052B2 (ja) | インバータ回路 | |
| US20220407406A1 (en) | High speed driver for high frequency dcdc converter | |
| CN101719724B (zh) | 多电平输出电源转换器的电位切换装置 | |
| JP2008147786A (ja) | 絶縁ゲートトランジスタの駆動回路 | |
| JP2019140752A (ja) | スイッチング回路、ｄｃ／ｄｃコンバータおよびその制御回路 | |
| CN113241944A (zh) | 同步升压dc-dc转换器的真关断电路及控制方法 | |
| CN114793053A (zh) | 切换式转换器电路及其中具有适应性空滞时间的驱动电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1092956 Country of ref document: HK |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| REG | Reference to a national code |
Ref country code: HK Ref legal event code: GR Ref document number: 1092956 Country of ref document: HK |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110316 Termination date: 20220208 |