CN1822088A - 移位寄存器和液晶驱动电路 - Google Patents

Abstract

本发明提供一种能够利用自举工作来降低输出阻抗，来抑制使用的输出晶体管的栅极电压的变动，可以防止不必要的驱动脉冲的输出的移位寄存器、和使用了该移位寄存器的液晶驱动器。本发明的移位寄存器是具有级联连接的多个级，将输入数据移位，进行输入数据的移位工作，在各级中具有：与输出晶体管的栅极连接的、输入输入数据的第1二极管；连接在输出晶体管的栅极和源极间的电容器；以及在输出晶体管的栅极和源极间与电容器并联连接的箝位晶体管；箝位晶体管的源极与输出晶体管的源极连接，箝位晶体管的漏极与输出晶体管的栅极连接。

Description

移位寄存器和液晶驱动电路

技术领域

本发明涉及例如设置在液晶显示器等的液晶显示装置上，提供扫描驱动信号的移位寄存器及使用它的液晶驱动电路。

背景技术

例如，在使用于计算机的显示装置和电视机的有源矩阵型的液晶显示装置中，矩阵状设置了视频信号线(列配线)和扫描驱动信号线(行配线)，在这些配线的交点设有驱动各象素的液晶的薄膜晶体管等开关元件。

并且，依次扫描这些信号线，对多个扫描驱动信号线提供使一条扫描驱动信号线上的全部开关元件暂时成为导通状态(ON状态)的扫描驱动信号，对视频信号线与扫描驱动信号线同步地供给视频信号。

在此，对多个扫描驱动信号线进行依次供给的工作的就是移位寄存器。

如图7所示，在显示部中，在矩阵上设有多个行配线和列配线，成为在该行配线和列配线的交叉部配置有液晶元件的有源电路，所述液晶元件由控制向液晶的电压施加的开关元件(晶体管)和被控制的液晶部来构成。

栅极驱动器(移位寄存器)按时间序列施加规定电压，使行配线(扫描线)成为导通状态，列配线的驱动器与该定时同步地对源极施加预定的电压(利用信号线施加)，由此改变液晶的光学状态，驱动液晶显示装置。

然后，驱动液晶元件，所以在图7中进行利用薄膜晶体管制造栅极驱动器(例如，参照专利文献1)。

这时，需要使对行配线施加电压的栅极驱动器高速工作，并且向行配线供给充分的电流量。

在此，如图8所示，栅极驱动器由具有多个SR(移位寄存器)级的段数的移位寄存器构成。

然后，各SR级成为图9所示的结构，如图8所示，该SR级级联连接，各SR级依次对列配线施加电压作为驱动脉冲，起到对液晶元件的薄膜晶体管的栅极施加预定的电压的栅极驱动器的功能。

此外，各SR级通过向箝位晶体管25的栅极施加后段的驱动脉冲，输出晶体管16的栅极电压(节点P)就下降到接地电平，将输出晶体管16复位到关断状态，即不输出驱动脉冲的待机状态。

在此，将移位寄存器设计成为：在图10的表示驱动波形的波形图中，在驱动脉冲(相移时钟)输出前后，对图9中的节点P1施加使输出晶体管16充分成为导通状态(导通电阻充分低的状态)的栅极电压Vgs(栅极一源极电压)。

在图10中，横轴表示时刻，纵轴表示波形的电平。

专利文献1：日本特开平08-87897号公报

在上述各级向待机状态的转移处理中，由于根据后段输出的驱动脉冲，使箝位晶体管25成为导通状态，因此，仅在对栅极施加了脉冲时，才能对筘位晶体管25给予应力，降低了剩余应力的施加。

但是，在各SR级的后段成为待机状态，箝位晶体管25变为导通状态的期间，节点P成为不被筘位到预定的电压的浮动状态，由于噪声而产生节点P的电压变动的不稳定状态。

即，输出晶体管16根据预定的定时，向漏电极配线14输入时钟C1，在筘位晶体管25是关断状态时，一输入时钟C1，节点P的电压就变动。

然后，输出晶体管16就根据该节点P的电压变动，如图11所示，在自身限制着驱动脉冲的输出的定时中，输出噪声的驱动脉冲来驱动显示装置。

从图11(模拟结果)来看，利用下拉晶体管17，有可能可以在某种程度上在节点13(输出配线)中去掉上述噪声的驱动脉冲的直流成分，但不能完全去掉脉冲状的电位变动。

在图11中，上部分表示时钟C1的输入波形，下部分表示输出端子中的驱动脉冲OUTn的波形，此外，横轴是时刻，纵轴是输出波形的电位。

从而，即使作为移位寄存器的工作正常，也驱动显示装置的不必要的显示元件，使显示图像的对比度下降，因此，不适合作为应用于显示装置的扫描电路中的栅极驱动器来使用。

此外，由于下拉晶体管17因经时变化而劣化，因此，下拉电阻升高，不能抑制节点13中的噪声的直流成分。

其结果，移位寄存器就不具有作为显示装置的扫描电路的功能，不能正常地进行显示装置中的显示处理。

在上述的移位寄存器的结构中，因节点P的电压变动而输出晶体管16误工作，不输出不必要的驱动脉冲，所以期望节点P始终下拉到接地电平。

但是，节点P始终接地的结构用到下拉节点P的中间电路，需要设置复杂的补偿电路，以便对构成该中间电路的晶体管不施加剩余应力，有因电路结构及其配线而增大电路规模的问题。

发明内容

本发明是鉴于这样的事情做出的，其目的在于，提供一种移位寄存器、或使用该移位寄存器的液晶驱动器，该移位寄存器能够利用自举工作降低输出阻抗，来抑制使用的输出晶体管的栅极电压的变动，防止不必要的驱动脉冲的输出。

本发明的移位寄存器具有级联连接的多个级，利用相位不同的多个时钟将输入数据移位，当输入该输入数据时，将输入到输出晶体管的漏极的时钟作为相移时钟从源极输出，进行输出信号的移位工作，在上述各级中具有：第1二极管，与上述输出晶体管的栅极连接，输入上述输入数据；电容器，连接在上述输出晶体管的栅极和源极间；以及筘位晶体管，在上述输出晶体管的栅极和源极间与上述电容器并联连接；上述箝位晶体管的源极与上述输出晶体管的源极连接，上述箝位晶体管的漏极与上述输出晶体管的栅极连接。

由此，本发明的移位寄存器，通过箝位晶体管使输出晶体管的栅极箝位为预定的电位，就能抑制输出晶体管的栅极中的因噪声产生的电位变动，能够防止输出晶体管输出不需要的驱动脉冲的误工作。

此外，本发明的移位寄存器抑制输出晶体管的栅极中的电位变动，所以包括后段的输出脉冲，不需要来自其他电路的控制信号，因此，电路和配线不成为复杂的结构，不增大电路规模。

本发明的移位寄存器，上述箝位晶体管在级的驱动期间被控制为关断状态，在不被驱动的期间被控制为导通状态。

本发明的移位寄存器具有控制电路，该控制电路对于上述箝位晶体管的栅极，在级被驱动的期间施加输出电压，在级不被驱动的期间施加比该箝位晶体管的阈值电压高的电压。

本发明的移位寄存器，上述控制电路包括：阳极与上述箝位晶体管的源极连接的第2二极管，和介于该第2二极管的阴极与接地点之间的第2电容器；上述第2二极管的阴极与箝位晶体管的栅极相连接。

由此，本发明的移位寄存器就仅在驱动与非驱动的转换时施加脉冲性应力，不需要对箝位晶体管和附加的其他晶体管的栅极施加不需要的剩余应力，提高整体的可靠性。

本发明的移位寄存器具有介于上述输出晶体管的源极与接地点之间的下拉电阻。

由此，本发明的移位寄存器就能够利用下拉晶体管，在不被驱动的期间，将输出晶体管的栅极电位下拉到接地，因此，能抑制输出晶体管的栅极中由噪声引起的电位变动，能够防止输出晶体管输出不需要的驱动脉冲的误工作。

上述任一种结构的移位寄存器为了生成扫描线和信号线交叉构成的有源矩阵电路的扫描驱动信号而使用本发明的液晶驱动电路。

由此，本发明的液晶驱动电路能抑制由噪声引起的不必要的驱动脉冲的输出，因此，能够使向显示装置输出的噪声的驱动脉冲的变动程度成为用户感觉不到对比度的降低等的程度，即不影响液晶显示画面中的显示品质的范围。

发明效果

如以上说明那样，根据本发明，筘位晶体管将输出晶体管的栅极下拉到规定的电位，由此电路和配线不形成复杂的结构，不增大电路规模，能抑制输出晶体管的栅极中由噪声引起的电位变动，防止输出晶体管输出不需要的驱动脉冲的误工作。

附图说明

图1是表示本发明的第1和第2实施方式涉及的移位寄存器的结构例的框图；

图2是表示图1中的第1实施方式涉及的级n的电路的结构例的概念图；

图3是表示图1的移位寄存器的工作的波形图；

图4是表示使用了图2的级n的结构的图1的移位寄存器中的模拟结果的波形的图；

图5是表示图1中的第2实施方式涉及的级n的电路的结构例的概念图；

图6是表示使用图5的级n的结构的移位寄存器中的模拟结果的波形的图；

图7是表示液晶显示装置的结构例的概念图；

图8是表示现有例涉及的移位寄存器的结构的框图；

图9是表示图8的各级的级的电路结构的概念图；

图10是表示图8的移位寄存器的工作例的波形图；

图11是表示图8的移位寄存器中的模拟结果的波形的图。

具体实施方式

本发明涉及在由a-Si等形成在液晶显示装置的基板上的、移位寄存器的各级即寄存器单元中，防止输出晶体管因噪声的误工作的技术，该输出晶体管输出驱动液晶元件的扫描驱动信号即相移时钟Gout(驱动脉冲)。

即，本发明的移位寄存器的各级设置了箝位晶体管，用于抑制输出晶体管的栅极的电压变动，在不输出驱动脉冲的期间，上述箝位晶体管将输出晶体管的栅极的电压保持在低于输出晶体管的阈值电压的值。

由此，本发明的移位寄存器的各级就对输出晶体管的栅极控制为不施加因噪声而变动的电压，因此，在不输出驱动脉冲的期间，不因噪声而引起误工作，不输出不必要的驱动脉冲。

第1实施方式

以下，参照附图说明本发明的第1实施方式涉及的、作为图7的栅极驱动器(液晶驱动电路)使用的移位寄存器。图1是表示上述第1实施方式涉及的移位寄存器的结构例的框图。

在该图中，移位寄存器100成为级联连接了多个级(寄存器单元)1、2、3、4、...的结构，利用从外部的时钟发生器输入的多个相、例如2相的时钟(CK1、CK2)，使输入数据移位，由输入了输入数据的级，与输入到该级的相的时钟同步，依次从各级向端子Mout1、Mout2、Mout3、Mout4、...分别输出相移时钟。

在此，各级按照相位顺序输入2相的时钟中的任一个时钟，在依次移位的输入数据到达了自身时，与输入的时钟同步地输出输出数据(相移时钟)。

级1输出相移时钟Gout1，级2输出相移时钟Gout2，级3输出相移时钟Gout3，级4输出相移时钟Gout4。

即，在移位寄存器100中，利用上述双重时钟依次使从开始信号ST输入的输入数据移位，输入了输入数据的级与输入到该级的时钟同步，通过连接的端子Moutn，向液晶元件输出相移时钟作为驱动信号。

向级1输入时钟CK1，向级2输入时钟CK2，向级3输入时钟CK1，向级4输入时钟CK2，...，向级n输入时钟m。(m是用“2”除以n的余数的数值，在除尽的情况下是2。)

下面，参照图2说明图1的移位寄存器中的级n的结构。图2是表示级n的电路结构的概念图(其他级的输入信号不同，但结构与该级n相同)。

输出晶体管M1中，在栅极上连接晶体管M2的漏极，向漏极输入时钟CKm，源极与端子Moutm连接。

二极管D1是输入电路，阳极与端子In连接，阴极与输出晶体管M1的栅极连接(利用连接点A连接)。

该二极管D1也可以使用二极管器件，也可以如图2所示，用晶体管构成，该情况下，使用连接了栅极和漏极的端子作为阳极，使用源极作为阴极。

电容器C1的一端与输出晶体管M1的栅极连接，另一端与输出晶体管M1的源极连接。

二极管D2的阳极与输出晶体管M1的源极连接，阴极与电容器C2的一端(连接点B)连接。

该二极管D2与二极管D1同样地，也可以使用二极管元件，也可以如图2所示地由晶体管构成，该情况下使用连接了栅极和漏极的端子作为阳极，使用源极作为阴极。

电容器C2的一端与连接点B连接，另一端接地，与二极管D2串联地介于输出晶体管M1与接地点(Vss)之间。

设置有晶体管M2作为输出晶体管M1的箝位晶体管，晶体管M2的漏极与输出晶体管M1的栅极连接，源极与输出晶体管M1的源极连接，栅极与连接点B连接。

晶体管M3的漏极与晶体管M2的栅极连接，栅极与二极管D1的阳极连接，源极接地。

输出晶体管M1、晶体管M2、M3(另外，构成二极管D1、D2、D3的晶体管)全部是n沟道FET(场效应晶体管)。

下面，利用图3，关于本发明的第1实施方式涉及的移位寄存器的工作，以级n为基准来说明。图3是表示第1实施方式涉及的移位寄存器中的级n的工作的波形图。

在级n中，二极管D1的阳极与全段的级n-1的端子Tout n-1相连接。在此，为了方便说明，设输入到输出晶体管M1的漏极的时钟CKm为CK2。因此，向前段的级n-1和后段的级n+1中的输出晶体管M1的漏极输入了时钟CK1。

在时刻t1中，由于级n-1输出的驱动脉冲Goutn-1是“L”电平，即，端子In是“L”电平，因此，连接点A的电位就成为“L”电平。

这时，输出晶体管M1因栅极为“L”电平所以是关断状态，向漏极输入了预定的脉宽的时钟CK2，但驱动脉冲Goutn成为“L”电平。

此外，后面详细地说明，但连接点B因由二极管D2和电容器C2构成的控制电路而成为预定的控制电压，晶体管M2变为了导通状态。

因此，连接点A通过晶体管M2成为输出晶体管M1的源极的电位、即“L”，输出晶体管M1是关断状态。

接着，在时刻t2，级n-1输出的驱动脉冲Goutn-1成为“H”电平，即、端子In成为“H”电平，因此，连接点A的电位就跃迁为“H”电平。

由此，在驱动脉冲Goutn-1是“H”电平期间，即、驱动脉冲Goutn-1的脉宽期间，对晶体管M3的栅极施加“H”电平，因此，将电容器C2中累积的电荷放电，使连接点B成为“L”电平。

另一方面，在移位后的输入数据是“L”电平，即、驱动脉冲Goutn-1是“L”电平的情况下，在移位的定时中，电容器C1不被充电，输出晶体管M1仍为关断状态，因此，连接点B仍是控制电压，使晶体管M2成为导通状态。

由此，即使输入时钟CKm，输出端子Moutn的电压也不变动，不输出噪声。

由此，晶体管M2成为关断状态，将电容器C1充电到预定的电压。即，连接点B的电位被电容器C1控制为在充电为预定的电压的定时成为关断状态，就可以通过电容器C1进行输出晶体管M1的栅极电压的自举。

并且，输出晶体管M1的栅极上被施加“H”电平，所以成为导通状态，但还没向漏极输入时钟CK2，因此，就不以“H”电平来输出驱动脉冲Goutn。因此，输出端子Moutn是“L”电平。

接着，在时刻t3中，级n-1的输出成为关断状态，但通过二极管D1成为在电容器C1中累积了电荷的状态，即充电为预定的电压。

然后，因为输出晶体管M1是导通状态，向漏极输入的时钟CK2成为“H”电平，因此，电流流动使源极的电位上升。

由此，向电容器C1的一个端子(与输出晶体管M1的源极连接的端子)供给电荷而电位上升，电容器C1的另一个端子(与输出晶体管M1的栅极连接的端子)为了保持电容器C 1的电位差，上升与电容器C1的一个端子同样的电位部分(自举工作)。

即，输出晶体管M1在输出晶体管M1为导通状态下，以“H”电平输入时钟CK2，由此，向栅极施加的电压通过电容器C1升压时钟CK2的电压电平部分，通过降低导通电阻，向下一段的级n+1输出与时钟CK2大致同样的电压电平和脉宽的驱动脉冲Goutn(输入数据)。

这时，由于驱动脉冲Goutn-1是“L”电平，故晶体管M3成为关断状态，从输出晶体管M1经过二极管D2向电容器C2流入电流，电荷被累积在电容器C2，电容器C2充电为预定的电压。

由此，晶体管M2就成为对栅极施加了已超过阈值的电压的状态，但由于栅极和源极是大致相同的电位，所以电流不流动的关断状态。

接着，当时钟CK2成为“L”电平时，输出晶体管M1的源极的电压、即输出端子Moutn的电位，通过处于导通状态的输出晶体管M1而电流向漏极侧流动，成为“L”电平。

然后，晶体管M2在栅极电压为“H”电平的状态下，由于源极的电位成为“L”电平，所以是导通状态，通过输出晶体管M1将累积在电容器C1中的电荷进行放电，使连接点A的电位成为“L”电平。

这时，因晶体管M2的栅极-源极间的电容C3而电容器C2的电位下降，但预先设定电容C2和电容器C3的电容比，以便电容器C2充电的电压成为比晶体管M2的阈值电压高的控制电压。

由此，由于对栅极施加了累积在电容器C2中的控制电压，因此，晶体管M2仍是导通状态。

接着，在时刻t4中，由于连接点A成为“L”电平，所以输出晶体管M1成为关断状态，由于时钟CK2也是“L”电平，所以不以“H”电平输出驱动脉冲Goutn。

这时，由于对栅极施加了电容器C2中累积的控制电压，故晶体管M2仍为导通状态。

因此，即使噪声要使连接点A的电位变动，晶体管M2也抑制由噪声引起的连接点A的电位上升，所以，能够抑制输出晶体管M1的栅极电压的变动，防止输出晶体管M1误工作。

接着，在时刻t5，因栅极电压变为“L”电平，所以输出晶体管M1为关断状态。

这时，时钟CK2成为“H”电平，但由于晶体管M2成为导通状态，因此，抑制连接点A的电位变动，所以不使输出晶体管M1以“H”电平噪声地输出驱动脉冲Goutn那样的误工作。

此外，为了使电容器C1中累积的电荷放电，不需要设置接地的放电用的晶体管，通过后段以后的级输出的驱动脉冲(作为复位信号进行利用)使该晶体管导通，因此，能够削减级间的配线，削减电路的安装面积，缩小电路规模。

同样地，因为不需要设置接地的放电用的晶体管(下拉晶体管和箝位晶体管)来控制该晶体管的栅极电压，用于筘位输出晶体管的栅极电压，所以，不需要设置用于控制该栅极电压的电路，能够简化电路结构和配线。

此外，也可以在输出端子Moutn与接地点之间***下拉电阻。由此，在图2的级n的电路中，因为输出端子Moutn没被下拉，所以，在与输出端子Moutn连接的输出配线中累积着由噪声供给的电荷的情况下，输出端子Moutn的电位逐渐上升。

但是，由于正累积着电荷，因此电位是直流成分，通过在输出端子Moutn与接地点之间***下拉电阻，就能够容易地抑制该电位上升。

另外，如上所述地，由于仅去掉了输出端子Moutn中累积的直流成分，因此，考虑与现有电路相比，用高电阻的下拉电阻良好，电路所具有的寄生电阻也充分的情况。

与现有例的模拟结果(参照图11)相对应，除了箝位晶体管的晶体管M2和作为控制电路的二极管D2、电容器C2以外，使其他的晶体管和电容器的定数相同而进行的第1实施方式中的模拟结果表示于图4。

在图4中，上部分表示时钟CKm的输入波形，下部分表示输出端子Moutn中的驱动脉冲Goutn的波形，此外，横轴是时刻，纵轴是输出波形的电位。

与图11比较可知，输入时钟CKm时的输出端子Moutn没有电压变动。

此外，在模拟中，与现有例中设定的下拉电阻(晶体管17)比较，第1实施方式中使用更高电阻进行了工作确认，例如，若现有例是1M(兆)Ω，则第1实施方式中使用100MΩ的电阻，如图4所示可知，与输出端子Moutn连接的输出配线的电位变动抑制为极小的电平。

从而，在用“H”电平输出驱动脉冲Goutn时，通过提升下拉电阻的电阻值，就能够抑制由连接下拉电阻引起的电压降，能够降低输出晶体管M1的驱动力，也能减少消耗功率。

此外，对于电容器C2使用二极管D3对连接点B施加晶体管M2成为导通状态的控制电压，就能够从紧接着接通电源后容易地进行上述的晶体管M2的工作。

不一定需要设置该二极管D3，可以与上述情况相对应地适当设置。

另外，在将第1实施方式涉及的移位寄存器使用于图5中表示的液晶显示装置的栅极驱动器的情况下，有时期望在显示部的列方向的两侧配置移位寄存器的锯齿结构。

该情况下，在移位寄存器中不需要将下一段以后的级的驱动脉冲作为复位信号来布线，因此，容易布线，生成了本发明的特征。

第2实施方式

下面，图5表示第2实施方式。本发明的第2实施方式与第1实施方式同样地，可以作为图7的栅极驱动器(液晶驱动电路)来使用。图5的栅极驱动器结构与图2所示的第1实施方式同样，不同点是二极管D3的阳极不与输出端子Moutn连接，与输出晶体管M1的漏极连接的结构。

该情况下，每次时钟CKm成为“H”电平，电容器C2就反复充电，保持与时钟CKm的“H”电平的电位大致同样的电压值。

因此，连接点B即晶体管M2的栅极电压如图6所示，施加与时钟CKm的“H”电平的电位大致同样的电压值。

图6表示了在与图4同样条件下进行的模拟结果，横轴是时刻，纵轴表示了各波形的电位电平。

从而，从模拟结果可知，第2实施方式与第1实施方式同样地，除了输出驱动脉冲Goutn时以外，即使对输出晶体管M1的漏极输入时钟CKm，在输出端子Moutn中也不产生如图11所示的现有例那样的噪声。

此外，上述的第1和第2实施方式涉及的移位寄存器的电路结构不仅适用于a-Si(非晶硅)TFT(薄膜晶体管)，也可以适用于多晶硅TFT的栅极驱动器和单晶硅的驱动器IC(集成电路)。

Claims (6)

1、一种移位寄存器，具有级联连接的多个级，利用相位不同的多个时钟将输入数据移位，当输入该输入数据时，将输入到输出晶体管的漏极的时钟作为相移时钟从源极输出，进行输出信号的移位工作，其特征在于，在上述各级中，具有：

第1二极管，与上述输出晶体管的栅极连接，输入上述输入数据；

电容器，连接在上述输出晶体管的栅极和源极间；

以及箝位晶体管，在上述输出晶体管的栅极和源极间，与上述电容器并联连接；

上述箝位晶体管的源极与上述输出晶体管的源极连接，上述箝位晶体管的漏极与上述输出晶体管的栅极连接。

2、如权利要求1所述的移位寄存器，其特征在于，上述箝位晶体管在级的驱动期间被控制为关断状态，在不被驱动的期间被控制为导通状态。

3、如权利要求2所述的移位寄存器，其特征在于，具有控制电路，该控制电路对上述箝位晶体管的栅极，在级被驱动的期间施加输出电压，在级不被驱动的期间施加比该箝位晶体管的阈值电压高的电压。

4、如权利要求3所述的移位寄存器，其特征在于，上述控制电路包括：

阳极与上述箝位晶体管的源极连接的第2二极管，和

介于该第2二极管的阴极与接地点之间的第2电容器；

上述第2二极管的阴极与箝位晶体管的栅极连接。

5、如权利要求4所述的移位寄存器，其特征在于，具有介于上述输出晶体管的源极与接地点之间的下拉电阻。

6、一种液晶驱动电路，其特征在于，使用权利要求1所述的移位寄存器，用于生成扫描线和信号线交叉构成的有源矩阵电路的扫描驱动信号。

Images