CN1808907B - 一种锁相环及其方法和一种相频检测器及其方法 - Google Patents

一种锁相环及其方法和一种相频检测器及其方法 Download PDF

Info

Publication number
CN1808907B
CN1808907B CN200510121582XA CN200510121582A CN1808907B CN 1808907 B CN1808907 B CN 1808907B CN 200510121582X A CN200510121582X A CN 200510121582XA CN 200510121582 A CN200510121582 A CN 200510121582A CN 1808907 B CN1808907 B CN 1808907B
Authority
CN
China
Prior art keywords
signal
logic level
response
frequency detector
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200510121582XA
Other languages
English (en)
Other versions
CN1808907A (zh
Inventor
曹永均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1808907A publication Critical patent/CN1808907A/zh
Application granted granted Critical
Publication of CN1808907B publication Critical patent/CN1808907B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

该相频检测器可以包括第一触发器，被配置用于产生第一信号，该第一信号转变为第一逻辑电平以作为对第一输入信号的第一边的响应，以及转变为第二逻辑电平以作为对延迟的复位信号的响应，还包括第二触发器，被配置用于产生第二信号，该第二信号转变为第一逻辑电平以作为对第二输入信号的第二边的响应，以及转变为第二逻辑电平以作为对延迟的复位信号的响应。该相频检测器可进一步包括第一延迟单元，被配置用于延迟复位信号以产生延迟的复位信号，还包括第二延迟单元，被配置用于延迟该复位信号以产生用于调整第一和第二信号中的至少一个的输出控制信号。

Description

一种锁相环及其方法和一种相频检测器及其方法
技术领域
本发明的实施例通常涉及一种锁相环及其方法和一种相频检测器及其方法，特别涉及一种减少了性能错误的锁相环和相频检测器及其方法。
背景技术
锁相环(PLL)和/或延迟锁定环(DLL)可以用在传统的数字通信***中以在维持可靠数据传输的同时以较高速率传输数据。在锁相环中，相频检测器可以将参考信号的相位与从电压可控振荡器(VCO)接收的信号相位进行比较。相频检测器的输出可被施加到电荷泵上以产生相应于参考信号和VCO信号之间的相位差而变化的相位检测信号。环路滤波器可对检测到的相位检测信号执行低通滤波操作以产生可以被输出到VCO的控制电压信号。VCO可基于从环路滤波器接收到的控制电压信号而产生VCO信号。该VCO信号可被一环路分频器分频并输出到相频检测器以与参考信号进行比较。
图1示出了传统的相频检测器的电路图。参考图1，传统的相频检测器可以包括第一触发器10、第二触发器12和AND门14。第一触发器10可依据对参考信号REF的上升沿的检测来产生上升信号UP。第二触发器12可依据对比较信号FDB的上升沿的检测来产生下降信号DN。AND门14可以对上升信号UP和下降信号DN执行AND操作以产生分别用于第一和第二触发器10和12的复位信号。上升信号UP可控制电荷泵20的上升电流源，而下降信号DN可控制电荷泵20的下降电流源。
被叫做“死区”的现象可能在传统的相频检测器的操作过程中发生。如果两个输入信号之间的相位差很小，那么由于给电荷泵20的开关(例如，一个或多个可以被实现为电荷泵20的场效应晶体管(FET)的开关S1和S2)的负载电容器充电所需的时间而使得上升信号UP可能达不到第一逻辑电平(例如，更高的逻辑电平或逻辑“1”)(例如，该上升信号UP也许不超过该开关的阈值电压)。因此，上升信号UP和下降信号DN可能被改为设置到第二逻辑电平(例如，低逻辑电平或逻辑“0”)。尽管这两个输入信号之间存在相位差，如果相频检测器不能产生用于给电荷泵充电和放电的上升信号UP和下降信号DN，那么该死区就可能发生。
可以通过减少从相频检测器输出的上升信号UP和下降信号DN的上升时间(例如，转变到第一逻辑电平所需的时间周期)来减少死区的发生。如上所述，电荷泵20的开关S1和S2可以被以FET实现，而与FET相关联的电容器负载的减小可能很难实现。
图2示出了基于两个输入信号之间的相位差而检测到的电流的曲线图，这两个输入信号由图1中的传统相频检测器所接收。
图3示出了另一个传统相频检测器的电路图。参考图3，另一个传统相频检测器可以被配置为与上面描述的图1中的相频相类似。然而，这个相频检测器可以进一步包括延迟单元16，用于通过AND门14来延迟对第一和第二触发器10和12进行复位的复位信号。两个输入信号REF和FDB(例如，分别为一个参考信号和一个反馈信号)可以被复位为第二逻辑电平(例如，低逻辑电平或逻辑“0”)，这样，上升信号UP和下降信号DN就可以在第一逻辑电平(例如，高逻辑电平或逻辑“1”)维持一个时间周期，该时间周期足够用来减少死区。
图4示出了基于两个输入信号之间的相位差而检测到的电流的曲线图，这两个输入信号由图3中的传统相频检测器所接收。
参考图4，如果上升信号UP和下降信号DN都被设置到第一逻辑电平(例如，高逻辑电平或逻辑“1”)，那么开关S1和S2可能都被导通使得相频检测器的“工作点”可能朝中心位置(例如，见图4的曲线图中箭头所指示的方向)移动，因此可能引起相位检测中的故障。如果加到复位信号上的延迟增加(例如，通过延迟单元16)，那么开关S1和S2的导通时间也同样地增加，因此增加了故障的发生次数和/或持续时间。
通过响应复位信号而控制上升信号UP和下降信号DN的输出，传统相频检测器可适用于减小上升信号UP和下降信号DN的脉冲宽度。然而，如果两个输入信号具有基本上相同的相位(例如，相位差可能接近于0的情况)，那么较小的(例如，最小的)上升信号UP和下降信号DN的脉冲宽度可被确定。因此，死区可能出现在输出门的延迟特性较低的情况下，因为上升信号UP和下降信号DN的脉冲宽度可在不考虑电荷泵(例如，电荷泵20)的电容(capacitance)的情况下被设置。而且，如上面所讨论的，增加输出门的延迟(例如，通过延迟单元16)可以减少死区，而代价是在相频检测器的相位检测中产生故障和错误。
发明内容
本发明的一个示例实施例提出了一个相频检测器，包括：被配置用于产生第一信号的第一触发器，该第一信号转变为第一逻辑电平作为对第一输入信号的第一边的响应以及转变为第二逻辑信号作为对延迟的复位信号的响应；被配置用于产生第二信号的第二触发器，该第二信号转变为第一逻辑电平作为对第二输入信号的第二边的响应以及转变为第二逻辑电平作为对延迟的复位信号的响应；第一延迟单元，被配置用于延迟复位信号以产生延迟的复位信号；和第二延迟单元，被配置用于延迟复位信号以产生用于调整第一和第二信号中的至少一个的输出控制信号。
本发明的另一个示例实施例提出了一个锁相环，包括：电荷泵，被配置用于产生具有电流电平基于所接收的一组第一和第二输出信号而变化的电流信号；和相频检测器，被配置用于产生第一和第二输出信号，该第一和第二输出信号基于第一输入信号和第二输入信号之间的相位差以及至少一个电容器特征转变成第一逻辑电平和第二逻辑电平之一；至少一个电容器特征对影响电荷泵操作的至少一个因素进行补偿。
本发明的另一个示例实施例提出了一种相频检测的方法，包括：产生第一信号，该第一信号转变成第一逻辑电平作为对第一输入信号的第一边的响应以及转变为第二逻辑电平作为对延迟的复位信号的响应；产生第二信号，该第二信号转变为第一逻辑电平作为对第二输入信号的第二边的响应以及转变为第二逻辑电平作为对延迟的复位信号的响应；对复位信号进行第一延迟以产生延迟的复位信号，以及对该复位信号进行第二延迟以产生用于调整第一和第二信号中的至少一个的输出控制信号。
本发明的另一个示例实施例提出了一种相位检测的方法，包括：产生第一输出信号和第二输出信号，该第一和第二输出信号基于第一输入信号和第二输入信号之间的相位差和至少一个电容器特征转变成第一逻辑电平和第二逻辑电平之一，该至少一个电容器特征用于补偿影响电荷泵操作的至少一个因素；以及产生一个具有电流电平基于第一和第二输出信号而改变的电流信号。
附图说明
附图被包括进来以提供对本发明的进一步理解，以及被组合进来并构成该说明书的一部分。这些附图和描述一起示出了本发明的示例实施例，用于阐述本发明的原理。
图1示出了传统相频检测器的电路图。
图2示出了基于两个输入信号之间的相位差，检测到的电流的曲线图，这两个输入信号被图1中的传统相频检测器所接收。
图3示出了另一个传统相频检测器的电路图。
图4示出了基于两个输入信号之间的相位差，检测到的电流的曲线图，这两个输入信号被图3中的传统相频检测器所接收。
图5示出了根据本发明一个示例实施例的锁相环(PLL)的方块图。
图6示出了根据本发明一个示例实施例的自适应相频检测器(ATPFD)和电荷泵的电路图。
图7示出了与图6中的ATPFD关联的信号的波形图。
图8示出了由图5和图6中的ATPFD输出的信号的仿真结果。
具体实施方式
本发明详细的说明性示例实施例在此被揭露。然而，在此所揭露的特定的结构上的和功能上的细节仅仅代表所描述的本发明示例实施例的意图。但是本发明的示例实施例可以以多种替换形式实现，并且不应当被解释为局限于在此所列举的实施例。
因此，由于本发明的示例实施例易于进行多种修改和拥有多种替换形式，所以它的特定实施例通过在图中示例的形式被示出，并且在此被详细描述。然而，应当理解的是，并没有想要将本发明的示例实施例局限于所揭露的特定形式，正相反，本发明的示例实施例是要覆盖所有落在本发明的精神和范围之内的修改、等同体和替换体。在对附图的全部描述中相同的标记可以代表相同的元件。
应当理解的是，尽管术语第一、第二等可在此被用于描述多种元件，但这些元件不应局限于这些术语。这些术语只是用来将元件互相区别。例如，第一元件可以被叫做第二元件，以及类似地，第二元件可以被叫做第一元件，而并不脱离本发明的范围。就像在此使用的，术语“和/或”包括与所列举的项目相关的一个或多个的任意的和所有的组合。
应当理解的是当一个元件被作为“连接到”或“耦合到”另一个元件而提到时，它就可以直接连接或耦合到另一个元件上或者可能存在中间元件。相反，当一个元件被作为“直接连接”或“直接耦合”到另一个元件而提到时，就不存在中间元件。用于描述元件间关系的其它词语也应当被解释为类似的方式(也就是，“在...之间”相对于“直接在...之间”，“邻接”相对于“直接邻接”等)。
这里使用的专门术语意图仅仅在于描述特定实施例，并不意于限制本发明的示例实施例。正如在这里使用的，单数形式的“一个”、“一种”和“该”都意在同样包括了复数形式，除非上下文清楚指明了情况。更应当理解的是术语“包括”在这里使用时，指明了所陈述的特性、整数、步骤、操作、元件和/或组件的存在，但并不排除一个或多个其它特性、整数、步骤、操作、元件、组件和/或其组合的存在或附加。
除非进行了其它限定，这里使用的所有术语(包括科技术语)都具有被本发明所属领域中普通技术人员之一所通常理解的相同含义。更应当理解的是例如那些在普遍使用的字典中被定义的术语应当被解释为具有与其在相关领域的上下文中的意思相一致的意思，并且不应当采用理想化或过度形式化的意思对其进行解释，除非这里清楚定义了的。
图5示出了根据本发明一个示例实施例的锁相环(PLL)的方块图。
在图5的示例实施例中，该PLL可以包括自适应相频检测器(ATPFD)110、电荷泵120、环路滤波器130、电压可控振荡器(VCO)140和分频器150。
在图5的示例实施例中，ATPFD 110可接收参考信号REF和反馈信号FDB。ATPFD 110可比较该参考信号REF和该反馈信号FDB的相位以基于检测到的相位差产生信号UP0和DN0。电荷泵120可基于该UP0和DN0信号产生电流信号IO。环路滤波器130可对电流信号IO执行低通滤波操作以产生电压信号VO并可输出该电压信号VO到电压可控振荡器140作为控制信号。电压可控振荡器140可产生具有基于该电压信号VO的电压电平的频率的恢复时钟信号RCLK。分频器150可根据给定的分频率来对该恢复时钟信号RCLK的频率进行分频以产生反馈信号FDB。该反馈信号FDB可被输出到相频检测器110。
图6示出了图5中根据本发明的一个示例实施例的ATPFD 110和电荷泵120的电路图。
在图6的示例实施例中，ATPFD 110可包括第一和第二触发器101和102、复位信号发生器103、第一延迟单元104、第二延迟单元105和输出单元106。该第一触发器101可产生上升信号UP，该上升信号UP可响应参考信号REF的前沿转变为第一逻辑电平(例如，高逻辑电平或逻辑“1”)。该第二触发器102可产生下降信号DN，该下降信号DN可响应该反馈信号FDB的前沿转变为该第一逻辑电平(例如，高逻辑电平或逻辑“1”)。
在图6的示例实施例中，复位信号发生器103可包括NAND门G1，用于对上升信号UP和下降信号DN执行NAND操作以产生复位信号RT。该第一延迟单元104可将该复位信号RT延迟给定延迟时间以产生延迟的复位信号DRT。该第二延迟单元105可包括反相器G10、G11和金属氧化物半导体(MOS)电容器MC以通过延迟该复位信号RT来产生输出控制信号DIS。该反相器G10和G11可被串联耦合在复位发生器103的输出端和输出单元106的输入端之间。MOS电容器MC可具有耦合到输出单元106的输入端的栅极和耦合到地电压的源极和漏极。
在图6的示例实施例中，输出单元106可包括NAND门G4和G8以及反相器G2、G3、G5、G6、G7和G9。上升信号UP可通过反相器G2和G3并可被传输到NAND门G4的第一输入端作为延迟的信号DUP。下降信号DN可通过反相器G6和G7并可被传输到NAND门G8的第一输入端作为延迟的信号DDN。输出控制信号DIS可被分别施加到NAND门G4和NAND门G8的第二输入端。
在图6的示例实施例中，NAND门G4的输出可在反相器G5被接收以提供上升输出信号UP0到电荷泵120。NAND门G8的输出可在反相器G9被接收以提供下降输出信号DN0到电荷泵120。
在图6的示例实施例中，电荷泵120可包括PMOS晶体管PM1和PM2以及NMOS晶体管NM1至NM4。如果NMOS晶体管NM2被导通，那么参考电流可经由施加到NMOS晶体管NM1上的偏置电压BIAS流过NMOS晶体管NM1和NM2。该流经NMOS晶体管NM1和NM2的参考电流可被PMOS晶体管PM1和PM2镜像处理，PMOS晶体管PM1和PM2形成电流镜。该镜像处理的电流被提供给输出节点N1作为上拉电流。
在图6的示例实施例中，如果NMOS晶体管NM4导通，那么该参考电流可经由施加到NMOS晶体管NM3上的偏置电压BIAS流过NMOS晶体管NM3和NM4。该流经NMOS晶体管NM3和NM4的参考电流可被传输到输出节点N1作为下拉电流。因此，可产生相应于上拉电流和下拉电流之间电流差的输出电流IO。该输出电流IO可被环路滤波器130滤波以产生控制电压VO。该控制电压VO可被传输到上面描述过和在图5中示出的电压可控振荡器140。
图7图示与图6中的ATPFD 110关联的信号的波形图。而且，图7图示了参考信号REF和反馈信号FDB之间基本没有相位差的例子。
如图7所示，上升信号UP的前沿(leading edge)206可从第二逻辑电平被转变为第一逻辑电平(例如，可上升)的边以作为对参考信号REF的上升边(rising edge)202的响应。下降信号DN的前沿208可从第二逻辑电平被转变为第一逻辑电平以作为对反馈信号FDB的上升边204的响应。
如图7所示，并参考图6，复位信号RT可具有前沿210，如果上升信号UP和下降信号DN中的每一个都被设置为第一逻辑电平的话，前沿210可从第一逻辑电平被转变为第二逻辑电平。复位信号RT可被延迟一段给定的延迟时间td以产生用于复位触发器101和102的延迟的复位信号DRT。上升信号UP和下降信号DN的后沿(trailing edge)214和216就可反别被转变(例如，可下降)为第二逻辑电平(例如，低逻辑电平或逻辑“0”)以作为对延迟的复位信号DRT的前沿212的响应。复位信号RT的后沿218可被转变为第一逻辑电平(例如，高逻辑电平或逻辑“1”)以作为分别对上升信号UP和下降信号DN的后沿214和216的响应。
另外，复位信号RT的前沿210可通过第二延迟单元105并由于第二延迟单元105的MOS电容器MC的电容而被延迟。输出控制信号DIS可因此具有前沿220，其可逐渐地转变(例如，以低转变速率)为第二逻辑电平。MOS电容器的特性，例如MOS电容器MC的电容量，可被与影响电荷泵120中的MOS晶体管(例如，NMOS晶体管NM2和NM4)的特性(例如，电容量)的因素相同的因素所影响。例如，MOS晶体管制造过程中的变化都类似地影响MOS电容器MC，因为MOS电容器MC可通过同样的工艺和/或与MOS晶体管的形成一起被形成。同样，就像电源电压和操作环境特性(例如，温度)会影响MOS晶体管一样，MOS电容器MC也会受到这种影响。因此，输出控制信号DIS依照那些因素而改变以调整延迟时间。
上升信号UP可通过反相器G2和G3，并可被传输到NAND门G4的第一输入端作为延迟的信号DUP。下降信号DN可通过反相器G6和G7并被传输到NAND门G8的第一输入端作为延迟的信号DDN。
上升输出信号UP0的前沿228可转变为第一逻辑电平(例如，高逻辑电平或逻辑“1”)以作为对延迟的信号DUP的前沿224的响应。上升输出信号UP0的后沿230可被转变为第二逻辑电平(例如，低逻辑电平或逻辑“0”)以作为对输出控制信号DIS的前沿220的响应。
下降输出信号DN0的前沿232可被转变为第一逻辑电平(例如，高逻辑电平或逻辑“1”)以作为对延迟的信号DDN的前沿226的响应。下降输出信号DN0的后沿234可被转变为第二逻辑电平(例如，低逻辑电平或逻辑“0”)以作为对输出控制信号DIS的前沿220的响应。上升输出信号UP0和下降输出信号DN0可被分别施加到电荷泵120的NMOS晶体管NM2和NM4的栅极上。在一个例子中，如果两个信号UP0和DN0的脉冲宽度与NMOS晶体管NM2和NM4的电容比较相对窄，那么死区就可能发生，其中NMOS晶体管NM2和NM4可能没有导通。在另一个例子中，如果两个信号UP0和DN0的脉冲宽度与NMOS晶体管NM2和NM4的电容比较为相对宽，那么NMOS晶体管NM2和NM4的导通时间可被增加以至于可能出现故障。NMOS晶体管NM2和NM4(例如，关于其电容量)被许多因素所影响，比如在晶体管的形成过程中的工艺变化、电源电压和其它环境工作特性(例如，温度)。因为这些因素同样影响MOS电容器MC，因此输出控制信号DIS就会受到影响并调整上升输出信号UP0和下降输出信号DN0中的至少一个，从而像死区和/或故障一样的可能的负面效应(negatives)被减少和/或消除。
图8图示了由图5和6中的ATPFD 110输出的UP0信号和DN0信号的仿真结果。该仿真结果可基于许多在给定的接近50微微秒(ps)的时间间隔内所作的测量。在图8中，参考信号REF的相位可以被固定并且反馈信号FDB的相位可以被改变(例如，在相应于给定的50ps时间间隔的频率上)。如图8所示，相对于在连续时间间隔所作的测量而按时间先后顺序排列的话，参考信号REF和反馈信号FDB之间的相位差可以是-100ps、-50ps、0ps、50ps和100ps。
在图8的示例实施例中，上升信号UP和下降信号DN可以维持较低的(例如，最小的)脉冲宽度，如果参考信号REF和反馈信号FDB之间的相位差可以接近0ps的话(例如，图8中示出的粗实线)。
如果反馈信号FDB的相位滞后于参考信号REF的相位(例如，参见图8中分别用细实线和虚线表示的曲线“B”)，那么UP0信号的后沿可被朝向后沿方向移动，因此UP0信号的脉冲宽度可被基于参考信号REF和反馈信号FDB之间的相位差而扩展，而DN0信号可维持较低的(例如，最小的)脉冲宽度。反馈信号FDB的B曲线的细实线可显示出反馈信号FDB的相位比参考信号REF的相位滞后了50ps。反馈信号FDB的虚线可显示出反馈信号FDB的相位比参考信号REF的相位滞后了100ps。
如果反馈信号FDB的相位在参考信号REF的相位的前面(例如，参见图8中分别用双虚线和单虚线表示的曲线“A”)，那么UP0信号的前沿可被朝向前沿方向移动，因此DN0信号的脉冲宽度可被基于参考信号REF和反馈信号FDB之间的相位差而扩展，而UP0信号可维持减少的(例如，最小的)脉冲宽度。
如上所述，上升输出信号和下降输出信号的脉冲宽度可被相频检测器(例如，图5和/或图6中的ATPFD 110)输出到锁相环(PLL)(例如，图5中的PLL)中的电荷泵(例如，图5和/或图6中的电荷泵120)。因为ATPFD110中的电容器具有与在电荷泵120处的开关晶体管(例如，NMOS晶体管，NM2和NM4)相关联的特性(例如，电容量)，上升和下降输出信号可被调整以补偿电荷泵的开关晶体管的电容，由此可减少死区和/或故障的发生。因此，锁相环(PLL)的抖动特性可被改进。另外，在制造工艺、电源电压、工作环境温度和/或其它因素中的变化所带来的影响可以被减小和/或补偿。
本发明的示例实施例由此被描述，很明显的是同样的内容可以通过很多方式来变化。例如，应当理解的是，上面描述的在本发明的一个示例实施例中第一和第二逻辑电平可以分别相应于高电平和低逻辑电平。可选地，在本发明的其他示例实施例中，第一和第二逻辑电平/状态可分别相应于低逻辑电平和高逻辑电平。
这种变化并不被认为脱离了本发明示例实施例的精神和范围，并且所有这种对于本领域技术人员来说是明显的修改都认为包括在随后权利要求的范围之内。
优先权声明
本申请要求于2004年12月22日提出的申请号为2004-110098的韩国专利申请的优先权，其内容在此被全部并入以作为参考而用于所有目的。

Claims (23)

1.一种相频检测器，包括：
一第一触发器，被配置用于产生第一信号，该第一信号转变为第一逻辑电平以作为对第一输入信号的第一边的响应，以及转换为第二逻辑电平以作为对延迟的复位信号的响应；
一第二触发器，被配置用于产生第二信号，该第二信号转变为该第一逻辑电平以作为对第二输入信号的第二边的响应，以及转变为该第二逻辑电平以作为对该延迟的复位信号的响应；
一第一延迟单元，被配置用于延迟复位信号以产生该延迟的复位信号；以及
一第二延迟单元，被配置用于延迟该复位信号以产生用于调整第一和第二信号中的至少一个的输出控制信号，
其中第一和第二边分别是是第一和第二输入信号的前沿，
其中第二延迟单元包括具有至少一个特性的电容器，该特性随着与相频检测器相关联的电荷泵中的至少一个开关晶体管的至少一个特性的变化而变化，
其中电容器和至少一个开关晶体管的至少一个特性是电容量。
2.如权利要求1所述的相频检测器，其中第一逻辑电平是高逻辑电平并且第二逻辑电平是低逻辑电平。
3.如权利要求1所述的相频检测器，进一步包括：
一复位信号发生器，被配置用于基于第一和第二信号产生复位信号。
4.如权利要求1所述的相频检测器，其中电容器的至少一个特性基于形成至少一个开关晶体管的制造工艺、用于相频检测器和电荷泵的电源电压和工作环境特性中的至少一个而变化，
其中工作环境特性是工作环境温度。
5.如权利要求1所述的相频检测器，其中该电容器是MOS电容器并且该至少一个开关晶体管是MOS晶体管。
6.如权利要求1所述的相频检测器，进一步包括：
一输出单元，被配置用于基于该输出控制信号调整第一和第二信号中的至少一个以产生第一和第二电荷泵输入信号。
7.如权利要求3所述的相频检测器，进一步包括：
一输出单元，被配置用于基于该输出控制信号调整第一和第二信号中的至少一个以产生第一和第二电荷泵输入信号。
8.如权利要求7所述的相频检测器，其中输出单元被配置用于调整第一和第二信号中的至少一个以使死区出现和故障中的至少一个被减少。
9.如权利要求7所述的相频检测器，其中第二延迟单元包括：
至少两个反相器，串联耦合在复位信号发生器的输出端和输出单元的输入端之间；以及
一电容器，其栅极耦合到输出单元的输入端，并且其源极和漏极耦合到地电压。
10.一种锁相环，包括：
一电荷泵，被配置用于产生电流信号，该电流信号的电流电平基于所接收的一组第一和第二输出信号而改变；以及
一相频检测器，包括：
一第一触发器，被配置用于产生第一信号，该第一信号转变为第一逻辑电平以作为对第一输入信号的第一边的响应，以及转换为第二逻辑电平以作为对延迟的复位信号的响应；
一第二触发器，被配置用于产生第二信号，该第二信号转变为该第一逻辑电平以作为对第二输入信号的第二边的响应，以及转变为该第二逻辑电平以作为对该延迟的复位信号的响应；
一第一延迟单元，被配置用于延迟复位信号以产生该延迟的复位信号；以及
一第二延迟单元，被配置用于延迟该复位信号以产生用于调整第一和第二信号中的至少一个的输出控制信号，
其中第一和第二边分别是是第一和第二输入信号的前沿，
其中第二延迟单元包括具有至少一个特性的电容器，该特性随着与相频检测器相关联的电荷泵中的至少一个开关晶体管的至少一个特性的变化而变化，
其中电容器和至少一个开关晶体管的至少一个特性是电容量。
11.如权利要求10所述的锁相环，其中该第一输入信号是参考信号，而第二输入信号是反馈信号。
12.如权利要求10所述的锁相环，其中该第一逻辑电平是高逻辑电平，而该第二逻辑电平是低逻辑电平。
13.如权利要求10所述的锁相环，其中电容器的至少一个特性基于涉及电荷泵中的至少一个晶体管的制造工艺、相频检测器的电源电压和工作环境特性中的至少一个而变化，
其中工作环境特性是工作环境温度。
14.如权利要求10所述的锁相环，进一步包括：
一环路滤波器，被配置用于对电流信号执行低通滤波操作以产生电压信号；以及
一电压可控振荡器，被配置用于产生至少一个振荡信号，该振荡信号的频率基于该电压信号的电压电平而改变。
15.如权利要求14所述的锁相环，进一步包括：
一分频器，被配置用于对至少一个振荡信号的频率进行分频以提供分频的振荡信号给相频检测器作为第二输入信号。
16.如权利要求15所述的锁相环，其中该至少一个电容器特性由MOS电容器提供，该MOS电容器的电容量基于至少一个因素而改变，该至少一个因素包括以下至少一个的变化，即形成电荷泵中的至少一个开关晶体管的制造工艺、相频检测器和电荷泵的电源电压以及工作环境特性，
其中工作环境特性是工作环境温度。
17.一种相频检测方法，包括：
产生第一信号，该第一信号转变为第一逻辑电平以作为对第一输入信号的第一边的响应，以及转换为第二逻辑电平以作为对延迟的复位信号的响应；
产生第二信号，该第二信号转变为该第一逻辑电平以作为对第二输入信号的第二边的响应，以及转变为该第二逻辑电平以作为对该延迟的复位信号的响应；
第一步延迟复位信号以产生该延迟的复位信号；以及
第二步延迟该复位信号以产生用于调整第一和第二信号中的至少一个的输出控制信号，
其中，第一和第二边分别是是第一和第二输入信号的前沿，
其中第二步延迟步骤包括使用一个电容器，该电容器的电容量与影响电荷泵操作的至少一个因素的变化相关联地改变，
其中至少一个因素包括涉及电荷泵中的至少一个晶体管的制造工艺、相频检测器的电源电压以及工作环境特性中的至少一，
其中工作环境特性是工作环境温度。
18.如权利要求17所述的方法，其中第一逻辑电平是高逻辑电平，第二逻辑电平是低逻辑电平，第一输入信号是参考信号，而第二输入信号是反馈信号。
19.如权利要求17所述的方法，进一步包括：
基于第一和第二信号产生复位信号。
20.如权利要求17所述的方法，进一步包括：
至少部分基于用于执行电荷泵操作的输出控制信号产生第一输出信号和第二输出信号。
21.如权利要求20所述的方法，其中该第一输出信号转变为第一逻辑电平以作为对第一信号的前沿的响应，以及转换为第二逻辑电平以作为对输出控制信号的响应，而第二输出信号转变为该第一逻辑电平以作为对第二信号的前沿的响应，以及转变为该第二逻辑电平以作为对该输出控制信号的响应。
22.一种相位检测方法，包括：
产生第一信号，该第一信号转变为第一逻辑电平以作为对第一输入信号的第一边的响应，以及转换为第二逻辑电平以作为对延迟的复位信号的响应；
产生第二信号，该第二信号转变为该第一逻辑电平以作为对第二输入信号的第二边的响应，以及转变为该第二逻辑电平以作为对该延迟的复位信号的响应；
第一步延迟复位信号以产生该延迟的复位信号；以及
第二步延迟该复位信号以产生用于调整第一和第二信号中的至少一个的输出控制信号；以及
产生电流信号，该电流信号的电流电平基于第一和第二信号而改变，
其中，第一和第二边分别是是第一和第二输入信号的前沿，
其中第二步延迟步骤包括使用一个电容器，该电容器的电容量与影响电荷泵操作的至少一个因素的变化相关联地改变，
其中至少一个因素包括涉及电荷泵中的至少一个晶体管的制造工艺、相频检测器的电源电压以及工作环境特性中的至少一，
其中工作环境特性是工作环境温度。
23.如权利要求22所述的方法，其中第一输入信号是参考信号，第二输入信号是反馈信号，第一逻辑电平是高逻辑电平，以及第二逻辑电平是低逻辑电平。
CN200510121582XA 2004-12-22 2005-12-22 一种锁相环及其方法和一种相频检测器及其方法 Expired - Fee Related CN1808907B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040110098A KR100711103B1 (ko) 2004-12-22 2004-12-22 적응형 3상태 위상 주파수 검출기 및 검출방법과 이를이용한 위상동기루프
KR110098/04 2004-12-22

Publications (2)

Publication Number Publication Date
CN1808907A CN1808907A (zh) 2006-07-26
CN1808907B true CN1808907B (zh) 2012-02-08

Family

ID=36840640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510121582XA Expired - Fee Related CN1808907B (zh) 2004-12-22 2005-12-22 一种锁相环及其方法和一种相频检测器及其方法

Country Status (3)

Country Link
US (1) US7375557B2 (zh)
KR (1) KR100711103B1 (zh)
CN (1) CN1808907B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7412617B2 (en) * 2006-04-06 2008-08-12 Mediatek Inc. Phase frequency detector with limited output pulse width and method thereof
US7504893B2 (en) 2006-11-30 2009-03-17 Motorola, Inc. System and method for reducing transient responses in a phase lock loop with variable oscillator gain
US20080265957A1 (en) * 2007-04-25 2008-10-30 Luong Trong V Self-Resetting Phase Frequency Detector with Multiple Ranges of Clock Difference
KR100878435B1 (ko) * 2007-08-29 2009-01-13 삼성전기주식회사 위상 검출 장치
US7728676B2 (en) 2007-09-17 2010-06-01 Atheros Communications, Inc. Voltage-controlled oscillator with control range limiter
US7728631B2 (en) * 2008-05-15 2010-06-01 Atheros Communications, Inc. Phase frequency detector with pulse width control circuitry
CN102457269B (zh) * 2010-10-27 2016-01-13 深圳艾科创新微电子有限公司 一种鉴频鉴相电路及其应用于锁相环的方法
US8461890B1 (en) 2011-07-20 2013-06-11 United Microelectronics Corp. Phase and/or frequency detector, phase-locked loop and operation method for the phase-locked loop
TWI551057B (zh) * 2013-12-30 2016-09-21 慧榮科技股份有限公司 相位偵測器
CN104935333A (zh) * 2015-06-19 2015-09-23 东南大学 一种高速低压鉴频鉴相器电路
CN105007062B (zh) * 2015-07-28 2018-02-23 金学成 一种智能功率模块高可靠性边沿脉冲产生电路
CN115825560B (zh) * 2023-02-17 2023-05-23 青岛鼎信通讯股份有限公司 一种基于频率跟踪技术的低压电网智能核相方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4598217A (en) * 1984-03-19 1986-07-01 Itt Corporation High speed phase/frequency detector
US6157218A (en) * 1999-07-14 2000-12-05 Realtex Semiconductor Corp. Phase-frequency detection with no dead zone
CN1118939C (zh) * 1998-03-17 2003-08-20 摩托罗拉公司 相位检测装置和方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2795323B2 (ja) * 1989-06-14 1998-09-10 富士通株式会社 位相差検出回路
KR960006292A (ko) * 1994-07-28 1996-02-23 사또 겐이찌로 주파수위상비교기
KR100313498B1 (ko) * 1998-12-17 2001-12-12 김영환 동기검출회로를사용한피엘엘
JP4015793B2 (ja) * 2000-02-16 2007-11-28 株式会社東芝 位相比較回路およびｐｌｌ回路
US6323692B1 (en) * 2000-05-19 2001-11-27 Advanced Micro Devices, Inc. Transconductance compensation circuit having a phase detector circuit with cycle slipping recovery operation and method
JP2002124858A (ja) * 2000-08-10 2002-04-26 Nec Corp 遅延回路および方法
US6611160B1 (en) * 2000-11-21 2003-08-26 Skyworks Solutions, Inc. Charge pump having reduced switching noise
US7003065B2 (en) * 2001-03-09 2006-02-21 Ericsson Inc. PLL cycle slip detection
US6441691B1 (en) * 2001-03-09 2002-08-27 Ericsson Inc. PLL cycle slip compensation
US6483389B1 (en) * 2001-04-27 2002-11-19 Semtech Corporation Phase and frequency detector providing immunity to missing input clock pulses
KR100516713B1 (ko) 2003-02-10 2005-09-22 매그나칩 반도체 유한회사 위상 주파수 검출기
US7026879B2 (en) * 2004-03-30 2006-04-11 Agere Systems Inc. Loop filter for use in a phase-locked loop

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4598217A (en) * 1984-03-19 1986-07-01 Itt Corporation High speed phase/frequency detector
CN1118939C (zh) * 1998-03-17 2003-08-20 摩托罗拉公司 相位检测装置和方法
US6157218A (en) * 1999-07-14 2000-12-05 Realtex Semiconductor Corp. Phase-frequency detection with no dead zone

Also Published As

Publication number Publication date
US20060214698A1 (en) 2006-09-28
KR20060071497A (ko) 2006-06-27
US7375557B2 (en) 2008-05-20
KR100711103B1 (ko) 2007-04-24
CN1808907A (zh) 2006-07-26

Similar Documents

Publication Publication Date Title
CN1808907B (zh) 一种锁相环及其方法和一种相频检测器及其方法
JP3808338B2 (ja) 位相同期回路
US6407601B1 (en) Delay cell
US6812754B1 (en) Clock synchronizer with offset prevention function against variation of output potential of loop filter
JP4252561B2 (ja) クロック発生回路及びクロック発生方法
CN102025371B (zh) 同步振荡器、时钟恢复装置、时钟分配电路和多模式注入电路
US8232822B2 (en) Charge pump and phase-detecting apparatus, phase-locked loop and delay-locked loop using the same
US7719331B2 (en) PLL circuit
KR100319607B1 (ko) 아날로그 디엘엘회로
US20070030041A1 (en) DLL-based programmable clock generator using a threshold-trigger delay element circuit and a circular edge combiner
JPH0799807B2 (ja) 位相同期回路
US8212596B2 (en) PLL circuit
US20110248786A1 (en) Oscillator circuit
US10623005B2 (en) PLL circuit and CDR apparatus
US6346838B1 (en) Internal offset-canceled phase locked loop-based deskew buffer
CN102938645B (zh) 电压控制器、频率控制电路、以及使用其的信号产生装置
EP2290821B1 (en) Charge pump circuit and PLL circuit using the same
US20100207673A1 (en) Asymmetric charge pump and phase locked loops having the same
US6067336A (en) Charge pump circuit
US7197099B2 (en) Delay circuit with timing adjustment function
Kwak et al. A 20 Gb/s clock and data recovery with a ping-pong delay line for unlimited phase shifting in 65 nm CMOS process
KR101480621B1 (ko) 지연 고정 루프를 이용하는 클럭 발생기
US8471613B2 (en) Internal clock signal generator and operating method thereof
Kim Design of CMOS adaptive-supply serial links
JPH0629835A (ja) ループ形位相調整回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120208

Termination date: 20141222

EXPY Termination of patent right or utility model