CN1808705A - 由清洗形成圆滑边角的浅沟渠隔离方法 - Google Patents
由清洗形成圆滑边角的浅沟渠隔离方法 Download PDFInfo
- Publication number
- CN1808705A CN1808705A CN 200510001872 CN200510001872A CN1808705A CN 1808705 A CN1808705 A CN 1808705A CN 200510001872 CN200510001872 CN 200510001872 CN 200510001872 A CN200510001872 A CN 200510001872A CN 1808705 A CN1808705 A CN 1808705A
- Authority
- CN
- China
- Prior art keywords
- solution
- pad oxide
- etch
- ditches
- corner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Weting (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
本发明为一种由清洗形成圆滑边角的浅沟渠隔离方法,包括沉积硬屏蔽层在覆盖有垫氧化层的硅基底上,图案化该硬屏蔽层及垫氧化层以形成开口而曝露该硅基底,蚀刻该曝露的硅基底以形成沟渠,为该沟渠形成内衬,填充绝缘物在该沟渠内,回蚀刻该绝缘物,去除该硬屏蔽层及垫氧化层以形成浅沟渠隔离结构,其中,在形成内衬以前的清洗过程中使用会耗损硅的溶液,因而使该沟渠的边角在清洗过程中同时被圆滑化,达到以简单、快速且低成本的方式解决浅沟渠隔离的边角薄化的问题。
Description
技术领域
本发明关于一种半导体制造方法,特别是有关一种浅沟渠隔离(ShallowTrench Isolation;STI)制造方法。
背景技术
在半导体制程中,传统上最广泛运用在主动区隔离的技术是局部硅氧化法(LOCOS),然而LOCOS会产生鸟嘴侵入主动区,当金属氧化物半导体(MOS)元件的通道长度微缩至0.25微米以下,LOCOS已经难以符合元件绝缘及集成度的需求。STI是0.25微米以下的MOS制程中最普遍也最重要的隔离技术,其将二氧化硅回填在STI沟渠中,并施加化学机械研磨(ChemicalMechanical Polishing;CMP),除了可以得到广域的平坦化(globalplanarization)表面,更可以几乎忽略鸟嘴现象,同时获得最大的电路密度。
参照图1,一个典型的STI制造过程是在硅基底10上成长垫氧化层12及沉积垫氮化层14,经过微影及蚀刻制程在垫氮化层14及垫氧化层12中形成开口16以曝露硅基底10,再从开口16向下蚀刻硅基底10以形成沟渠18,在沟渠18内填充二氧化硅,并以CMP回蚀刻该二氧化硅,再去除垫氮化层14及垫氧化层12便完成STI结构。然而,如图2所示,在后续沉积栅极氧化层20时,因为应力而导致STI边角22附近的氧化层薄化,造成未来完成的MOS元件的击穿电压降低及高漏电流,使元件的功能劣化。此问题是由于边角22近乎直角,如图3所示,当沉积栅极氧化层20时,位于硅基底10上的氧化物24与位于STI侧面的氧化物26互相推挤,造成边角22处的氧化物28变薄,而圆滑化边角22可以减少STI的边角薄化。
对STI的边缘处理是抑制边角效应及维持栅极氧化层集成度的重要课题之一。白志阳等人在美国专利第6670279号中提出一种STI制程,在蚀刻STI沟渠以前先在垫氧化层及垫氮化层的侧壁上形成间隔氧化物(spaceroxide),利用该间隔氧化物作为屏蔽蚀刻STI沟渠的一部份,在去除该间隔氧化物后再蚀刻完全STI沟渠,因而在后续的内榇氧化制程中得到圆滑的STI边角。此方法虽然可以减少STI边角薄化,却因为运用间隔氧化物而增加STI制程的步骤及时间,使得成本提高。尤其是为了形成间隔氧化物所用的氧化物沉积制程或多晶硅沉积与氧化制程费时较长,而且使得STI沟渠的蚀刻被迫分成两道不连续的步骤,增加的制程时间及成本都很多。再者,随着元件尺寸逐渐缩小,除了间隔氧化物制程的难度提高以外,更限制了元件微缩的尺寸及密度。
因此,一种以较少步骤、较短时间及较低成本形成圆滑边角的STI制程,乃为所冀。
发明内容
本发明的目的之一,在于提出一种以简单、快速且低成本的方法解决STI的边角薄化的问题。
更具体而言,本发明的目的之一,在于提出一种具有圆滑边角的STI制程。
在一种STI制程中,包括沉积硬屏蔽层在覆盖有垫氧化层的硅基底上,图案化该硬屏蔽层及垫氧化层以形成开口而曝露该硅基底,蚀刻该曝露的硅基底以形成沟渠,为该沟渠形成内衬,填充绝缘物在该沟渠内,回蚀刻该绝缘物,去除该硬屏蔽层及垫氧化层以形成STI结构,根据本发明,在形成内衬时的清洗过程中使用会耗损硅的溶液,因而使该沟渠的边角在清洗过程中同时被圆滑化,进而获得具有圆滑边角的STI结构。
由于利用清洗的同时使用会耗损硅的溶液圆滑化沟渠的边角,因此不增加STI制程的步骤,不需要耗费长时间的处理程序,而且成本很低。
附图说明
图1用来说明一个典型的STI制程;
图2为STI边角薄化的示意图;
图3为图2的STI边角的局部放大;
图4为在硅基底上成长垫氧化层、沉积硬屏蔽层及涂布光阻后的示意图;
图5为蚀刻硬屏蔽层及垫氧化层后的示意图;
图6为蚀刻沟渠后的示意图;
图7为拉回硬屏蔽层及垫氧化层边缘后的示意图;
图8为清洗后的示意图;
图9为成长内榇后的示意图;
图10为沉积绝缘物后的示意图;
图11为回蚀刻绝缘物后的示意图;
图12为去除硬屏蔽层后的示意图;
图13为去除垫氧化层后的示意图;
图14为拉回垫氧化层的边缘的另一实施例的示意图;以及
图15为清洗程序的另一实施例的示意图。
元件符号
10 硅基底 12 垫氧化层 14 垫氮化层
16 开口 18 沟渠 20 栅极氧化层
22 STI边角 24 硅基底 10 上的氧化物
26 STI侧面的氧化物 28 边角 22 处的薄化氧化物
30 硅基底 32 垫氧化层 34 硬屏蔽层
36 光阻 38 开口 40 沟渠
42 尖锐的边角 44 圆滑的边角 46 内榇
48 绝缘物 50 绝缘物 52 STI结构
54 圆滑的STI边角 56 覆盖物
具体实施方式
图4至13是本发明的一个实施例。在进行STI制程时,先将晶圆放入清洗槽中,利用化学或物理的方法将晶圆表面的尘粒或杂质去除,例如使用RCA清洗或其改良制程,以防止这些尘粒或杂质对后续的制程造成影响而使得元件无法正常工作。
在晶圆清洗后,如图4所示,在硅基底30上成长垫氧化层32、形成硬屏蔽层34及涂布光阻36。垫氧化层32的形成,可以在含有氧气或水气的高温环境中利用热氧化法成长100-300的二氧化硅,以充作硅基底30与硬屏蔽层34之间的缓冲层。硬屏蔽层34可以使用氮化物或硅氮化物,例如在650-800℃下以低压化学气相沉积法(Liquid Phase Chemical VaporDeposition;LPCVD)或在250-400℃下以离子促进化学气相沉积法(PlasmaEnhanced Chemical Vapor Deposition;PECVD)沉积800-2500的氮化硅。
如图5所示,对光阻36曝光及显影以定义出STI沟渠的图案,再以图案化的光阻36为屏蔽蚀刻硬屏蔽层34及垫氧化层32以形成开38而曝露出硅基底30。硬屏蔽层34及垫氧化层32的图案化,可以使用干式蚀刻法停止在硅基底30的表面。
如图6所示,从开口38向下蚀刻硅基底30以形成沟渠40。如果使用离子蚀刻,图5及图6的蚀刻可以在同一个反应室中完成,例如以光阻36为屏蔽蚀刻硬屏蔽层34、垫氧化层32及硅基底30,直到完成沟渠40。
如图7所示,以臭氧烧化(ozone ashing)及硫酸冲泡去除光阻36,再利用蚀刻拉回硬屏蔽层34及垫氧化层32的边缘,以曝露沟渠40的边角42;或浸泡高温磷酸以剥除光阻36,同时以氮化硅制作的硬屏蔽层34的边缘也被蚀刻,再浸泡氢氟酸以蚀刻垫氧化层32的边缘,边角42因为硬屏蔽层34及垫氧化层32的边缘被拉回而曝露出来。
也可以使用干蚀刻法拉回硬屏蔽层34及垫氧化层32的边缘而成为图7所示的结构,例如参考陶宏远等人在美国专利第6828248号中提出的STI后退制程。
如图8所示,在内榇制程的清洗过程中使用会耗损硅的溶液,例如温度大于65℃的标准清洗一(Standard Clean 1;SC1)溶液、氨水浓度高于过氧化氢浓度的SC1溶液、臭氧与氢氟酸的混合溶液(FPM)、含有会腐蚀硅的酸、或其它可以侵蚀硅的溶液,例如含有氢氧化钾(KOH)的溶液,此等会耗损硅的溶液使得边角42在清洗过程中同时也被圆滑化,成为圆滑边角44。
如图9所示,在高温氧化炉管中成长150-700的二氧化硅作为内榇46,也可以跟着在该二氧化硅46上沉积一层氮化物。
如图10所示,沉积绝缘物48以填充沟渠40。例如使用高密度离子气相沉积法(HDP CVD),将二氧化硅沉积至完全充满沟渠40和开口38。
如图11所示,使用例如CMP回蚀刻绝缘物48,此回蚀刻停止在硬屏蔽层34,得到平坦化的表面,并留下绝缘物50至硬屏蔽层34的表面。
如图12所示,去除硬屏蔽层34。例如,硬屏蔽层34是氮化硅时,使用180℃的热磷酸溶液或使用磷酸和过氧化氢的混合溶液(HPO)蚀刻氮化硅,以二氧化硅32及50为阻挡层。
如图13所示,去除垫氧化层32,例如使用稀释的氢氟酸溶液蚀刻,也可以添加氟化铵作为缓冲剂。在完成的STI结构52中,先前的内榇46和HDP氧化物50已经结合在一起,而且具有圆滑边角54。较佳者,再经过一道快速热处理(RTP),让氧化物52更致密。
变化地,图14拉回垫氧化层32的边缘的另一实施例,先以覆盖物56遮蔽曝露的硅基底30,再使用干蚀刻或湿蚀刻使垫氧化层32的边缘后退,去除覆盖物56后进行清洗程序,同时使得边角42圆滑化。
变化地,图15清洗程序的另一实施例,在完成图4至6的步骤后,使用对二氧化硅的蚀刻率大于对硅的蚀刻率的溶液进行清洗,例如硝酸和氢氟酸的混合溶液,也可以添加醋酸作为缓冲剂,在此过程中,垫氧化层32被蚀刻的较硅基底30多,因此同时得到圆滑的边角44。也可以先使用氢氟酸使垫氧化层32的边缘后退,以曝露边角42,再使用温度大于65℃的SC1溶液、氨水浓度高于过氧化氢浓度的SC1溶液、FPM溶液或其它会损耗硅的溶液使边角42圆滑化为边角44。
根据本发明的原理,在内榇制程的清洗过程中使用会耗损硅的溶液,使得沟渠的边角在清洗程序中也同时被圆滑化,因此不必再增加其它额外的步骤,达到以简单、快速且低成本的方式解决STI边角薄化的问题。
Claims (20)
1.一种由清洗形成圆滑边角的浅沟渠隔离方法,其特征在于,包括下列步骤:
沉积硬屏蔽层在覆盖有垫氧化层的硅基底上;
图案化该硬屏蔽层及垫氧化层以形成开口曝露该硅基底;
蚀刻该曝露的硅基底以形成沟渠;
拉回该垫氧化层的边缘以曝露该沟渠的边角;以及
施予清洗,使该曝露的边角同时被圆滑化。
2.如权利要求1所述的方法,更包括下列步骤:
为该沟渠形成内衬,包含覆盖在该圆滑边角上;
填充绝缘物在该沟渠内;
回蚀刻该绝缘物;以及
去除该硬屏蔽层及垫氧化层以形成浅沟渠隔离结构。
3.如权利要求1所述的方法,其特征在于,该拉回该垫氧化层的边缘的步骤包括使用对该垫氧化层具有高蚀刻率的溶液蚀刻该垫氧化层的边缘。
4.如权利要求3所述的方法,其特征在于,该溶液包括氢氟酸。
5.如权利要求1所述的方法,其特征在于,该拉回该垫氧化层的边缘的步骤包括:
覆盖该浅沟渠被曝露的表面;以及
蚀刻该垫氧化层的边缘。
6.如权利要求1所述的方法,其特征在于,该施予清洗的步骤包括使用会耗损硅的溶液清洗。
7.如权利要求6所述的方法,其特征在于,该溶液包括温度大于65℃的SC1溶液。
8.如权利要求6所述的方法,其特征在于,该溶液包括氨水浓度高于过氧化氢浓度的SC1溶液。
9.如权利要求6所述的方法,其特征在于,该溶液包括臭氧与氢氟酸的混合溶液。
10.如权利要求1所述的方法,其特征在于,该回蚀刻该绝缘物的步骤包括化学机械研磨。
11.一种由清洗形成圆滑边角的浅沟渠隔离方法,其特征在于,包括下列步骤:
沉积硬屏蔽层在覆盖有垫氧化层之硅基底上;
图案化该硬屏蔽层及垫氧化层以形成开口曝露该硅基底;
蚀刻该曝露的硅基底以形成沟渠;以及
施予清洗,使该沟渠的边角圆滑化。
12.如权利要求11所述的方法,其特征在于,更包括下列步骤:
为该沟渠形成内衬,包含覆盖在该圆滑边角上;
填充绝缘物在该沟渠内;
回蚀刻该绝缘物;以及
去除该硬屏蔽层及垫氧化层以形成浅沟渠隔离结构。
13.如权利要求11所述的方法,其特征在于,该施予清洗的步骤包括:
使用对该垫氧化层具有高蚀刻率的第一溶液清洗;以及
使用会耗损硅的第二溶液清洗。
14.如权利要求13所述的方法,其特征在于,该第一溶液包括氢氟酸。
15.如权利要求13所述的方法,其特征在于,该第二溶液包括温度大于65℃的SC1溶液。
16.如权利要求13所述的方法,其特征在于,该第二溶液包括氨水浓度高于过氧化氢浓度的SC1溶液。
17.如权利要求13所述的方法,其特征在于,该第二溶液包括臭氧与氢氟酸的混合溶液。
18.如权利要求11所述的方法,其特征在于,该施予清洗的步骤包括使用溶液清洗该垫氧化层的边缘及该沟渠,该溶液对该垫氧化层具有第一蚀刻率,对该硅基底具有第二蚀刻率,该第一蚀刻率大于该第二蚀刻率。
19.如权利要求18所述的方法,其特征在于,该溶液包括硝酸和氢氟酸的混合溶液。
20.如权利要求11所述的方法,其特征在于,该回蚀刻该绝缘物的步骤包括化学机械研磨该绝缘物。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100018720A CN100350589C (zh) | 2005-01-18 | 2005-01-18 | 由清洗形成圆滑边角的浅沟渠隔离方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2005100018720A CN100350589C (zh) | 2005-01-18 | 2005-01-18 | 由清洗形成圆滑边角的浅沟渠隔离方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1808705A true CN1808705A (zh) | 2006-07-26 |
CN100350589C CN100350589C (zh) | 2007-11-21 |
Family
ID=36840511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100018720A Active CN100350589C (zh) | 2005-01-18 | 2005-01-18 | 由清洗形成圆滑边角的浅沟渠隔离方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100350589C (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104347473A (zh) * | 2013-08-05 | 2015-02-11 | 中芯国际集成电路制造(北京)有限公司 | 浅沟槽隔离结构及其形成方法 |
CN104370268A (zh) * | 2013-08-16 | 2015-02-25 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 基片刻蚀方法 |
CN104576340A (zh) * | 2013-10-16 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | 深沟槽顶部圆角的形成方法 |
CN109108032A (zh) * | 2018-06-25 | 2019-01-01 | 上海华力微电子有限公司 | 一种非生产性晶圆清洗方法 |
CN110137077A (zh) * | 2018-07-23 | 2019-08-16 | 扬州虹扬科技发展有限公司 | 一种二极管组件沟槽抛光方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63312645A (ja) * | 1987-06-15 | 1988-12-21 | Nec Corp | 半導体装置の製造方法 |
JPH01241129A (ja) * | 1988-03-23 | 1989-09-26 | Toshiba Corp | 半導体装置の製造方法 |
US5945724A (en) * | 1998-04-09 | 1999-08-31 | Micron Technology, Inc. | Trench isolation region for semiconductor device |
JP3917327B2 (ja) * | 1999-06-01 | 2007-05-23 | 株式会社ルネサステクノロジ | 半導体装置の製造方法及び装置 |
CN1153274C (zh) * | 2001-05-14 | 2004-06-09 | 华邦电子股份有限公司 | 形成半导体金属内连线的方法 |
CN1399310A (zh) * | 2001-07-27 | 2003-02-26 | 旺宏电子股份有限公司 | 利用化学干蚀刻形成圆弧化边角的方法 |
-
2005
- 2005-01-18 CN CNB2005100018720A patent/CN100350589C/zh active Active
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104347473A (zh) * | 2013-08-05 | 2015-02-11 | 中芯国际集成电路制造(北京)有限公司 | 浅沟槽隔离结构及其形成方法 |
CN104370268A (zh) * | 2013-08-16 | 2015-02-25 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 基片刻蚀方法 |
CN104370268B (zh) * | 2013-08-16 | 2016-06-08 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 基片刻蚀方法 |
CN104576340A (zh) * | 2013-10-16 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | 深沟槽顶部圆角的形成方法 |
CN109108032A (zh) * | 2018-06-25 | 2019-01-01 | 上海华力微电子有限公司 | 一种非生产性晶圆清洗方法 |
CN110137077A (zh) * | 2018-07-23 | 2019-08-16 | 扬州虹扬科技发展有限公司 | 一种二极管组件沟槽抛光方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100350589C (zh) | 2007-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI255012B (en) | Method of manufacturing a flash memory cell | |
US7759214B2 (en) | Semiconductor including STI and method for manufacturing the same | |
US20060148197A1 (en) | Method for forming shallow trench isolation with rounded corners by using a clean process | |
CN2751439Y (zh) | 隔离沟槽的结构 | |
JP2003197784A (ja) | フラッシュメモリセルの製造方法 | |
CN101770974B (zh) | 浅沟槽隔离结构的制造方法 | |
JP2003273206A (ja) | 半導体装置とその製造方法 | |
US6656793B2 (en) | Method of forming a self-aligned floating gate in flash memory cell | |
JP2004214621A (ja) | フラッシュメモリ素子の製造方法 | |
KR100543455B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
CN100350589C (zh) | 由清洗形成圆滑边角的浅沟渠隔离方法 | |
US20050233521A1 (en) | Method for forming dielectric layer between gates in flash memory device | |
US20040048442A1 (en) | Method of forming shallow trench isolation in a semiconductor substrate | |
US8012831B2 (en) | Method of forming isolation layer of flash memory device | |
JP2004200660A (ja) | フラッシュメモリ素子の製造方法 | |
CN100359643C (zh) | 制造半导体器件的方法 | |
KR20050057792A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
US20040048443A1 (en) | Method of forming shallow trench isolation in a semiconductor substrate | |
KR100893595B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR100646934B1 (ko) | 반도체 소자의 질화막 제거 방법 | |
KR20040004896A (ko) | 플래시 메모리 소자의 제조 방법 | |
KR100506051B1 (ko) | 반도체 소자의 소자분리 방법 | |
KR100557533B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
CN117558624A (zh) | 接触沟槽形成方法和半导体器件 | |
CN116847656A (zh) | 闪存的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |