CN1806288A - 二维光学记录的通道同步 - Google Patents

Abstract

本发明涉及一种使来自一个二维光学读出***的一组数据通道的信号同步的方法。所述方法包括使一对相邻通道的信号互相关以确定在所述相邻通道之间的一个相对相位延迟的步骤。它还包括下述步骤：对于该组数据通道的不同对相邻通道，重复该互相关步骤。它最后包括下述步骤：补偿由此获得的该相对相位延迟，以便使来自相邻通道的信号相互对准。本发明基于例如在一个互相关器内相邻通道之间存在的光学串扰的使用，该互相关器能够确定在两条相邻通道之间的相对相位。

Description

二维光学记录的通道同步

技术领域

本发明涉及一种使来自二维光学读出***的一组数据通道的信号同步的方法。

本发明还涉及一种实现这种同步方法的设备和一种包含这种设备的二维光学记录和/或再现装置。

本发明例如与光学载体上的数据存储特别相关。

背景技术

在一个常规的二维光学记录***中，比特被堆叠(stack)在规则的二维网格上的存储介质内，并且在切向和径向之间无法进行区分。该***在理想情况下是各向同性的。

实际上，二维记录载体的二维区域以略微不同的方式组织：以所谓“宽螺线(broad spiral)”的连续旋转来填充二维区域。在这种宽螺线方式下，切线方向被定义为朝向沿着螺线前进的方向。这种***内的数据以一种并行的方式读出，宽螺线的所有比特行被同时读出。

以这种宽螺线方式组织的数据由相对较大量的行组成，例如9行、11行或13行，如图1所示为9行的情形。通过在半导体激光二极管的光束中引入光栅产生给定数量的光点。光点通过具有相对较大视场的物镜聚焦在介质上，如图2所示，其方式为单独的衍射受限点对于至少中心艾里轮廓(Airy profile)(1，4)和第一艾里环(2，5)不交叠。对于衍射光栅，一种实用的设计标准是第二艾里环(3，6)交叠。

图3示出能够在11条并行通道上进行比特检测的常规硬件的框图。为此，来自光电二极管集成电路PDIC的信号ch1-ch11经可变增益放大器VGA(31)放大，经噪声和抗混叠滤波器LPF(32)低通滤波，并经利用频率接近1采样/比特的异步时钟CLK的模数转换器ADC(33)进行数字化。数字化的采样被用于进一步的处理，象均衡、采样速率转换和比特检测。均衡器2D-EQ(35)、采样速率转换器2D-SRC(36)和比特检测器2D-BD(37)在此由一个硬件接口CNTRL(38)控制。

由不同通道产生的采样out1-out11相互之间具有一个相对的相位延迟，该延迟相应于存储介质上的光点(spot)排列。在执行某些信号处理算法之前，这种延迟必须由补偿装置COMP(34)进行补偿。例如二维均衡需要来自相互之间具有一个预定相位关系的不同通道的采样。相对于该相位关系的每种偏离将导致二维均衡器具有不同的性质。而且，颠倒采样速率转换2D-SRC和均衡2D-EQ的顺序将在比特检测器和采样速率转换2D-SRC的总定时恢复回路(数据辅助的或决策引导的时钟恢复)上加入均衡2D-EQ的一个附加回路延迟。

但是相对相位延迟可以不同于整数个通道时钟周期。所述延迟是以通道时钟周期表示的整数倍延迟Δx与以所述通道时钟的分数表示的分数倍延迟δx之和。通过利用级联的D触发器来补偿整数倍延迟相对较简单，该触发器由通道时钟来计时，如图3的框图所示。但是对分数倍延迟进行补偿是一个比较困难的问题。一个可能的解决方案在T.I.Laakso、V.Vlimki、M.Karjalainen和U.K.Laine的IEEE SignalProcessing Magazine(vol.13，no.1，pp.30-60，1996)的“Splitting the unitdelay-tools for fractional delay filter design(对单位延迟的分割-用于分数倍延迟滤波器设计的工具)”中进行了描述。该文是利用一个内插滤波器，其抽头取决于实际测得的延迟。例如在大多数情况下一个简单的4抽头内插滤波器就足够了，虽然滤波器的性能不够理想。但是可能需要一些过采样以能够在实际中实现所述内插滤波器。

无论如何，在延迟可被补偿之前需要获得可用的延迟信息。一个可能的定时恢复方案基于利用训练模式的数据辅助定时恢复，并且当相位锁定在训练模式上时，对实际数据完成至决策引导的定时恢复的切换。这种解决方案在J.W.M.Bergmans的“Digital BasebandTransmission and Recording(数字基带传输和记录)”(KluwerAcademic Publishers，1996)中进行了描述。按照该方案，通道的响应被划分为实际的目标响应和由受控参数(即在这里为相对相位延迟)失配引起的残留的码间干扰ISI响应。

遗憾的是，根据经验知道在获得健壮的(robust)相位信息之前需要几百个比特。这在定时恢复回路上施加了一个大的回路延迟，从而导致稳定性问题或者严重的带宽限制。

发明内容

本发明的目的是提供一种使来自二维光学读出***的一组数据通道的信号同步的方法，其复杂程度低于现有技术。

为此，按照本发明的同步方法包括下列步骤：

-使一对相邻通道的信号互相关以确定在所述相邻通道之间的一个相对相位延迟；

-对于该组数据通道的不同对相邻通道重复该互相关步骤；

-补偿由此获得的相对相位延迟，以便使来自相邻通道的信号相互对准。

本发明还涉及一种实现该同步方法的设备，所述设备包括：

-适于确定相邻通道对之间的相对相位延迟的互相关器；

-一个延迟补偿器，用于补偿由此获得的相对相位延迟，以便使来自相邻通道的信号相互对准。

本发明最后还涉及一种包含这种同步设备的二维光学记录和/或再现装置，它能够向一个二维均衡器发送同步信号，该二维均衡器与一个采样速率转换器和一个比特检测器串联。

按照本发明的第一实施例，互相关基于对信号间串扰的利用，这些信号是在对应于相邻比特行的连续通道内测得的。

按照本发明的另一实施例，互相关基于对信号间相似性的利用，这些信号是在对应于相邻比特行的连续通道内测得的，所述相似性由一个预定的报头(preamble)结构实现，该结构在二维比特网格除所述网格的切线方向以外的一个基本方向上(即宽螺线)是均匀的，所述二维比特网格对应于一组相邻的比特行。

这些实施例简化了该二维采样速率转换器结构，并且使所述转换器与二维均衡器的设计互不相关(orthogonal)。

因此可能在二维均衡器的前面进行第一延迟补偿，该二维均衡器使二维采样速率转换器无需进行延迟补偿并且直接从信号中获得相对相位信息。

这种延迟补偿的附加好处是，其可以独立于***的其它部分被设计和测试，因为它不依赖正常工作的定时恢复和比特检测。

另外一个优点是以单独的采样速率转换器形式实现的二维延迟补偿器仅需来自比特检测器的单个延迟参数，而这种检测器能够从每个通道中提取延迟信息。这产生了N倍多的时钟恢复信息，这里N为同时检测到的并行通道的数量，并且硬件也更为简单。

附图说明

现在将参考附图并通过实例对本发明进行更为详细地描述，其中：

-图1示出一个9行宽螺线，其带有一个9光点光栅；

-图2示出两个相邻光点的艾里轮廓；

-图3示出按照现有技术的用于对11条并行通道进行比特检测的设备的框图；

-图4a和4b分别示出作为相邻轨道(track)之间相对相位延迟的函数的相关函数及其一阶导数的演变(evolution)；

-图5是按照本发明的用于完成对11条并行通道的比特检测的一个完整设备的框图；

-图6示出按照本发明的利用光学串扰的延迟补偿器第一实施例的框图；

-图7示出利用光学串扰的延迟补偿器另一实施例的框图；

-图8是一个仍利用光学串扰进行前馈延迟补偿的实施例的框图；

-图9是对应于利用光学串扰的单参数延迟补偿器的实施例的框图；

-图10是一个延迟补偿器的实施例的框图，其利用光学串扰并且包括一个控制模数时钟以便将相对相位延迟保持为整数的振荡器；

-图11是一个9行宽螺线格式的示意略图，包括报头部分和数据部分；

-图12是基于这种报头结构的本发明的另一实施例的框图；以及

-图13是基于这种报头结构的本发明的又一实施例的框图。

具体实施方式

本发明涉及一种使来自二维光学读出***的一组数据通道的信号同步的方法和设备。

在下面的描述中，所述发明在光学载体上的数据存储的情况下进行描述。然而，对于本领域技术人员来说显而易见的是，所述发明同样适用于等同的***，举例来说，比如当磁性读取/写入头由于磁头之间的最小距离(如由于处理限制)而需要关于磁道的倾斜布置时的二维磁记录***。

一个目的是使同步设备成为一个独立操作的信号处理块，独立于进一步的定时恢复和采样速率转换器块。

二维光学记录***在径向和切向上易受大的码间干扰ISI。这意味着一方面，实际读出的轨道l的信号具有由轨道l+1的信号引起的大的分量。另一方面，轨道l+1的信号包含由轨道l的信号引起的大的分量。

结果，如果轨道l和l+1的信号是相关的并且在这样获得的相关信号内搜索最高峰值，则可以得到在轨道l和轨道l+1的信号之间相对相位延迟的量度。

实际上，相关信号具有作为象图4a所示的相对相位延迟的函数的典型形状。但是必须指出的是，相关性仅仅给出在0延迟附近一个有限范围内的有效信息。

轨道l和轨道l+1的相关信号R可以写为如下：

$R(k,(\mathrm{\Δ}+\mathrm{\δ}))=E\left(r_{\mathrm{kT}}^l{r}_{(k+\mathrm{\Δ}+\mathrm{\δ})T}^{l+1}\right)---\left(1\right)$

这里r_kT ^l为在时刻kT处行l的重放采样r。

为了找到最大值，我们搜索一阶导数为零的相对相位延迟，即：

$\frac{d}{d(\mathrm{\Δ}+\mathrm{\δ})T}E\left(r_{\mathrm{kT}}^l{r}_{(k+\mathrm{\Δ}+\mathrm{\δ})T}^{l+1}\right)=0$ 等同于 $E\left(r_{\mathrm{kT}}^l\frac{d}{d(\mathrm{\Δ}+\mathrm{\δ})T}{r}_{(k+\mathrm{\Δ}+\mathrm{\δ})T}^{l+1}\right)=0---\left(2\right)$

由于对(Δ+δ)T的导数等于对t的导数，因此可以写为：

$E\left(r_{\mathrm{kT}}^l\frac{d}{\mathrm{dt}}{r}_{(k+\mathrm{\Δ}+\mathrm{\δ})T}^{l+1}\right)=0---\left(3\right)$

最后一个函数具有如图4b所示的“S形曲线”的特性。

由此获得的信息可以用于一个可变延迟级来补偿轨道l与轨道l+1之间的相对相位延迟。通过对每对相邻轨道重复该过程，可以使以“宽螺线”布置的所有轨道相互对准。

图5是按照本发明对11条并行通道进行比特检测的完整架构的框图。

这种架构能够从一个光电二极管PDIC中接收信号ch1-ch11。所述架构包括：

-能够放大信号ch1-ch11的可变增益放大器VGA(31)，

-对放大信号进行低通滤波的噪声和抗混叠滤波器LPF(32)，

-将滤波后信号数字化的模数转换器ADC(33)，其利用一个频率接近1个采样/比特的异步时钟CLK，

-对数字化信号的相对相位延迟的整数部分进行补偿的装置COMP(34)，所述装置包括D触发器，

-一个对相对相位延迟的分数部分进行补偿的延迟补偿器(51)，

以及对补偿信号作进一步处理的装置，所述处理装置包含串联的：

-一个二维均衡器2D-EQ(52)，

-N个一维采样速率转换器SRC(53)，以及

-一个二维比特检测器2D-BD(54)。

后面的块(54)生成比特决策。那些比特决策通过二维通道的目标响应进行传递，由此产生理想的波形采样。将这些理想波形采样从信号波形的实验值中减去以得到可与目标响应的导数相关的误差采样，以便产生可以驱动N个采样速率转换器的定时信息。该技术被称为决策引导的定时恢复，并且在J.W.M.Bergmans的“Digital BasebandTransmission and Recording(数字基带传输和记录)”(KluwerAcademic Publishers，1996，第10-11章)中被更为详细地描述。

延迟补偿器和进一步处理装置在这里都由硬件接口CNTRL(55)控制。

图6示出按照本发明的实现延迟补偿器的第一实施例。

按照本发明的该实施例，方程(3)所述的函数通过对对应于轨道l+1的第一信号求导并且将所述导数与对应轨道l的第二信号相乘来获得，所述导数由一个能够执行(1-D²)运算的第一微分器电路(61)来近似。D是能够延迟一个采样间隔的单位延迟算子。必须指出的是，第二信号是来自轨道l由第一延迟电路(62)(例如触发器)延迟了预定延迟D的信号。这也是不利用(1-D)运算执行微分器的理由，因为这将导致(例如通过内插)难以实现的等价延迟D/2。必须进一步指出的是，在过采样低时，由于“真实的”完整(full-fledged)微分器的较差表现，所以(1-D²)微分器导致电路增益降低。对于本领域技术人员显而易见的是，可以在不偏离本发明范围的情况下实现更为复杂的微分器。

由乘法引起的相对相位误差被用作第一积分环路滤波器(63)的输入，它将误差强制为零。滤波器输出随后被用作第一可变延迟电路VD(64)的输入。所述可变延迟电路接收来自轨道l+1的信号作为另一个输入，并且提供一个由(1-D²)微分器使用的输出。

如图6所示，上述针对相邻轨道l和l+1的基本原理被反复使用以使所有的轨道都相互对准。例如，第一可变延迟电路(64)的输出经第二延迟电路(65)延迟一个延迟D，随后与第二微分器(66)的输出相乘。相乘的结果被送至第二积分环路滤波器(67)的一个输入。该滤波器的输出被送至第二可变延迟电路VD(68)的一个输入。所述可变延迟电路接收来自轨道l+2的信号作为另一个输入，并且馈给第二微分器的输入。

延迟补偿器的输出是轨道l的信号波形、轨道l+1的信号波形的延迟形式和轨道l+2的信号波形的延迟形式，当然，当延迟补偿器被反复用于更多的轨道时是***内使用的别的轨道的延迟形式。

图7示出按照本发明的延迟补偿器实现方式的另一实施例。该实施例允许对比特检测架构进一步优化。

按照本发明的该实施例，轨道l的信号经第一延迟电路(70)延迟一个延迟D。轨道l+1的信号经第一可变延迟电路(71)延迟一个第一可变延迟VD1，并且该可变延迟信号的一阶导数由第一(1-D²)微分器(72)产生。第一延迟电路(70)和第一(1-D²)微分器(72)的输出相乘，并且相乘的结果被送至一个第一积分环路滤波器(73)的一个输入，该滤波器能够控制第一可变延迟电路(71)的可变延迟VD1。

轨道l+2的信号经第二可变延迟电路(74)延迟一个第二可变延迟VD2，随后经第二延迟电路(75)延迟一个延迟D。第一(1-D²)微分器(72)和第二延迟电路(75)的输出相乘，并且相乘的结果被送至一个第二积分环路滤波器(76)的一个输入，该滤波器能够控制第二可变延迟电路(74)的可变延迟VD2。

轨道l+3的信号经第三可变延迟电路(77)延迟一个第三可变延迟VD3，并且该可变延迟信号的一阶导数由第二(1-D²)微分器(78)产生。第二延迟电路(75)和第二(1-D²)微分器(78)的输出相乘，并且相乘的结果被送至一个第三积分环路滤波器(79)的一个输入，该滤波器能够控制第三可变延迟电路(77)的可变延迟VD3。

上述针对相邻轨道l至l+3的原理被反复使用以使所有的轨道互相对准。

必须指出的是，用于下一级的信号经过延迟后分接(tap)，并且由于积分环路滤波器的存在，该可变延迟自动随轨道数量的增加而变得较长。为了确保每条控制回路工作在S曲线的合适范围，在信号进入可变延迟回路之前，需要对标称延迟进行补偿。因此，框图内所示的每个可变延迟就由一个大的固定部分和一个较小的可变部分组成。但是即使那样，由于误差的累积以及启动时总误差可能已经处于S曲线的合适范围以外，所以这样的叠加(stacking)仍然可能引起一些问题。而且一个控制回路的输出是下一回路的输入。这可能导致启动时长的收敛时间。

延迟补偿器的输出是轨道l、l+1、l+2和l+3的信号波形，它们全部经由各自可变延迟电路进行对准，并且如果反复使用该延迟补偿器块，则对于别的轨道也存在可变延迟信号波形。

如果想避开向下一级馈送延迟形式的信号这个问题，可以仅仅对每对相邻的通道应用回路并采用原始的非延迟信号。在此种情况下，在第一回路后需要有另外的延迟来补偿总延迟。

图8示出这样一个具有前馈延迟补偿的实施例的框图。

按照本发明的该实施例，轨道l的信号经第一延迟电路(81)延迟一个延迟D。轨道l+1的信号经第一可变延迟电路(82)延迟一个可变延迟VD，并且该可变延迟信号的一阶导数由第一(1-D²)微分器(83)产生。第一延迟电路(81)和第一(1-D²)微分器(83)的输出相乘，并且相乘的结果被送至第一积分环路滤波器(84)的一个输入，该滤波器能够控制第一可变延迟电路(82)的可变延迟VD。轨道l的信号和第一可变延迟电路(82)的输出构成延迟补偿器的输出。

轨道l+1的信号经第二延迟电路(85)延迟一个延迟D。轨道l+2的信号经第二可变延迟电路(86)延迟一个可变延迟VD，并且该可变延迟信号的一阶导数由第二(1-D²)微分器(87)产生。第二延迟电路(85)和第二(1-D²)微分器(87)的输出相乘，并且相乘的结果被送至第二积分环路滤波器(88)的一个输入，该滤波器能够控制第二可变延迟电路(86)的可变延迟VD。第一积分环路滤波器(84)的输出被加到第二积分环路滤波器(88)的输出上。第三可变延迟电路(89)受控于第一积分环路滤波器(84)的输出和第二可变延迟电路(86)的输出。第三可变延迟电路(89)的输出形成延迟补偿器的另一输出。

上述针对相邻轨道l至l+2的原理被反复使用以使所有的轨道互相对准。

大量乘法器的使用并不总是希望的。因此也可以在微分器之后取信号的符号。因为这种信号的直流分量DC为零(因为它是原始信号的微分形式)，因此可以采用取值为零的恒定限幅器电平(slicer level)。现在，如果限幅器的输出为负，则相乘就简化为符号位的反转。因此，在图6至8中，可以用一个后面是一个基准电平为零的限幅器的(1-D²)微分器来代替每个(1-D²)微分器。限幅器在其输出上产生符号位，因此使得互相关器内所有的乘法器变得不合时宜。结果，仅仅通过采用符号位就对(1-D²)微分器的输出进行了限幅。符号的值即符号位与延迟电路D输出处的信号的符号位组合在一起。这由一个组合电路实现，该电路在互相关器内代替了乘法器。这种显著的硬件简化所带来的小缺点是，环路增益变得依赖于输入数据。这对于启动时捕获锁定的速度可能会产生小的影响。但是由于自适应方向仍然保持不变，因此***最终将收敛至同一稳定情形。

本发明的另一实施例在于采用N个寄存器来存储N个可变延迟的积分器值。随后实现了单个互相关器的功能并且被依次用于每对相邻的轨道。为了实现积分功能，更新值与寄存器值相加并且被再次存储在同一寄存器内。只有延迟的变化足够慢才能够应用这种简化。

上述实施例示出最一般形式的延迟补偿，其中假设每个延迟都是独立的并随时间变化。

但是在一些实际情况下，可以放心地假定，对于每对轨道，轨道间的延迟是相同的，因为通过光点配置(即光栅)来固定它。因此只有一个参数需要控制。

为此，如图9所示，轨道2至N的信号经一组N-1个可变延迟电路(91)延迟一个可变延迟VD。轨道1的信号和延迟的信号构成一组N-1个互相关器(92)的输入。互相关器的输出被相加并且加法的结果被取为整个积分环路滤波器(93)的输入。环路滤波器输出随后是N-1可变延迟级中每一级的输入。图9还示出，当轨道间延迟等于(Δ+δ)T时，轨道l的总延迟为(l-1)*(Δ+δ)T。这种架构解决了图6和7中存在的收敛性问题。

为了使硬件复杂度最小化，也可能减少互相关器的数量，因为理想情况下它们都示出相同的结果。例如将一个互相关器用于上面2行，而将另一个用于下面2行。

图10是包括振荡器的实施例的框图，该振荡器用于控制模数转换时钟以便使相对相位延迟保持为一个整数。

实际上，通过内插滤波器对分数倍延迟进行补偿并非易事。它需要一定的过采样以使滤波器的实现变得可行。因此如果轨道间延迟始终等于通道时钟周期的整数倍，则是有好处的。

为此，模数时钟的调谐方式为，延迟始终为一个整数倍的延迟，即：

        (Δ+δ)T＝ΔT¹等同于 $f_c^l=\frac{l}{1+\left(\frac{\mathrm{\δ}}{\mathrm{\Δ}}\right)}{f}_c$

这里f_c为时钟频率。

一种实现方式的实例是通过减去整数倍延迟来将分数倍延迟从总延迟中分离出来。

如图10所示，轨道1至N的信号经模数转换器ADC(101)数字化。随后采用向数字化信号补偿整数倍延迟的装置(102)，所述装置包含用于轨道2的K个D触发器和用于轨道N的K(N-1)个D触发器，这里K为相邻轨道间延迟的标称整数倍部分。通过利用一组N-1个互相关器(103)使相邻通道的信号互相关来确定分数倍延迟。该组互相关器的输出被相加，并且相加的结果形成积分环路滤波器(104)的一个输入。环路滤波器的输出驱动一个受控振荡器(105)，该受控振荡器(105)产生模数转换器ADC的时钟。

要指出的是，该配置仅在所有相邻通道间的延迟皆相等的特定情形下工作。延迟补偿器和均衡器之后的采样速率转换器必须能够应对该变化的模数时钟，并且必须能够将其转换为在采样速率转换器输出处的固定时钟。

本发明另一实施例在于采用一个报头模式的预定结构，其在二维比特网格除切线方向以外的一个基本方向上是均匀的。

图11是一种9行宽螺线格式的示意略图，该格式包括报头部分和数据部分。报头部分被安排为使对应于相邻比特行的连续通道内的信号波形显示出互相关器所用的相似性。

报头模式的均匀性对于位于连续比特行上的连续读出光点产生相似的信号波形，但是具有固定的延迟。前面的实施例基于互相关器的连续比特行间的串扰。这个附加实施例基于互相关器的连续比特行内信号波形的相似性。在本发明前面的实施例中，互相关器持续处于激活状态而没有任何中断。在本发明的此附加实施例中，互相关器仅在二维比特网格的报头部分处于激活状态而在数据部分处于非激活状态。

图12是本发明该附加实施例的框图。它基于沿二维比特网格除切线方向以外的一个基本方向上报头的均匀性。延迟补偿器的输入由来自宽螺线的N行(从0到N-1行)的N个信号组成。其中一行(在本例中为第N-1行)被取作一个基准行并且在***内不被延迟地传输。其它的第0到N-2行被输入一个自适应延迟电路AD(121)。自适应延迟电路的输出从非延迟基准行中被减去，由此形成一个误差e。误差e经延迟电路D(122)延迟一个时钟周期。利用一个微分器(123)(在本例中为一个(1-D²)微分器电路)确定该基准行的信号的导数。所述微分器的输出与延迟电路D的输出相乘，从而得到信号的相关。该乘法器的输出形成回路开关(124)的输入，该回路开关受控于确定采集窗口的控制块AW(125)。回路开关的输出由环路滤波器PID(126)用来形成延迟信息。滤波器PID输出上的延迟信息确定可变延迟块内每行的延迟。在延迟块之后，包括非延迟基准信号的信号由一个下采样器(127)进行2倍的下采样。最后，根据报头检测器(128)的输出确定采集窗口。报头检测器在下采样器的输出信号上工作。在这种方式下，仅在报头期间更新延迟值，其中数据沿二维比特网格除切线方向以外的一个基本方向是均匀的。

仍然按照另一实施例，按照本发明的方法采用第“1”行与第“N-2”行之间的内部行之一(第“k”行)代替第“0”行(或第“N-1”行)作为基准信号，其它所有行(除了靠近保护带的其它外部行)都必需通过互相关与其对准。这意味着所有内部比特行第“2”、“3”、...、“N-2”行的HF信号与第“k”行对准。对于外部比特行，必需采用另一过程。例如可以将第“0”与“1”行之间的相位延迟取为与第“1”与“2”行之间已经获得的相同。第“0”行的总相位延迟于是变为(第“i”行的相位延迟以D_i表示)：D₀＝D₁+(D₁-D₂)。对于第二外部行，可以将第“N-2”与“N-1”行之间的相位延迟取为与第“N-3”与“N-2”行之间获得的相同。第“N-1”行的总相位延迟于是变为：D_N-1＝D_N-2-(D_N-3-D_N-2)。图13示出该实施例的示意图。需要指出的是，对于实际的实现方式，现在还需要使基准行(第“k”行)有一个固定的延迟，从而对于“延迟补偿块”获得的都是正的延迟值。该固定的延迟不应当小于一个最小值，该最小值等于外部行第“0”行(或外部行第“N-1”行)与第“k”行之间的(预期的)延迟。该“预期的”延迟可根据宽螺线的几何结构和激光光点(由衍射光栅产生)的间隔得到。

对于密度有一定程度降低的二维***，另一实施例是可能的。这里也许无需一个完整的二维比特检测器。可能的是，采用串扰抵消XTC并在XTC之后简单地独立应用一维PRML检测器。在这种配置中，自适应滤波器被应用于从中央通道减去其之前的相邻通道，其包含相对相位信息。通过确定滤波器抽头的“质心”可以提取相位信息。

以上仅以举例的方式描述了本发明的几个实施例，并且对于本领域内的技术人员显而易见的是，在不偏离如由所附权利要求书限定的本发明范围的情况下可以对上述实施例做出改动和变化。而且在权利要求书中，置于括号间的任何附图标记都不应被解释为对权利要求的限制。术语“包括”并未将那些在权利要求内未列出的单元或步骤排除在外。术语“一个”或“一”并未将多个的情形排除在外。本发明可以借助包含几个独立单元的硬件以及借助合适编程的计算机来实现。在一个列举若干装置的设备权利要求中，这些装置中的几个可由同一项硬件来实现。仅仅在相互不同的独立权利要求中引述某些措施这样一个事实，并不表示无法利用这些措施的组合来获益。

Claims (11)

1、一种使来自一个二维光学读取***的一组数据通道的信号同步的方法，所述方法包括下列步骤：

-使一对相邻通道的信号互相关以确定在所述相邻通道之间的一个相对相位延迟；

-对于该组数据通道的不同对相邻通道，重复该互相关步骤；

-补偿由此获得的该相对相位延迟，以便使来自相邻通道的信号相互对准。

2、如权利要求1所述的方法，其中该互相关步骤基于信号间的串扰，该信号在对应于相邻比特行的连续通道内测得。

3、如权利要求1所述的方法，其中所述互相关基于在对应于相邻比特行的连续通道内测得的信号间的相似性，所述相似性由一个预定的报头结构实现，该报头结构沿对应于一组相邻比特行的二维比特网格的一个方向是均匀的，所述方向不同于所述网格的切线方向。

4、一种使来自在二维光学读取***中使用的一组数据通道的信号同步的设备，所述同步设备包含：

-适于确定相邻通道对之间的相对相位延迟的互相关器；

-一个延迟补偿器，用于补偿由此获得的该相对相位延迟，以便使来自相邻通道的信号相互对准。

5、如权利要求4所述的设备，对于当前的一对相邻通道，该延迟补偿器包括：

-一个延迟电路(62；70；81)，用于使来自一对中第一通道的信号延迟一个预定的延迟，由此形成一个延迟信号；

-一个与一个微分器电路(61；72；83)串联的第一可变延迟电路(64；71；82)，用于确定来自一对中第二通道的一个导数信号；

-一个积分环路滤波器(63；73；84)，其能够接收该延迟信号和该导数信号的一个互相关，所述滤波器能够控制该可变延迟电路的可变延迟。

6、如权利要求5所述的设备，其中该延迟信号或该导数信号构成对应于下一对相邻通道的一个互相关器的一个输入。

7、如权利要求5所述的设备，其中该积分环路滤波器(84，88)的输出被相加，对于当前的一对相邻通道，该延迟补偿器包括一个第二可变延迟电路(89)，其受控于该积分环路滤波器的累积输出和当前一对中第二通道的第一可变延迟电路(86)的输出，该累积输出对应于所有在前的相邻通道对，该第二可变延迟电路的输出形成该同步设备的一个输出。

8、如权利要求4所述的设备，包括：

-用于存储N个可变延迟的积分器值的N个寄存器，这里N为整数；

-依次用于每对相邻通道的单个互相关器电路，一个更新值与一个寄存器值相加并被存储在同一寄存器内以便实现积分功能。

9、如权利要求4所述的设备，包括：

-一组N-1个可变延迟电路(91)，用于延迟从第2到第N轨道的信号一个可变延迟，这里N为整数；

-一组互相关器(92)，用于使每对延迟信号相关；

-一个积分环路滤波器(93)，用于接收该相关信号之和，并且用于馈给该组N-1个可变延迟电路(91)的输入。

10、如权利要求4所述的设备，包括：

-一组N个模数转换器(101)，用于数字化从第1到第N通道的信号，这里N为整数；

-用于向该数字化信号补偿一个整数倍延迟的装置(102)；

-一组N-1个互相关器(103)，用于使来自相邻通道的补偿信号相关；

-一个积分环路滤波器(104)，用于对该相关信号之和进行积分；

-一个受控振荡器(105)，其由该积分环路滤波器驱动，该振荡器产生该模数转换器的时钟。

11、一种二维光学记录和/或再现装置，包括一个如权利要求4所述的设备，其能够向一个二维均衡器发送同步信号，该二维均衡器与一个采样速率转换器和一个比特检测器串联。

Images