CN1791087A - 极化调制器和用于调制信号的方法 - Google Patents

Abstract

极化调制器包括锁相环路，该锁相环路被构造用于以一频率向输出发送高频信号，其中所述频率从参考信号和锁相环路的控制输入上的相位调制信号中推导出。所述调制器附加地具有用于输送幅度调制信号的第二信号输入。所述第二信号输入被连接在脉宽调制器的控制输入上，所述脉宽调制器利用信号输入与锁相环路的输出耦合。所述脉宽调制器被构造用于通过控制输入上的调节信号可调整地改变施加在信号输入上的信号的占空比。滤波器被连接在脉宽调制器的输出之后，所述滤波器抑制可在脉宽调制器的输出上量取的信号的高阶谐波分量。由此，通过执行脉宽调制并接着抑制高阶频率分量来调制输出信号的幅度。

Description

极化调制器和用于调制信号的方法

技术领域

本发明涉及一种极化调制器以及一种用于调制信号的方法。

背景技术

在现代通信***中，待传输的信息既在信号的相位上、又在信号的幅度上被编码。由此，不同于单纯的幅度调制或相位调制，可能达到明显较大的数据传输率。这样的调制方式的实例是PSK调制(相移键控(Phase-Shift-Keying))。其中，π/4-DQPSK调制、8-DPSK调制或8-PSK调制属于这种调制。正交幅度调制(QAM)也既在幅度上又在相位上对待传输的信息进行编码。不同于模拟的幅度调制或频率调制，所提到的调制被称为数字调制方式。

图9示出QPSK调制的所谓的星座图。在此，横坐标表示被称为实数分量I的第一分量。纵坐标构成第二分量、即正交分量Q。根据待传输信息的内容，在所示出的点之一中通过值对i、q来对该待传输的信息进行编码。这种值对i、q被称为符号。在所示出的实施例中，在所应用的QPSK调制方式中，这种符号总共对两比特的数据内容进行编码，即比特00、01、10或11。根据待传输的信息，i值和q值的幅度随时间变化。由此，总信号的幅度也变化。因此，QPSK调制被称为具有非恒定包络(Non-Constant-Envelope-Modulation非恒定包络调制)的调制方式。QPSK调制方式例如被用于移动无线电标准WCDMA/UMTS。移动无线电标准EDGE应用8-PSK调制并因此每个符号编码3比特。

除了通过值对i、q表示符号以外，还可能以其相位φ和其幅度r说明相同的符号。在图9的实施例中，相应地描述了代表数据内容00的符号。使用IQ表示法或rφ表示法的两种表示是意义相同的。

为了传输调制过的信号，除了I/Q调制器之外，也能够应用极化调制器。用于调制信号的I/Q调制器处理i、q值对，而极化调制器调制载波信号上相位φ并改变幅度r。在图7能看到公知的I/Q调制器的实施方案。其中，作为数字信号的分量I、Q分别被输送给数/模转换器901，该数/模转换器901将所述分量I、Q转换成模拟分量并且将所述分量I、Q经由低通滤波器902输送给两个混频器903的输入。将信号作为本地振荡器信号输送给这两个混频器，所述信号彼此具有90度的相位偏移。在两个混频器中进行频率转换之后，实现两个信号的相加，并且实现功率放大器PA中的放大。

图8示出公知的极化调制器的实例。待传输的信息作为数字数据存在，并且在编码电路95中被预处理成幅度信息r和相位信息φ。这些信息作为符号值a_k存在，其中a_k既包括幅度信息r又包括相位信息φ。符号值a_k被输送给脉冲整形器电路93，并且在那里被预处理。而后，预处理过的数据在电路94中被转换成其相位值φ(k)以及幅度值r(k)。相位信息φ(k)被输送给锁相环路PLL。该相位信息被用于，根据在相位上编码的信息来调制锁相环路的输出信号。因此，在锁相环路PLL的输出上存在相位调制过的输出信号φ(t)。同时，将幅度信息r(k)施加到数/模转换器DAC上，该数/模转换器DAC将数字幅度信息r(k)转换成时间域中的模拟信号r(t)。所述模拟的幅度调制信号r(t)经由低通滤波器被输送给混频器。在这个混频器中，将相位调制过的信号与幅度调制信号合并。该混频器利用幅度调制信号r(t)执行已经被相位调制过的信号的幅度调制。

在这种解决方案中，有问题的是对最后的混频器级的要求。这个混频器级应具有足够好的线性传输特性，以便在许多移动无线电标准中所要求的大的幅度范围内遵守足够的信号质量。在混频器的非线性传输特性中，可出现依赖于幅度调制信号r(t)的幅度失真或相位失真。这样的失真被称为AM/AM失真或AM/PM失真。所述失真产生数据错误，并且由此，所发出的信号的频谱变化。

在考虑所述要求时，图8中所示的实施方案导致混频器的高的空间需求。此外，这样的极化调制器不能够使用新型的CMOS工艺以在1.5V至2.5V的范围中的低供电电压来实施。

发明内容

本发明的任务是，设置一种极化调制器，所述极化调制器适合于低的供电电压，并且可节省空间地、优选地实现为半导体本体中的集成电路。本发明的另一个任务是，给出一种用于调制信号的方法，所述方法能够以低的电流消耗来实现。

这些任务利用独立权利要求1和16的主题来解决。

在装置方面，所述任务通过一种极化调制器来解决，该极化调制器包括：

-用于输送相位调制信号的第一信号输入和用于输送幅度调制信号的第二信号输入；

-锁相环路，其具有用于输送参考信号的参考输入和具有控制输入，该控制输入与第一信号输入相耦合，此外，该锁相环路被构造用于以一频率将高频信号发送给输出，其中，从参考信号和锁相环路的控制输入上的相位调制信号中推导出该频率；

-具有信号输入和具有控制输入的脉宽调制器，该脉宽调制器被构造用于通过控制输入上的调节信号可调整地改变施加在信号输入上的信号的占空比，其中所述信号输入与锁相环路的输出相耦合，而所述控制输入与第二信号输入相耦合；

-连接在脉宽调制器的输出之后的滤波器，其用于抑制可在脉宽调制器的输出上量取的信号的谐波分量。

利用这样的装置，按照所输送的幅度调制信号由此来实现幅度调制，即通过锁相环路进行相位调制过的信号被输送给脉宽调制器。该脉宽调制器产生在时间上变化的脉宽调制过的信号，该信号在用于抑制谐波分量的滤波器中被进一步处理。

在此，在本发明中利用下述事实，即具有某一占空比的方波信号可通过正弦信号的傅立叶级数展开来描述。在此，该级数展开的基波的幅度取决于方波信号的占空比。通过借助于脉宽调制器适当地选择占空比，这样其中产生具有所希望的幅度的傅立叶级数的基波。于是，在连接在脉宽调制器之后的滤波器的输出上还只发送该基波。级数展开中出现的高阶频率分量通过后置的滤波器适当地来抑制。

所描述的解决方案可有利地利用数字电路来实现。尤其是在锁相环路2的有利的扩展方案中被实施为数字锁相环路。在有利的实施方案中，该幅度调制信号或相位调制信号作为数字信号存在。

在本发明的另一方面中，放大器电路被装设在锁相环路的输出和脉宽调制器的信号输入之间。这个放大器电路具有限幅放大特性。

一个方面涉及脉宽调制器的构造。该脉宽调制器可包括触发器，该触发器的时钟输入构成脉宽调制器的信号输出。触发器的数据输出被连接在脉宽调制器的输出上。从在控制输入上所施加的调节信号中推导出的脉冲信号可被输送给触发器的复位输入。在该改进方案中，按照脉冲信号调制施加在触发器的时钟输入上的信号的脉宽。在这一点，合宜的是，给触发器的数据输入输送具有相同电平的信号。

在脉宽调制器的可替换的改进方案中，该脉宽调制器包括逻辑门，该逻辑门的第一输入构成脉宽调制器的信号输入。逻辑门的数据输出被连接在脉宽调制器的输出上。从施加在控制输入上的信号中推导出的脉冲信号可被输送给逻辑门的第二输入。该逻辑门可被构造为逻辑与门。在这种情况下，施加在第一输入上的和由锁相环路所发出的相位调制过的信号也在其脉宽上被改变。

在本发明的一个方面中，脉宽调制器包括延迟单元，该延迟单元被实施用于在时间上可控地向输出发出脉冲信号。在此，该输出与逻辑门或触发器相连接。

在本发明的另一方面中，锁相环路在反馈路径中包括具有可调整的分割比的分频器。从相位调制信号中推导出的调整信号可被输送给该分频器的调整输入。

Sigma-Delta调制器可被连接在分频器的调整输入之前。该Sigma-Delta调制器被实施用于产生和发出控制信号，该控制信号表示合理的分割比。从根据本发明的极化调制器的第一信号输入上的相位调制信号中产生该分割比。

同样，在本发明的一个方面中可规定，将Sigma-Delta调制器连接在脉宽调制器的控制输入之前。有利地，借助于同步单元使Sigma-Delta调制器的输出值与载波信号、可能也与由锁相环路所发出的信号同步。为此，在本发明的可能的实施例中，载波信号在其频率上例如以系数2来细分，并被输送给触发电路的时钟输入。

Sigma-Delta调制器可从幅度调制信号中产生过采样的调节信号，用于调整脉宽调制器中的占空比。由此，可减小该量化噪声，并阻止不准确的数据传输。

在本发明的另一观点中，在脉宽调制器的调节输入和用于输送幅度调制信号的第二信号输入之间连接有预失真单元。在优选的实施方案中，该预失真单元包括表格，在该表格中存储有那些描述三角函数的互反函数、优选地正弦函数或余弦函数的值。通过该预失真单元，阻止由脉宽调制器的信号处理引起的非线性。在这一点，同样合宜的是，装设相位补偿单元，该相位补偿单元被布置在极化调制器的第一信号输入和锁相环路的控制输入之间。所述相位补偿单元具有与脉宽调制器的调节输入相耦合的控制输入和调节输入。由此，基于在脉宽调制器中处理相位调制过的信号来补偿幅度/相位失真。

关于所述方法，该任务通过具有下面步骤的方法来解决，所述步骤为：

-提供锁相环路，其在锁相环路的反馈路径中具有可调整的分频比；

-提供针对信号调制的相位信息和幅度信息；

-将相位信息输送给锁相环路，和根据该相位信息调整分频比；

-根据所调整的分频比来产生相位调制过的脉冲式信号；

-根据幅度信息来改变相位调制过的脉冲式信号的脉宽；

-过滤信号，用于抑制变化的信号中的高阶谐波信号分量。

由此，不是针对幅度调制实现混频过程，而是脉宽调制并接着过滤该相位调制过的信号，以便抑制不期望的频率分量。

附图说明

本发明的其他可能的改进方案和方面由从属权利要求中得到。以下，借助于附图示例性地详细说明本发明。

其中：

图1示出极化调制器的实施方案，

图2A示出根据图1中的实施例的脉宽调制器的改进方案，

图2B示出脉宽调制器的第二实施方案，

图3示出用于处理时间上的幅度信息的∑Δ调制器的实施方案

图4示出延迟单元的实施例，

图5示出用于描述方波信号的时间-幅度图，

图6示出用于描述幅度与占空比的相关性的图，

图7示出公知的I/Q调制器，

图8示出公知的极化调制器，

图9示出用于以I/Q-和极坐标表示法描述符号的星座图。

具体实施方式

图1示出根据本发明的极化调制器，该极化调制器可优选地被集成为半导体本体中的集成电路。在该半导体本体的表面上安装有接触点，所述接触点将信号输送给该集成电路。在此所应用的工艺根据要求而不同。例如，根据本发明的极化调制器可以CMOS工艺来实施。作为半导体材料提供硅、砷化镓或硅化锗(SiGe)。当然也可考虑其它半导体材料。

本发明建议，通过数字信号的占空比或脉宽在极化调制器中改变待发送的信号的幅度。由此可不使用诸如混频器和数/模转换器的耗费电流和空间的开关元件。

占空比η被定义为脉宽T_H与脉冲周期T_p的比。该比率在图5的图中示出。在那里所示出的脉冲具有50％的占空比。因此，脉冲长度T_H正好与整个周期的一半一样大。一般适用：

$\mathrm{\η}=\frac{T_H}{T_P}$

在图5的例子中，该占空比为η＝0.5。在图5中所示类型的方波信号能够借助傅立叶级数展开来描述。对于方波信号适用：

在此，通过T_H除以T_P的占空比来说明η。在占空比为η＝0.5时，如在图5中所描述的那样，取消第一项A(2η-1)。

图6示出针对级数展开的前三个谐波分量H1、H2、H3的幅度与占空比的相关性。能够识别出，在占空比为η＝0.5时，该基波振荡H1、即一次谐波达到大约A＝0.64的最大幅值。因此，在占空比为η＝0和η＝0.5之间时，幅度从A＝0的范围中的小值增加直至A＝0.64的最大值。如此，能够通过选择占空比来确定该傅立叶级数展开的基波的幅度。

根据本发明的极化调制器使用这个特性，以便通过相位调制过的信号的脉宽调制来根据待传输的信号的预给定改变信号的幅度。

为此，根据图1的极化调制器包括锁相环路2。该锁相环路2包括具有参考输入23的相位检测器10，参考信号由参考信号发生器23a输送给所述参考输入23。此外，该相位检测器10具有反馈输入231，由锁相环路所反馈的信号被输送给该反馈输入231。在相位检测器10中比较在输入23和231上所施加的信号的相位。该检测器10根据这个比较结果产生控制信号，该控制信号通过电荷泵9和环路滤波器8被施加在压控振荡器6的控制输入上。根据这个基本上表示施加在输入23和231上的信号的相位差的控制信号，压控振荡器6改变其输出信号的频率。在压控振荡器6的输出上，设有与反馈路径28连接的节点24。

反馈路径28包括具有可调整的分割比的分频器7。该分频器7以通过调整输入可调节的分割因子来划分在输入侧施加的信号的频率，并将该已分频的信号输送给相位检测器10的反馈输入231。

控制输入21被连接在Sigma-Delta调制器22上，该Sigma-Delta调制器自身与用于输送相位调制信号φ(kt)的第一信号输入12相耦合。该Sigma-Delta调制器22在相位调制信号φ(kt)上产生具有整数分割值N和小数分割值ΔN的小数分割因子。该Sigma-Delta调制器将作为数字值存在的分割因数移交给分频器7，用于调整分割比。

为了快速地调整频率，以轻微变化的形式来实施具有2点调制器的锁相环路。在此，该调节回路的控制输入2不仅与分频器7的控制输入连接，而且与振荡器6的第二调节输入连接。在频率或相位变化时，这不仅作为新的分割信号、而且作为附加的调节信号被输送给振荡器。当调节回路有足够时间重新调整时，该振荡器在新频率上如此非常快速地振荡。

在输出侧，锁相环路被连接在限幅放大器30上。该限幅放大器30从由压控振荡器6发出的信号中产生方波信号。在此，相位信息保持在方波信号的所谓的过零点中。限幅放大器30的输出被连接在脉宽调制器4的输入41上。此外，该脉宽调制器4包括与用于输送幅度调制信号r(kt)的第一信号输入11耦合的控制输入42。在输出侧，脉宽调制器4被连接在放大器31上。该放大器31的输出导向低通滤波器32以及导向匹配网络和导向天线5。

在工作时，用于调制施加在输入41上的信号的脉宽的调节信号被输送给控制输入42上的脉宽调制器4。该脉宽调制器改变在输入侧施加的方波信号和已经被相位调制过的信号的占空比，并将该占空比发送给其输出43。如已经对图6所说明的那样，由脉宽调制器4所发出的具有某一占空比的方波信号表示多个谐波的叠加。放大器31包括从方波信号中滤除高阶谐波的频率分量的低通滤波器。由此，二次谐波H2的频率分量、也即第一谐波和所有随后的谐波H3被抑制，并只有基波振荡H1到达后置的放大器31和匹配网络32中。基波振荡H1的幅度又与通过脉宽调制器预定的占空比相关。同时，基波振荡具有与在调制器4的输入上所施加的信号相同的相位信息。总之，已经被相位调制过的和由锁相环路发送的信号的幅度调制如此通过脉宽调制以及紧接着的过滤来执行。

附加的方面是基波振荡H1的非线性传输特性，其在图6中通过简单的正弦半波来描述。在从0至0.5的占空比的范围中，所描述的基波振荡H1是非线性的。因此，为了在借助于脉宽调制进行幅度调制时保证极化调制器的线性传输特性，合宜的是，适当地使数字幅度调制信号预失真。由此，利用预失真的数字幅度调制信号来执行脉宽调制，由此，补偿输出信号中的所描述的非线性。

在信号技术上，可通过利用待失真的函数的互反函数进行适当地预失真来实现这种补偿。根据图6中的图示，预失真表示待失真的信号的反函数。由于在本实施例中通过正弦函数来构成待失真的函数，所以适当的补偿可通过反正弦函数来实现。

因此，预失真单元90被连接在用于输送幅度调制信号r(kt)的输入11之后。该预失真单元90包括表格90a，在该表格90a中根据不同的占空比存储针对反正弦函数的值。如此，在输入侧施加的幅度调制信号与反信号传递函数的值相乘。由此，幅度调制信号的值根据其自身的值变化。该结果作为数字值被输送给Sigma-Delta调制器92。这个Sigma-Delta调制器92从中通过过采样产生调节信号，并把该调节信号施加在同步单元的输入42上，该同步单元是脉宽调制器4的部分。过采样的调节信号允许减小量化噪声或在脉宽调制器4中特别准确地调整脉宽调制。

通过该脉宽调制、也即改变占空比，由锁相环路2所发出的信号的相位也被改变。因而必需的是，根据幅度调制信号r(kt)改变相位，以便补偿这个影响。因而，在用于输送相位调制信号φ(kt)的第一信号输入12和从中产生用于调整分频比的控制信号的Sigma-Delta调制器22之间连接有相位延迟元件91。这个延迟元件91包括与节点99连接的控制输入911。这样，预失真的幅度调制信号被输送给相位延迟元件91。相位调制信号φ(kt)由相位匹配单元91这样来改变，使得稍后的脉宽调制再次补偿该相位偏移。

在图1中所示的极化调制器利用其第一和其第二信号输入被连接在电路94上，该电路94从待传输的数据a_k中产生待传输的幅度和相位信息，并且将该相位调制信号或幅度调制信号输送给输入12和11。

图2A示出如其在根据本发明的极化调制器中所采用的脉宽调制器4的第一实施方案。在此，作用或功能相同的器件带有相同的参考标记。在脉宽调制器的所描述的实施例中考虑，幅度调制信号必须尽可能同步于脉宽调制器4的输入41上的相应的相位调制过的载波信号，以便在有效信号中不产生传输误差。

因而，该脉冲宽度调制器4也包括由分频器组成的同步单元，所述分频器在输入侧被连接在输入41上，并且将分频过的信号输送给触发器电路46的时钟输入。触发器46的数据输入D构成脉宽调制器4的控制输入42。

此外，脉宽调制器4的输入41被连接在触发器电路44的时钟输入CLK上。该触发器44的数据输入导向脉宽调制器4的另一输入。总是将具有逻辑高电平、即逻辑1的信号输送给该输入。该触发器44的数据输出Q与脉宽调制器4的输出43连接。

此外，该脉宽调制器4包括延迟电路45，该延迟电路45利用输出453被连接在触发器44的复位输入上。该延迟电路45包括与触发器44的数据输出Q连接的输入452。用于调节延迟的调节输入451导向触发器46的数据输出Q，由此使该延迟同步。在这个实施方案中，D触发器44通过复位输入上的信号来复位，并由此在其数据输出Q上产生具有逻辑低电平的信号。时钟输入CLK上的每个上升时钟沿在数据输出Q上产生输出信号中的上升时钟沿。上升时钟沿根据幅度调制信号的预给定通过延迟单元45被延迟了一定的值，并然后才被输送给触发器44的复位输入R。由此，变化地产生时钟输入CLK上的脉冲的脉宽。在输出侧，该信号在放大器31中被放大，并通过匹配网络32被发出。该匹配网络32同时用作具有在基波振荡的频率和二次谐波的频率之间的截止频率的低通滤波器。通过相位预失真和幅度预失真保持线性。只有基波振荡到达如图1中所示的后置的天线。

图2B示出脉宽调制器的可替换的实施方案。该脉宽调制器4此处除了同步单元以外还包含具有第一和第二输入的逻辑与门46。第一输入构成脉宽调制器4的信号输入41。逻辑与门的第二输入被连接在延迟电路45a的输出453上。该延迟电路45a包括被连接在触发器46的数据输出上的调节输入。该延迟电路45a用于根据被输送给第二输入454的载波信号在输出453上发出在时间上延迟的脉冲信号。

由此，在逻辑与门46的第一输入上的信号中同时有高电平时，该逻辑与门46接通到逻辑高状态，并把其发送给输出43。因此，在输出43上产生脉宽调制过的信号，其中通过控制输入42上的调节信号来调整占空比。如已经在上面所阐述的那样，该脉宽调制过的信号包括基波振荡和所属的谐波振荡的频率分量。谐波分量由滤波设备32来抑制，并接着到达连接在该滤波器之后的放大器31。由此，放大器31放大已被过滤的信号。

图3示出调制器92的实施方案，该调制器92被连接在脉宽调制器4的控制输入42之前。该调制器92包括第一和第二信号路径，其中幅度调制信号的整数部分“int”被输送给第一信号路径，而该第二信号路径被实施用于处理小数部分“fract”。为此，该第二信号路径包括∑Δ调制器(Sigma-delta调制器)。在输出侧，合并该整数部分和调制过的小数分量。

图4示出延迟电路45的构造形式。作用或功能相同的器件此处也带有相同的参考标记。该延迟电路45的信号输入452通过多个单个延迟元件D1、D2至D7被连接在乘法器M1上。通过单个延迟元件D1至D7，输入452上的脉冲信号分别被延迟了固定的时间偏差τ₀。因此，该乘法器根据控制输入451上的调节信号在输出453上发出在时间上延迟的脉冲中的一个。该时间上的延迟由控制输入451上的调节信号来预定，再次使该时间上的延迟与相位调制过的信号同步。

利用极化调制器的根据本发明的构造形式，取代消耗电流的混频器电路，应用纯数字电路，该纯数字电路优选地和有效地在半导体本体中被构造为集成电路。在此，幅度调制通过具有高阶谐波分量的后置的过滤装置的脉宽调制装置来执行。基于脉宽调制改变占空比，并且要求相位匹配，以便阻止幅度/相位失真。相位失真优选地通过适当的相位匹配电路在数字范围中通过改变相位调制字来执行。这如下来实现，即根据幅度信息改变载波频率的过零点。此外装设在幅度调制路径中的预失真电路补偿输出信号与占空比的正弦相关性。

参考标记列表

2：锁相环路

4：脉宽调制器

5：天线

6：压控振荡器

7：分频器

8：环路滤波器

9：电荷泵

10：相位检测器

11：幅度信息输入

12：相位调制输入

21：控制输入

22：Sigma-Delta调制器

23：参考输入

23a：参考发生器

24：节点、输出节点

28：反馈路径

30：限幅放大器

31：放大器

32：匹配网络、低通滤波器

41：信号输入

42：控制输入

43：信号输出

90：预失真单元

91：相位匹配单元

92：Sigma-Delta调制器

87：比例缩放单元

872：比例缩放信号输入

873：信号输入

D1、...、D6、D7：延迟元件

44：触发器

45、45a：延迟单元

46：与门

η：占空比

H1、H2、H3：基波振荡、谐波

Claims (19)

1.极化调制器，其包括：

-用于输送相位调制信号(φ)的第一信号输入(12)和用于输送幅度调制信号(r)的第二信号输入(11)；

-锁相环路(2)，其具有用于输送参考信号的参考输入(23)和具有与所述第一信号输入(12)耦合的控制输入(21)，该锁相环路(2)被构造用于以一频率将高频信号发送给输出节点(24)，其中，该频率从参考信号和锁相环路(2)的控制输入上的相位调制信号(φ)中推导出；

-脉宽调制器(4)，其具有信号输入(41)和控制输入(42)，该脉宽调制器(4)被构造用于通过控制输入(42)上的调节信号可调整地改变在信号输入(41)上所施加的脉冲式信号的占空比，其中该信号输入(41)与所述锁相环路(2)的输出耦合，而所述控制输入(42)与所述第二信号输入(11)耦合；

-连接在所述脉宽调制器(4)的输出(43)之后的滤波器(32)，其用于抑制可在所述脉宽调制器(4)的输出(43)上量取的信号的谐波分量。

2.根据权利要求1所述的极化调制器，

其中，在所述锁相环路(2)的输出节点(24)和所述脉宽调制器(4)的信号输入(41)之间装设有放大器电路(30)，该放大器电路具有限幅放大特性。

3.根据权利要求1至2之一所述的极化调制器，

其中，所述脉宽调制器(4)具有触发器(44)，所述触发器(44)的时钟输入(CLK)构成所述脉宽调制器(4)的信号输入(41)，该触发器(44)的数据输出(Q)被连接在所述脉宽调制器(4)的输出(43)上，并可将从控制输入上的脉冲信号中推导出的脉冲信号输送给该触发器(44)的复位输入(R)。

4.根据权利要求1至2之一所述的极化调制器，

其中，所述脉宽调制器(4)包括逻辑门(46)，该逻辑门(46)的第一输入构成所述脉宽调制器(4)的信号输入(41)，该逻辑门的数据输出被连接在所述脉宽调制器(4)的输出(43)，并可将从控制输入上的脉冲信号中推导出的脉冲信号输送给该逻辑门(46)的第二输入。

5.根据权利要求4所述的极化调制器，

其中，所述逻辑门(46)被实施为与门。

6.根据权利要求1至2之一所述的极化调制器，

其中，所述脉宽调制器(4)包括延迟单元(45，45a)，所述延迟单元被实施用于在时间上可控地向输出(453)发出脉冲信号，其中，所述输出(453)与所述逻辑门(46)的第二输入或所述触发器(44)的复位输入(R)连接。

7.根据权利要求1至2之一所述的极化调制器，

其中，所述延迟单元(45)具有至少两个串联的延迟元件(D1，D2)，所述延迟元件在输入侧被构造用于输送脉冲的信号，所述延迟元件在输出侧分别被连接在乘法单元的至少两个输入之一上，所述延迟单元被实施来根据控制输入(42)上的调节信号将至少两个输入之一连接到所述输出(453)。

8.根据权利要求7所述的极化调制器，

其中，所述延迟单元(45)在输入侧与所述脉宽调制器(4)的输出(43)耦合。

9.根据权利要求1至2之一所述的极化调制器，

其中，所述锁相环路(2)在反馈路径(28)中包括分频器(7)，该分频器(7)被构造来通过可调整的分割因子划分在输入侧上施加的信号的频率，并且该分频器(7)具有用于调整所述分割因子的、与所述第一信号输入(12)连接的调整输入。

10.根据权利要求9所述的极化调制器，

其中，在所述分频器(7)的调整输入之前连接有Sigma-Delta分频器(22)，所述Sigma-Delta调制器(22)在输入侧与第一信号输入(12)耦合。

11.根据权利要求1至2之一所述的极化调制器，

其中，构造具有2点调制器的所述锁相环路(2)。

12.根据权利要求1至2之一所述的极化调制器，

其中，在所述脉宽调制器(4)的调节输入(42)之前连接有乘法单元(87)，所述乘法单元(87)被构造用于以缩放比例因子按比例缩放该乘法单元(87)的第一输入(871)上的幅度调制信号，所述缩放比例因子可被输送给第二输入(872)。

13.根据权利要求1至2之一所述的极化调制器，

其中，失真单元(90)被连接在所述脉宽调制器(4)的控制输入(42)之前，所述失真单元的输入被连接在所述极化调制器的第二信号输入(11)上，并且所述失真单元被构造来根据幅度将预失真系数加载到在输入侧施加的信号。

14.根据权利要求13所述的极化调制器，

其中，所述失真单元(90)包括表格(90a)，在所述表格(90a)中存储有所述预失真系数。

15.根据权利要求12至14之一所述的极化调制器，

其中所述预失真系数描述三角几何函数、尤其是正弦或余弦函数的互反函数。

16.根据权利要求1至2之一所述的极化调制器，

其中，匹配电路(91)被连接在所述第一信号输入(12)之后，所述匹配电路(91)包括与所述第二信号输入(11)耦合的调节输入(911)，并被实施来根据调节输入上的信号改变在输入侧施加的相位调制信号。

17.用于调制信号的方法，其包含以下步骤：

-提供在锁相环路(2)的反馈路径(28)中具有可调整的分频比的锁相环路(2)；

-提供针对信号调制的相位信息(φ)和幅度信息(r)；

-将所述相位信息(φ)输送给所述锁相环路(2)，和根据所述相位信息(φ)调整所述分频比；

-根据所调整的分频比产生相位调制过的脉冲式信号；

-根据所述幅度信息(r)改变相位调制过的脉冲式信号的脉宽；

-过滤所述信号，用于抑制变化的信号中的高阶谐波信号分量。

18.根据权利要求17所述的方法，

其中，所述输送所述相位信息的步骤包含以下步骤：

-根据所述幅度信息(r)改变所述相位信息(φ)。

19.根据权利要求16至18之一所述的方法，

其中，所述改变所述脉宽的步骤包含以下步骤：

-根据所述幅度信息改变所述幅度信息(r)。

Images