CN1783730A - 生成低密度奇偶校验码的方法与装置 - Google Patents
生成低密度奇偶校验码的方法与装置 Download PDFInfo
- Publication number
- CN1783730A CN1783730A CNA200510127295XA CN200510127295A CN1783730A CN 1783730 A CN1783730 A CN 1783730A CN A200510127295X A CNA200510127295X A CN A200510127295XA CN 200510127295 A CN200510127295 A CN 200510127295A CN 1783730 A CN1783730 A CN 1783730A
- Authority
- CN
- China
- Prior art keywords
- matrix
- row
- sub
- piece
- parity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
- H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Error Detection And Correction (AREA)
Abstract
提供了一种低密度奇偶校验(LDPC)码生成方法与装置。形成具有对于检查节点的(N-K)行、以及对于可变节点的N列的奇偶校验矩阵,用来将长度为K的信息序列编码为长度为N的码字。将奇偶校验矩阵分为具有K列的信息部分矩阵与具有(N-K)列的奇偶校验部分矩阵。将奇偶校验部分矩阵分为P×P子块。P为(N-K)的约数。定义奇偶校验矩阵中的第一对角线与第二对角线,其中第二对角线为第一对角线移位f个子块。将经移位的单位矩阵置于位于第一与第二对角线上,并且在其它位置填充零矩阵。将奇数个δ矩阵置于奇偶校验部分矩阵的一个子块列中,其中每个δ矩阵都只包含1个元素1,存储奇偶校验矩阵。
Description
技术领域
本发明一般地涉及数据编码。具体地,本发明涉及一种生成低密度奇偶校验(LDPC)码的方法与装置。
背景技术
一般地,通信***在发送之前对发送数据编码,以增加发送稳定性、避免重新发送和提高发送效率。为此,通信***使用卷积编码、涡式编码等等。
无线通信技术的迅速发展已经促使出现了可以按照很高的速度发送数据的无线通信***。对于较高速度的数据发送,通信***需要提供效率比上述现有编码方法高的编码技术。
在这种情况下,出现了LDPC码,作为一种有发展前途的编码方法。LDPC码首先由Gallager在二十世纪六十年代早期提出,并且由MacKay在二十世纪九十年代之后重新发现。MacKay的LDPC码基于利用合积算法解码。这些LDPC码利用信任传播(belief propagation),已经引起人们的注意,作为一种具有接近香农容量极限的良好性能的代码。
Richardson与Chung等人后来提出了密度演进(density evolution)。密度演进的基本思路是:在描述LDPC码的因子图(factor graph)上,跟踪在解码期间生成并且更新的消息的概率分布,其根据叠代数目而改变。在假定因子图上密度演进以及无限叠代的情况下,检测使错误概率收敛于“0”的信道参数。即,提出了可变节点与检查节点的程度分布,其使因子图上信道参数最大化。他们在理论上演示了,这种情况也适用于有限周期长度的LDPC码。利用这种密度演进技术,非正则LDPC码的信道容量接近理论香农极限0.0045dB以内。
人们讨论这些LDPC码,作为用于未来一代移动通信***的、涡式码的突出的替换方式。这是因为LDPC码在解码器设计方面具有并行结构以及低复杂度、低错误下限(error-floor)性能、以及良好的帧错误率。因此,可以预期随着未来投入更多的开发努力,将会提出良好的LDPC码。
然而,常规LDPC码的显著问题在于:就编码而言、相对于涡式编码的较高的复杂度,对于短帧长度难于确定具有比涡式码更好性能的最优代码结构,以及要求用于LDPC码表示的大量存储器。因此,需要一种在帧长度方面具有灵活性的高效LDPC码。
发明内容
本发明的一个目的在于基本解决至少上述问题和/或缺点,并且至少提供以下优点。相应地,本发明的目的在于提供一种可以用简单编码实现的、生成低密度奇偶校验(LDPC)码的方法与装置。
本发明的另一个目的在于提供一种可以用简单编码实现的、生成块LDPC码的方法与装置。
通过提供一种LDPC码生成方法与装置,达到了以上目的。
根据本发明的一方面,在LDPC码生成方法中,形成具有对于检查节点的(N-K)行、以及对于可变节点的N列的奇偶校验矩阵,用来将长度为K的信息序列编码为长度为N的码字。将奇偶校验矩阵分为具有K列的信息部分矩阵与具有(N-K)列的奇偶校验部分矩阵。将奇偶校验部分矩阵分为P×P子块。P为(N-K)的约数。定义奇偶校验矩阵中的第一对角线与第二对角线,使得第二对角线为第一对角线移位f个子块。将经移位的单位矩阵置于位于第一与第二对角线上的子块中。在不同于第一与第二对角线子块的剩余子块中填充零矩阵。将奇数个δ矩阵置于奇偶校验部分矩阵的一个子块列中。每个δ矩阵都包含1个元素1、以及其它元素0。存储奇偶校验矩阵。
附图说明
本发明的以上以及其它目的、特征、以及优点将从参照附图的详细描述中变得更加明显,其中:
图1说明定义常规(10,5)低密度奇偶校验(LDPC)码的奇偶校验矩阵;
图2说明描述图1所示LDPC码的因子图;
图3A与3B为LDPC解码的概念图;
图4说明用于高效LDPC编码的示范性奇偶校验矩阵;
图5说明定义通用双对角线(GDM)LDPC码的块奇偶校验矩阵;
图6说明用来生成GDM LDPC码的基本奇偶校验矩阵的奇偶校验部分、以及相关的GDM LDPC编码;
图7说明从图6所示的奇偶校验部分扩展的块奇偶校验部分;
图8说明定义GDM LDPC码的奇偶校验矩阵、以及相关的GDM LDPC编码,其中P=3,N-K=15;
图9说明根据本发明实施例的奇偶校验矩阵的奇偶校验部分的结构;
图10说明根据本发明实施例的LDPC码与相关的LDPC编码;
图11为根据本发明实施例的LDPC码生成装置的方框图;
图12为说明根据本发明实施例的LDPC码生成运算的流程图;
图13说明根据本发明实施例的LDPC码奇偶校验部分的示范性实现;
图14说明根据本发明实施例的、P=3的奇偶校验矩阵;
图15为根据本发明实施例的块LDPC解码装置的方框图。
在整个附图中,相同或类似的元件、特征、以及结构由相同的参考标记表示。
具体实施方式
以下参照附图描述本发明的实施例。在以下描述中,为了简洁不描述公知的功能或者结构。
低密度奇偶校验(LDPC)码是一种线性块代码。LDPC码的结构由在大部分项上含0、其它处含1的奇偶校验矩阵定义。例如,对于K个信息比特的(N,K)LDPC码为块大小为N的线性块代码,其由稀疏(N-K)×N奇偶校验矩阵定义,其中除1之外的所有元素为0。行或列中1的数目称为该行或列的度。
当奇偶校验矩阵的每行与每列具有固定的度时,LDPC码是正则的,否则是非正则的。人们一般知道非正则LDPC码性能优于正则LDPC码。然而,由于行之间与列之间的不同度,只有适当调整行度与列度,非正则LDPC码才可能有良好性能。
长度为N的码字表示为向量C,并且对于长度为K的信息比特,使用具有2K码字的(N,K)码。(N,K)LDPC码由(N-K)×N奇偶校验矩阵H定义,其满足:
HCT=0 ....(1)
图1说明了定义常规(10,5)LDPC码的奇偶校验矩阵。
参照图1,LDPC码的奇偶校验矩阵H包含5行10列。列具有同一度2,行具有同一度4。由此,(10,5)LDPC码是正则的。
图2说明描述图1所示LDPC码的因子图。
参照图2,LDPC码的因子图包含:10个可变节点20,由V1至V10表示;以及5个检查节点22,由C1至C5表示。当奇偶校验矩阵第i行第j列的元素为1时,边(或分支)24将第i可变节点Vi与第j检查节点Cj相连接。
如上所述,因为LDPC码的奇偶校验矩阵具有非常小的度,所以对于相对较长的块代码,有使用合积算法经过叠代解码的消息。随着块代码的块大小继续增加,其与涡式码一样具有接近香农信道容量极限的性能。
LDPC解码为以下过程:在因子图上,在可变节点与检查节点之间,叠代地互换在各个节点上生成并更新的消息。在操作过程中,节点使用合积算法更新消息。在图3A与3B中描述了该叠代LDPC解码。
参照图3A,通过将从其它可变节点20b接收的可变节点值相加,检查节点22a为连接到检查节点22a的一个可变节点20b创建检查节点消息24。参照图3B,通过将从其它检查节点22b接收的检查节点值的相乘,可变节点20a为连接到可变节点20a的一个检查节点22a创建可变节点消息26。
在应用合积算法时,检查节点消息与可变节点消息沿在其间连接的边沿传送。由此,因为奇偶校验矩阵具有较少的1,所以待传送的消息的数目会减少,因此减少了解码的计算量以及存储器空间。
高效LDPC编码是一个活跃的研究领域。一般地,利用长度为K的信息序列、CI以及(N-K)×N奇偶校验矩阵,生成包含(N-K)奇偶校验比特的奇偶校验序列Cp。该奇偶校验矩阵为(N-K)×K信息部分矩阵HI与(N-K)×(N-K)奇偶校验矩阵Hp的并置,表示为:
H=[HI:HP] ....(2)
此处,C=[CI:Cp],其中CI=[c0,c1,...,cK-1],Cp=[p0,p1,...,pN-K-1]。
在考虑LDPC码的周期与密度演进特性的情况下,设计奇偶校验矩阵的信息部分,这超出本发明的范围。因此,此处对其不详细描述。
图4说明用于高效LDPC编码的示范性奇偶校验矩阵。
参照图4,奇偶校验矩阵100分为信息部分102与奇偶校验部分104。元素1位于第一对角线上,从为正方矩阵的奇偶校验部分104的第一行第一列的元素开始,至最后一行最后一列的元素结束。第二对角线从第一行第二列的元素开始,也具有元素1。此处,可以说第二对角线为第一对角线循环移位1。
设计奇偶校验矩阵100:在第一行106中包含奇数个1,由此依次生成奇偶校验比特,消除度为1的列。图4中未明确显示为1的元素都是0。
将奇偶校验矩阵100的所有行逐列相加,得到向量S=[SI:Sp]。从等式(1),显然向量S与码字向量C之间的内积必然为0。此处应该理解:在本发明实施例中,相加指伽罗瓦域上相加。因为相应于奇偶校验部分104中、除第一奇偶校验比特之外的剩余奇偶校验比特的可变节点在所有时间都具有度2,所以Sp除第一比特之外都是0,即,S=[1,0,0,...,0]。因此,从等式(1)导出等式(3),并且通过其计算第一奇偶校验比特p0。
如果奇偶校验矩阵100的每一行都由以下表示
则
hjCT=0 ....(5)
其中j为0与(N-K-1)之间的整数。
因此,通过以下计算p1:
通过这种方式,依次获得奇偶校验比特。
首先,为每行计算hj ICI T,然后通过以下方式计算第(z+1)奇偶校验比特,同时累积所获得的值。令hj P的第z个元素由hj P(z)表示,HP第一列的向量g由以下表示:
则,
通过在奇偶校验矩阵100中将每个元素1替换为P×P单位矩阵I,可以将奇偶校验部分104扩展到P倍大奇偶校验部分。显然,P为(N-K)的约数。有利的是,相对于非正则LDPC码,具有经扩展奇偶校验部分的块类型LDPC码可以较小存储器容量表示,具有帧长度方面的灵活性,并且使之能够进行简单的解码器实现。块类型LDPC码可以互换地称为向量LDPC码、块LDPC码、或者GDM LDPC码。
与阵列码(array code)一样,GDM LDPC码的奇偶校验矩阵具有通过循环移位P×P单位矩阵I的每行‘s’而创建的矩阵作为子块。‘s’为移位指数。
参照图5,以下描述表示GDM LDPC码的块奇偶校验矩阵。将(27,15)GDM LDPC码作为例子。
参照图5,如果将n定义为N/P,将k定义为K/P,P=3,则对于奇偶校验矩阵110,n=9,k=5。奇偶校验矩阵110分为信息部分112与奇偶校验部分114。奇偶校验部分114分为的每个都是3×3矩阵的子块。因此,奇偶校验部分114具有4个子块行和4个子块列。虽然未显示,但是信息部分112只包含零矩阵或者经移位的单位矩阵,并且通过考虑代码的密度演进与周期特性,确定非零子块的位置以及经移位的单位矩阵的移位指数‘s’。
经移位的单位矩阵置于第一对角线上,从为第一子块行第一子块列开始,至最后一子块行最后一子块列结束。需要注意:奇偶校验部分114中,第一对角线上的一个经移位的单位矩阵116有个1被穿孔。第二对角线从第一子块行第二子块列开始,也具有经移位的单位矩阵。因此,可以说第二对角线为第一对角线循环移位1。奇偶校验部分114中的空子块为零矩阵。
经移位的单位矩阵为从单位矩阵I沿对角线移位的矩阵。这样的单位矩阵的例子有:
移位指数为s的经移位单位矩阵σs表示从单位矩阵I移位s次的矩阵。此处σ0=1。图5所示奇偶校验部分114中的对角线具有σs子块。经移位单位矩阵是通过循环移位单位矩阵I的每一列而创建的循环置换矩阵。
通过利用图6所示奇偶校验矩阵的奇偶校验部分,创建GDM LDPC码。在图6中,在所示二进制矩阵中,只有1位于对角线30a、30b、以及32上。配置双对角线矩阵,从而第二对角线30a与30b为第一对角线32移位‘f’。将‘0’置为第二对角线30a的第一项(即穿孔)使之能够编码p0,并且以与图4所示奇偶校验矩阵100类似的方式,依次编码剩余的奇偶校验比特。沿箭头方向依次编码所有其它奇偶校验比特,从p0开始。此处,r=n-k=(N-K)/P。
图7说明从图6所示的奇偶校验部分扩展的块奇偶校验部分。
参照图7,所示奇偶校验部分包含在第一与第二对角线40、42a、以及42b上的、经移位的单位矩阵σj,以及在其它位置上的零矩阵。在第一对角线40上有移位指数为0,2,...,2(r-f-1),2(r-f),...,2(r-1)的经移位单位矩阵。第二对角线42a以及42b为第一对角线40移位f子块,具有移位指数为1,3,...,2(r-f-1)+1,...,2(r-f)+1,...,2(r-1)+1的经移位单位矩阵。每个经移位单位矩阵大小为P×P,因此第二对角线42a与第一对角线40相距P×f列。
在奇偶校验部分,如果将第一对角线上第一经移位单位矩阵σj1的第一行变为零,而不是将第一经移位单位矩阵σj1变为零矩阵,则可以通过循环所有非零元素来对所有奇偶校验比特进行编码。
返回图5,通过向图7所示奇偶校验部分施加块移位f=3,来设计奇偶校验部分114。即使设置为j0=j1=0、并且通过奇偶校验比特置换使子块116 σj0的第一行具有全零,也不会失去奇偶校验矩阵的固有性质。
确定每个子块的移位指数ji,从而可以依次编码所有的奇偶校验比特。更具体地说,确定ji,从而两条对角线上矩阵的移位指数的和模数与P互质,
其中gcd表示最大公约数。
图8说明定义GDM LDPC码的奇偶校验矩阵,其中P=3,N-K=15。参照图8,奇偶校验矩阵120包含信息部分122与奇偶校验部分124。除两条对角线上的子块之外,奇偶校验部分124以零矩阵填充。第一对角线从第一子块行第一子块列中的子块开始,至最后一子块行最后一子块列的子块结束。第二对角线通过将第一对角线移位两个子块产生,并且其上有经移位的单位矩阵。
当将奇偶校验部分124中第一行第一列元素130穿孔时,根据等式(5),从第一行中第7元素126获得第一经编码的奇偶校验比特。随后的奇偶校验比特沿箭头方向编码,至来自于第一列的第12个元素128的最后一个奇偶校验比特结束。
然而,在具有图8所示配置的GDM LDPC码中,存在度为‘1’的列。该列中的‘1’元素不受叠代解码影响。在图8所示的情况中,对元素130穿孔会防止元素128受到其它列的影响。在该情况下,将描述消除度为‘1’列中为‘1’的经编码比特的方法。
图9说明根据本发明实施例的奇偶校验矩阵的奇偶校验部分的结构。此处不显示该奇偶校验矩阵的信息部分,因为其与本发明主题无关。
参照图9,该奇偶校验部分包含对角线50、52a以及52b上的、经移位的单位矩阵σj,以及在其它位置上的零矩阵。j为0与2(r-1)之间的整数,其中r为(n-k)。具有偶次移位指数0,2,...,2(r-f-1),2(r-f),...,2(r-1)的经移位的单位矩阵在第一对角线50上。第二对角线52a以及52b为第一对角线40移位f子块,具有奇移位指数1,3,...,2(r-f-1)+1,...,2(r-f)+1,...,2(r-1)+1的经移位单位矩阵。以如下方式确定经移位单位矩阵的移位指数,该方式使LDPC码的性能最大化,并且简化解码器结构。如何确定移位指数超过了本发明的范围,此处不进行描述。
具体地,将每个都只包含一个1元素(此后称为δ矩阵δi)的矩阵***子块列54,包括度为1的列。与经移位单位矩阵一样,δ矩阵δi大小为P×P,并且每个δ矩阵都在第一列的第i比特上具有1。此处,i为0与(P-1)之间的整数,并且δ-1为零矩阵。4×4δi为
考虑到奇偶校验部分的大小为(N-K)×(N-K),n=N/P,k=K/P,子块列54包含(n-k-2)个δ矩阵。(n-k-2)为奇数,并且随机确定δ矩阵的位置。
将上述矩阵的行逐列相加只会产生相应于第一奇偶校验比特的元素,并且其它元素为0。因此,如上所述,可以依次编码奇偶校验比特。
图10说明根据本发明实施例的LDPC码与相关的LDPC编码。表示元素的小方框中的数字表示编码奇偶校验比特的序列。
参照图10,奇偶校验矩阵140H具有信息部分142HI与奇偶校验部分144Hp(H=[HI:Hp])。在奇偶校验部分144中定义两条对角线154、156a和156b。奇偶校验部分144的第一子块列150具有两个经移位的单位矩阵154、156,以及一个δ矩阵152。
如上所述,奇偶校验矩阵140H中行的逐列和的向量由S=[SI:Sp]给出。很清楚,从HCT=0得到SCT=p0+SICI T=0,并且根据p0=SICI T通过元素146获得p0。然后通过hI 0CI T+p0+p1=0编码p1,并且按照图10所示箭头的顺序,编码所有其它奇偶校验比特。使用元素148编码最后一个奇偶校验比特。需要注意的是:通过另外考虑p0,对相应于子块152的δ矩阵中包含1元素的列的奇偶校验比特进行编码。设按照编码顺序排序的奇偶校验比特表示为p0’,p1’,...,p(N-K-1)’,并且根据顺序pt’重新排序的行表示为ht’。则按照以下对奇偶校验比特编码:
图11为根据本发明实施例的LDPC码生成装置的方框图。
参照图11,计算机***200包含通过***总线230连接到存储***218的处理器212。处理器212从存储***218读取必要的参数,利用这些参数生成LDPC码,并且在存储***218中存储LDPC码。为了生成LDPC码,处理器212可以通过***总线230连接到主存储器210、输入设备214、以及输出设备216。
借助输入设备214,用户通过***总线230向处理器212输入命令。处理器212根据命令信号运算,并且通过输出设备216向用户显示运算结果。在用户的请求下,可以将该运算结果存储在存储***218中。
通过在存储***218中存储公知的相应计算机程序代码,或者设计相应的硬件逻辑,实现根据本发明该实施例的LDPC码生成运算。生成LDPC码所需的参数或者计算这些参数所需的程序代码存储在存储***218中。由处理器212生成的LDPC码逐子块地存储在存储***218中。
图12为说明根据本发明实施例的LDPC码生成运算的流程图。LDPC码生成运算生成定义LDPC码的奇偶校验矩阵。
参照图12,在步骤300,形成奇偶校验矩阵,其包含对于检查节点的(N-K)行以及对于可变节点的N列,以将长度为K的信息序列编码为长度为N的码字。在步骤302,将奇偶校验矩阵分为K列信息部分矩阵以及(N-K)列奇偶校验部分矩阵。在步骤304,奇偶校验部分矩阵将进一步分为P×P子块。P为(N-K)的约数。因此,奇偶校验矩阵具有(N-K)/P=(n-k)子块行与(n-k)子块列。
在步骤306,确定第一与第二对角线。第一对角线从第一子块行第一子块列开始,至最后一子块行最后一子块列结束,第二对角线为第一对角线移位f子块。在步骤308,在第一与第二对角线上的子块中放置具有预定移位指数ji的经移位单位矩阵。确定f与ji,使得奇偶校验矩阵的编码性能最大化。与常规GDM LDPC码相比,第一与第二对角线上没有元素被穿孔。
在步骤310,在其它位置上填充零矩阵。在步骤312,在奇偶校验矩阵中,将包含度1的列的子块列中的奇数个零矩阵替换为δ矩阵。如上所述,δ矩阵定义为只有在一个项上有1、在其它位置上有0的每个矩阵。在步骤314,将奇偶校验矩阵存储在存储***中。
图13说明根据本发明优选实施例的LDPC码奇偶校验部分的示范性实现。
参照图13,在奇偶校验部分HP中,双对角线上的子块为单位矩阵I。在第一子块列的两个子块中,有一个δ矩阵δ0和一个经移位的单位矩阵δs。δs为从单位矩阵移位s的矩阵。通过这种方式,在第一子块列中***δ矩阵δ0消除了度为1的列,由此有利于LDPC编码。此处,s与表示子块大小的P互质。该LDPC码具有以下优点:奇偶校验结构非常简单,奇偶校验比特非常规则。
对于s=1,编码循序为:
p0→pP→p2P…→p(n-k-1)P→p1→pP+1…→pN-K-1 ....(13)
图14说明根据本发明实施例的、P=3的奇偶校验矩阵。
参照图14,奇偶校验矩阵160具有信息部分162与奇偶校验部分164。在奇偶校验部分164中,在双对角线170、172a和172b上放置3×3单位矩阵。第一子块列包含1个经移位的单位矩阵168和只有一个1元素的δ矩阵166。
上述***LDPC码具有经移位单位矩阵的子块以及δ矩阵的子块(即δ块)。存储***保存表示块LDPC码所需的参数,即关于每个检查节点的度、每个可变节点的度、每行中非零矩阵的位置、以及每个非零矩阵的移位指数s的信息。这些参数表示为正整数。根据本发明实施例,存储***与其它子块相区别地存储δ块。
在根据本发明的实施例中,存储***管理表示为非零矩阵的每个子块包含δ矩阵还是经移位单位矩阵的1比特子块信息。s表示经移位单位矩阵的移位指数,s也表示δ矩阵子块的1的位置。
在根据本发明的另一实施例中,存储***使用s指示为非零矩阵的子块是否包含δ矩阵。因为0≤s≤P,所以需要b=[log2P]比特来表示s。此处,[]为上取整函数。相应地,存储***为s分配与b一样多的比特或者比b多的比特,并且通过等于或大于P的s表示δ矩阵。
从存储***检索奇偶校验矩阵至LDPC编码器/解码器。LDPC编码器利用输入信息序列CI以及奇偶校验矩阵、根据等式(12)计算奇偶校验序列CP,并且将CI、CP连接为码字C。通过调制器与射频(RF)单元,将码字发送给接收器。
参照图15,下面描述根据本发明优选实施例的、使用奇偶校验矩阵的解码块LDPC码的装置的配置。
参照图15,LDPC解码装置包含:块控制器410、可变节点部分400、加法器415、解交织器417、交织器419、控制器421、存储器423、加法器425、检查节点部分450、以及硬判决解码器429。可变节点部分400包含可变节点处理器411与开关413、414,检查节点部分450包含检查节点处理器427。存储器423利用每个检查节点的度、每个可变节点的度、每行中非零矩阵的位置、以及非零矩阵的移位指数s表示奇偶校验矩阵。存储器423还包含1比特子块信息,用来指示为非零矩阵的每个子块包含δ矩阵还是经移位的单位矩阵。
在运算中,块控制器410确定在射频信道上接收的信号的块大小。在具有在相应于LDPC解码装置的LDPC编码装置中穿孔的信息字部分的情况下,块控制器410通过在穿孔位置***0来控制总体块大小。
可变节点处理器411计算从块控制器410接收的信号的概率,并且使用计算的概率更新现有的概率。此处,根据预定奇偶校验矩阵,可变节点处理器411将可变节点连接到检查节点,并且对与连接到每个可变节点的检查节点的数目一样多的输入值以及相应的输出值进行更新操作。连接到每个可变节点的检查节点的数目等于奇偶校验矩阵每列的权(即度),即每列中l的数目。因此,可变节点处理器411根据在奇偶校验矩阵中每列的权进行运算。当开关413截止时,开关414将可变节点处理器411的输出切换至加法器415。
加法器415从可变节点处理器411的输出中减去在先前叠代解码循环中生成的、交织器419的输出。在初始解码循环中,交织器输出认为是0。
解交织器417按预定方式对从加法器415接收的差异信号进行解交织。根据奇偶校验矩阵配置解交织器417,因为根据l元素的位置,相应于解交织器417的交织器419以不同方法操作。
加法器425从解交织器417的输出中减去在先前叠代解码循环中生成的、检查节点处理器427的输出。根据奇偶校验矩阵,检查节点处理器427将检查节点连接到可变节点,并且对与连接到每个检查节点的可变节点的数目一样多的输入值以及相应的输出值进行更新操作。连接到每个检查节点的可变节点的数目等于奇偶校验矩阵每行的权(即度)。因此,检查节点处理器427根据奇偶校验矩阵的行的权操作。
在控制器421的控制下,交织器419按照预定的交织方法对从加法器425接收的信号进行交织。控制器42l从存储器423读取交织信息,并且根据交织信息控制交织器419的交织操作。显然,在初始解码循环中,解交织器417的输出认为是0。
叠代地执行以上解码操作。在预定数目的解码叠代之后,开关414从加法器415关闭可变节点处理器4ll,并且开关413将可变节点处理器411切换至硬判决解码器429。硬判决解码器429对从可变节点处理器411接收的信号进行硬判决,并且输出硬判决值作为最终的解码比特。
可以进一步设想本发明的另一实施例,其在对从块控制器410接收的信号完成可变节点处理与检查节点处理时,开关413将可变节点处理器411切换至判决解码器429。来自硬判决解码器429的硬判决值在缓冲器(未显示)中缓存,并且奇偶校验器(未显示)对硬判决值进行奇偶校验。控制器42l可以进行奇偶校验。如果奇偶校验失败,则奇偶校验器通知控制器421需要进一步的叠代解码,由此来自块控制器410的信号再次经过可变节点处理与检查节点处理。在另一方面,如果奇偶校验通过,则最终输出所缓存的硬判决值作为解码比特。
如上所述运行的本发明具有以下主要效果。
对于GDM LDPC码,通过避免出现度1的可变节点,本发明对所有奇偶校验比特的编码进行密度演进,由此增加了编码性能。另外,LDPC码得到表示,同时保持其块结构并且节省存储器容量。作为结果,进行了高效LDPC编码。
虽然已经参照其特定实施例显示并且描述了本发明,但是本领域技术人员应该理解:在不脱离权利要求限定的本发明的精神与范围的前提下,可以对本发明进行各种形式和细节上的改变。
Claims (17)
1.一种生成低密度奇偶校验(LDPC)码的方法,包含以下步骤:
(1)形成具有对于检查节点的(N-K)行、以及对于可变节点的N列的奇偶校验矩阵,用来将长度为K的信息序列编码为长度为N的码字;
(2)将奇偶校验矩阵分为具有K列的信息部分矩阵与具有(N-K)列的奇偶校验部分矩阵;
(3)将奇偶校验部分矩阵分为P×P子块,P为(N-K)的约数;
(4)定义奇偶校验矩阵中的第一对角线与第二对角线,其中第二对角线为第一对角线移位f个子块;
(5)将具有移位指数的、经移位的单位矩阵置于位于第一与第二对角线上的子块中;
(6)在不同于第一与第二对角线子块的剩余子块中填充零矩阵;
(7)将奇数个δ矩阵置于奇偶校验部分矩阵的一个子块列中,其中每个δ矩阵都包含1个元素1、以及其它元素0;以及
(8)存储奇偶校验矩阵。
2.如权利要求1所述的方法,其中步骤(4)包含以下步骤:定义第一对角线,使得第一对角线从第一子块行第一子块列开始,至最后一子块行最后一子块列结束。
3.如权利要求1所述的方法,其中第一与第二对角线上经移位的单位矩阵的移位指数的和模数与P互质。
4.如权利要求1所述的方法,其中步骤(7)包含以下步骤:将奇偶校验部分矩阵第一子块列中的一个零矩阵替换为δ矩阵。
5.如权利要求1所述的方法,其中每个δ矩阵都在第一列中具有一个元素1。
6.如权利要求1所述的方法,其中步骤(8)包含以下步骤:存储有关每个检查节点的度、每个可变节点的度、每行中非零矩阵的位置、以及每个非零矩阵的移位指数的信息,以及表示每个非零矩阵是否为δ矩阵的1比特子块信息。
7.如权利要求6所述的方法,其中为δ矩阵的非零矩阵的移位指数指示δ矩阵中元素1的位置。
8.如权利要求1所述的方法,其中步骤(8)包含以下步骤:存储有关每个检查节点的度、每个可变节点的度、每行中非零矩阵的位置、以及每个非零矩阵的移位指数的信息,其中为δ矩阵的非零矩阵的移位指数等于或小于P。
9.一种生成低密度奇偶校验(LDPC)码的装置,包含:
存储***,用来存储用于生成定义LDPC码的奇偶校验矩阵的程序代码,并且存储该奇偶校验矩阵;
通过实现该程序代码以生成奇偶校验矩阵的处理器,
其中该处理器用来执行以下步骤:
(a)形成具有对于检查节点的(N-K)行、以及对于可变节点的N列的奇偶校验矩阵,用来将长度为K的信息序列编码为长度为N的码字;
(b)将奇偶校验矩阵分为具有K列的信息部分矩阵与具有(N-K)列的奇偶校验部分矩阵;
(c)将奇偶校验部分矩阵分为每个大小都为P×P的子块,P为(N-K)的约数;
(d)定义奇偶校验矩阵中的第一对角线与第二对角线,其中第二对角线为第一对角线移位f个子块;
(e)将具有移位指数的、经移位的单位矩阵置于位于第一与第二对角线上的子块中;
(f)在不同于第一与第二对角线子块的剩余子块中填充零矩阵;
(g)将奇数个δ矩阵置于奇偶校验部分矩阵的一个子块列中,其中每个δ矩阵都包含1个元素1、以及其它元素0;以及
(h)存储奇偶校验矩阵。
10.如权利要求9所述的装置,其中第一对角线从第一子块行第一子块列开始,至最后一子块行最后一子块列结束。
11.如权利要求9所述的装置,其中第一与第二对角线上经移位的单位矩阵的移位指数的和模数与P互质。
12.如权利要求9所述的装置,其中在步骤(g)中,处理器将奇偶校验部分矩阵第一子块列中的一个零矩阵替换为δ矩阵。
13.如权利要求9所述的装置,其中每个δ矩阵都在第一列中具有一个元素1。
14.如权利要求9所述的装置,其中存储***包含奇偶校验矩阵,其利用有关每个检查节点的度、每个可变节点的度、每行中非零矩阵的位置、以及每个非零矩阵的移位指数的信息,以及表示每个非零矩阵是否为δ矩阵的1比特子块信息。
15.如权利要求14所述的装置,其中为δ矩阵的非零矩阵的移位指数指示δ矩阵中元素1的位置。
16.如权利要求9所述的装置,其中存储***包含奇偶校验矩阵,其利用存储有关每个检查节点的度、每个可变节点的度、每行中非零矩阵的位置、以及每个非零矩阵的移位指数的信息,其中为δ矩阵的非零矩阵的移位指数等于或小于P。
17.一种低密度奇偶校验(LDPC)编码方法,包含以下步骤:
接收信息序列;
利用具有(N-K)行与K列的信息部分矩阵、以及K行与K列的奇偶校验部分矩阵的(N,K)奇偶校验矩阵,将长度为K的信息序列编码为长度为N的码字;以及
将该码字发送给接收器,
其中,奇偶校验矩阵为一组子块,并且包含在至少一个子块中具有一个元素1的矩阵,使得在该奇偶校验矩阵中不存在度为1的列。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040100039A KR100913876B1 (ko) | 2004-12-01 | 2004-12-01 | 저밀도 패리티 검사 부호의 생성 방법 및 장치 |
KR100039/04 | 2004-12-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1783730A true CN1783730A (zh) | 2006-06-07 |
CN100505556C CN100505556C (zh) | 2009-06-24 |
Family
ID=35754942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB200510127295XA Expired - Fee Related CN100505556C (zh) | 2004-12-01 | 2005-12-01 | 生成低密度奇偶校验码的方法与装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7536623B2 (zh) |
EP (1) | EP1667328B1 (zh) |
JP (1) | JP4168055B2 (zh) |
KR (1) | KR100913876B1 (zh) |
CN (1) | CN100505556C (zh) |
AU (1) | AU2005239662B2 (zh) |
DE (1) | DE602005002815T2 (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008049285A1 (fr) * | 2006-10-20 | 2008-05-02 | Timi Technologies Co., Ltd | Méthode d'élaboration d'une matrice de vérification de code ldpc et appareil de codage et décodage utilisant la méthode |
WO2009049504A1 (fr) * | 2007-10-19 | 2009-04-23 | Zte Corporation | Procédé et dispositif pour coder le code de matrice de générateur à faible densité |
WO2009132496A1 (zh) * | 2008-04-30 | 2009-11-05 | 中兴通讯股份有限公司 | 一种低密度生成矩阵码的译码方法及装置 |
WO2009137973A1 (zh) * | 2008-05-14 | 2009-11-19 | 中兴通讯股份有限公司 | 一种低密度生成矩阵码的译码方法及装置 |
CN101902230A (zh) * | 2009-05-29 | 2010-12-01 | 索尼公司 | 接收装置、接收方法、程序和接收*** |
CN101471672B (zh) * | 2007-12-27 | 2011-04-13 | 华为技术有限公司 | 低密度奇偶校验码的编码方法和编码器 |
CN102790622A (zh) * | 2011-05-19 | 2012-11-21 | 中兴通讯股份有限公司 | 低密度奇偶校验码校验矩阵的构造方法及装置 |
CN108322285A (zh) * | 2017-01-16 | 2018-07-24 | 华为技术有限公司 | 数据的发送方法、接收方法和装置 |
CN110073618A (zh) * | 2016-12-13 | 2019-07-30 | 华为技术有限公司 | 产生用于增量冗余harq通信装置的低密度奇偶校验码的设备和方法 |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100641052B1 (ko) * | 2004-12-08 | 2006-11-02 | 한국전자통신연구원 | Ldpc 부호기 및 복호기, 및 ldpc 부호화 방법 및복호화 방법 |
US7707479B2 (en) | 2005-12-13 | 2010-04-27 | Samsung Electronics Co., Ltd. | Method of generating structured irregular low density parity checkcodes for wireless systems |
GB2439986B (en) * | 2006-07-07 | 2008-05-21 | Siemens Ag | Method for generating LDPC codes and apparatus using the LDPC codes |
JP5215537B2 (ja) * | 2006-06-28 | 2013-06-19 | 三星電子株式会社 | 情報符号化装置、情報復号装置、情報符号化方法、および情報復号方法 |
KR100837730B1 (ko) | 2006-09-29 | 2008-06-13 | 한국전자통신연구원 | 사전에 지정한 패리티를 검사한 결과를 이용해 ldpc코드를 부호화하는 방법 |
US7913149B2 (en) * | 2006-12-20 | 2011-03-22 | Lsi Corporation | Low complexity LDPC encoding algorithm |
WO2008093717A1 (ja) * | 2007-01-31 | 2008-08-07 | Panasonic Corporation | 無線通信装置およびパンクチャリング方法 |
KR101370903B1 (ko) | 2007-03-16 | 2014-03-10 | 엘지전자 주식회사 | Ldpc 코드를 이용한 부호화 및 복호화 방법 |
WO2008117994A1 (en) * | 2007-03-27 | 2008-10-02 | Lg Electronics Inc. | Method of encoding data using a low density parity check code |
KR101455978B1 (ko) | 2007-03-27 | 2014-11-04 | 엘지전자 주식회사 | Ldpc 부호를 이용한 부호화 방법 |
KR100975696B1 (ko) | 2007-04-05 | 2010-08-12 | 삼성전자주식회사 | 통신 시스템에서 부호화 장치 및 방법 |
US8418023B2 (en) * | 2007-05-01 | 2013-04-09 | The Texas A&M University System | Low density parity check decoder for irregular LDPC codes |
US20090013239A1 (en) * | 2007-07-02 | 2009-01-08 | Broadcom Corporation | LDPC (Low Density Parity Check) decoder employing distributed check and/or variable node architecture |
CN101373976A (zh) * | 2007-08-23 | 2009-02-25 | 松下电器产业株式会社 | 生成ldpc校验矩阵的方法和设备 |
US7911364B1 (en) * | 2007-09-04 | 2011-03-22 | Marvell International Ltd. | Interleaver for turbo equalization |
BRPI0817253B1 (pt) | 2007-09-28 | 2019-06-04 | Panasonic Corporation | Método de codificação, codificador e decodificador |
US8327215B2 (en) | 2007-12-13 | 2012-12-04 | Electronics And Telecommunications Research Institute | Apparatus and method for encoding LDPC code using message passing algorithm |
KR101431268B1 (ko) * | 2007-12-14 | 2014-08-20 | 삼성전자주식회사 | 직렬 부호화를 위한 저밀도 패리티 검사 부호의 생성 장치및 방법 |
CN101946414B (zh) * | 2008-02-18 | 2013-08-14 | 三星电子株式会社 | 用于编码和解码使用低密度奇偶校验检查码的通信***中的信道的设备和方法 |
WO2009104898A2 (en) | 2008-02-18 | 2009-08-27 | Samsung Electronics Co., Ltd. | Apparatus and method for encoding and decoding channel in a communication system using low-density parity-check codes |
CN101286819B (zh) * | 2008-05-07 | 2010-05-12 | 中兴通讯股份有限公司 | 一种数据接收方法及装置 |
WO2009150707A1 (ja) * | 2008-06-09 | 2009-12-17 | パイオニア株式会社 | 検査行列の生成方法及び検査行列、並びに復号装置及び復号方法 |
WO2010006430A1 (en) * | 2008-07-15 | 2010-01-21 | The Royal Institution For The | Decoding of linear codes with parity check matrix |
US8219873B1 (en) | 2008-10-20 | 2012-07-10 | Link—A—Media Devices Corporation | LDPC selective decoding scheduling using a cost function |
GB2471513B (en) * | 2009-07-02 | 2013-09-25 | Samsung Electronics Uk Ltd | Encoding/decoding apparatus and method |
US8196012B2 (en) | 2009-10-05 | 2012-06-05 | The Hong Kong Polytechnic University | Method and system for encoding and decoding low-density-parity-check (LDPC) codes |
EP2348487A3 (en) | 2010-01-22 | 2017-09-13 | Samsung Electronics Co., Ltd. | Method and apparatus for creating animation message |
CN102859885B (zh) * | 2010-04-09 | 2015-10-07 | Sk海尼克斯存储技术公司 | Ldpc选择性解码调度的实现 |
KR20110114204A (ko) * | 2010-04-13 | 2011-10-19 | 삼성전자주식회사 | 저밀도 패리티 체크 부호화 방법 및 이를 이용하는 저밀도 패리티 체크 인코더 |
KR101685010B1 (ko) * | 2012-06-01 | 2016-12-13 | 한국전자통신연구원 | 지상파 클라우드 방송을 위한 ldpc 부호 |
KR102178262B1 (ko) * | 2014-07-08 | 2020-11-12 | 삼성전자주식회사 | 패리티 검사 행렬 생성 방법, 그를 이용한 부호화 장치, 부호화 방법, 복호화 장치 및 복호화 방법 |
CA3041251C (en) | 2017-02-06 | 2020-12-08 | Lg Electronics Inc. | Ldpc code transmission method using row-orthogonal structure, and device therefor |
AU2017418080B9 (en) | 2017-06-15 | 2021-01-28 | Huawei Technologies Co., Ltd. | Information processing method and communication apparatus |
CN110352562B (zh) * | 2017-06-25 | 2023-04-25 | Lg 电子株式会社 | 在无线通信***中基于ldpc码的奇偶校验矩阵执行编码的方法和使用其的终端 |
CN109327225B9 (zh) | 2017-06-27 | 2021-12-10 | 华为技术有限公司 | 信息处理的方法、装置和通信设备 |
CN111641575B (zh) * | 2020-04-26 | 2022-01-18 | 北京邮电大学 | 一种正交时频二维空间调制信号接收方法及接收器 |
CN114222132B (zh) * | 2022-01-13 | 2024-05-14 | 北京达佳互联信息技术有限公司 | 视频解码反变换方法及装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2799592B1 (fr) | 1999-10-12 | 2003-09-26 | Thomson Csf | Procede de construction et de codage simple et systematique de codes ldpc |
US6567465B2 (en) * | 2001-05-21 | 2003-05-20 | Pc Tel Inc. | DSL modem utilizing low density parity check codes |
WO2002099976A2 (en) * | 2001-06-06 | 2002-12-12 | Seagate Technology Llc | A method and coding apparatus using low density parity check codes for data storage or data transmission |
US6633856B2 (en) * | 2001-06-15 | 2003-10-14 | Flarion Technologies, Inc. | Methods and apparatus for decoding LDPC codes |
US6948109B2 (en) * | 2001-10-24 | 2005-09-20 | Vitesse Semiconductor Corporation | Low-density parity check forward error correction |
US6961888B2 (en) | 2002-08-20 | 2005-11-01 | Flarion Technologies, Inc. | Methods and apparatus for encoding LDPC codes |
US7058873B2 (en) * | 2002-11-07 | 2006-06-06 | Carnegie Mellon University | Encoding method using a low density parity check code with a column weight of two |
KR100936022B1 (ko) * | 2002-12-21 | 2010-01-11 | 삼성전자주식회사 | 에러 정정을 위한 부가정보 생성 방법 및 그 장치 |
KR100996029B1 (ko) * | 2003-04-29 | 2010-11-22 | 삼성전자주식회사 | 저밀도 패리티 검사 코드의 부호화 장치 및 방법 |
KR100809619B1 (ko) * | 2003-08-26 | 2008-03-05 | 삼성전자주식회사 | 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법 |
US7260763B2 (en) * | 2004-03-11 | 2007-08-21 | Nortel Networks Limited | Algebraic low-density parity check code design for variable block sizes and code rates |
KR20050118056A (ko) * | 2004-05-12 | 2005-12-15 | 삼성전자주식회사 | 다양한 부호율을 갖는 Block LDPC 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치 |
-
2004
- 2004-12-01 KR KR1020040100039A patent/KR100913876B1/ko active IP Right Grant
-
2005
- 2005-11-29 EP EP05025980A patent/EP1667328B1/en not_active Expired - Fee Related
- 2005-11-29 AU AU2005239662A patent/AU2005239662B2/en not_active Ceased
- 2005-11-29 DE DE602005002815T patent/DE602005002815T2/de active Active
- 2005-11-29 JP JP2005344040A patent/JP4168055B2/ja not_active Expired - Fee Related
- 2005-11-30 US US11/289,300 patent/US7536623B2/en active Active
- 2005-12-01 CN CNB200510127295XA patent/CN100505556C/zh not_active Expired - Fee Related
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8335963B2 (en) | 2006-10-20 | 2012-12-18 | Timi Technologies Co., Ltd. | Method for constructing checking matrix of LDPC code and coding amd decoding apparatus utilizing the method |
WO2008049285A1 (fr) * | 2006-10-20 | 2008-05-02 | Timi Technologies Co., Ltd | Méthode d'élaboration d'une matrice de vérification de code ldpc et appareil de codage et décodage utilisant la méthode |
WO2009049504A1 (fr) * | 2007-10-19 | 2009-04-23 | Zte Corporation | Procédé et dispositif pour coder le code de matrice de générateur à faible densité |
US8291288B2 (en) | 2007-10-19 | 2012-10-16 | Zte Corporation | Method and device for encoding the low density generator matrix code |
CN101471672B (zh) * | 2007-12-27 | 2011-04-13 | 华为技术有限公司 | 低密度奇偶校验码的编码方法和编码器 |
WO2009132496A1 (zh) * | 2008-04-30 | 2009-11-05 | 中兴通讯股份有限公司 | 一种低密度生成矩阵码的译码方法及装置 |
WO2009137973A1 (zh) * | 2008-05-14 | 2009-11-19 | 中兴通讯股份有限公司 | 一种低密度生成矩阵码的译码方法及装置 |
US8438448B2 (en) | 2008-05-14 | 2013-05-07 | Zte Corporation | Decoding method and device for low density generator matrix codes |
CN101902230A (zh) * | 2009-05-29 | 2010-12-01 | 索尼公司 | 接收装置、接收方法、程序和接收*** |
CN101902230B (zh) * | 2009-05-29 | 2013-11-27 | 索尼公司 | 接收装置、接收方法和接收*** |
CN102790622A (zh) * | 2011-05-19 | 2012-11-21 | 中兴通讯股份有限公司 | 低密度奇偶校验码校验矩阵的构造方法及装置 |
CN102790622B (zh) * | 2011-05-19 | 2017-03-15 | 中兴通讯股份有限公司 | 低密度奇偶校验码校验矩阵的构造方法及装置 |
CN110073618A (zh) * | 2016-12-13 | 2019-07-30 | 华为技术有限公司 | 产生用于增量冗余harq通信装置的低密度奇偶校验码的设备和方法 |
CN110073618B (zh) * | 2016-12-13 | 2020-12-15 | 华为技术有限公司 | 产生用于增量冗余harq通信装置的低密度奇偶校验码的设备和方法 |
US10944425B2 (en) | 2016-12-13 | 2021-03-09 | Huawei Technologies Co., Ltd. | Devices and methods for generating a low density parity check code for a incremental redundancy HARQ communication apparatus |
CN108322285A (zh) * | 2017-01-16 | 2018-07-24 | 华为技术有限公司 | 数据的发送方法、接收方法和装置 |
CN108322285B (zh) * | 2017-01-16 | 2020-09-18 | 华为技术有限公司 | 数据的发送方法、接收方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2006157926A (ja) | 2006-06-15 |
US7536623B2 (en) | 2009-05-19 |
EP1667328A1 (en) | 2006-06-07 |
KR100913876B1 (ko) | 2009-08-26 |
AU2005239662A1 (en) | 2006-06-15 |
DE602005002815D1 (de) | 2007-11-22 |
EP1667328B1 (en) | 2007-10-10 |
CN100505556C (zh) | 2009-06-24 |
US20060156183A1 (en) | 2006-07-13 |
AU2005239662B2 (en) | 2008-04-03 |
JP4168055B2 (ja) | 2008-10-22 |
KR20060061145A (ko) | 2006-06-07 |
DE602005002815T2 (de) | 2008-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1783730A (zh) | 生成低密度奇偶校验码的方法与装置 | |
Richardson et al. | Design of low-density parity check codes for 5G new radio | |
JP4555334B2 (ja) | 可変ブロック長を有するブロック低密度パリティ検査符号の符号化/復号化装置及び方法 | |
JP6881859B2 (ja) | Polar符号を用いてデータを符号化する方法及び装置 | |
US20210006266A1 (en) | Integrated circuit for transmission apparatus | |
KR100739510B1 (ko) | 반구조적 블록 저밀도 패리티 검사 부호 부호화/복호 장치및 방법 | |
RU2354045C2 (ru) | Устройство и способ для кодирования и декодирования блочных кодов с низкой плотностью контроля по четности с переменной скоростью кодирования | |
CN1934789A (zh) | 具有良好性能的不规则缩短的ldpc码的码构造 | |
KR100984289B1 (ko) | 통신 시스템에서 가변 부호화율을 지원하는 신호 송수신장치 및 방법 | |
CN1976238A (zh) | 基于块填充算法的准循环低密度奇偶校验码的构造方法 | |
CN1499731A (zh) | 低密度奇偶校验码解码装置和方法 | |
CN101032082A (zh) | 编码和解码数据的方法和设备 | |
CN101039119A (zh) | 编码与解码的方法及*** | |
EP1628401A1 (en) | Apparatus and method for coding/decoding block low density parity check code with variable block length | |
CN101079639A (zh) | 基于节点存储器的低密度奇偶校验解码装置和方法 | |
CN1871776A (zh) | 使用并行连接低密度奇偶校验码的信道编码/解码设备和方法 | |
CN1960188A (zh) | 构造低密度奇偶校验码的方法、译码方法及其传输*** | |
CN1777082A (zh) | 基于预编码的并行卷积ldpc码的编码器及其快速编码方法 | |
CN101047391A (zh) | 低密度奇偶校验编码方法、装置及奇偶校验矩阵生成方法 | |
CN1823474A (zh) | 解码装置及解码方法 | |
Baldi et al. | Array convolutional low-density parity-check codes | |
US8443254B2 (en) | Method of generating a parity check matrix for LDPC encoding and decoding | |
KR100698192B1 (ko) | Ldpc 부호의 복호 방법 | |
Chandrasetty et al. | A multi-level Hierarchical Quasi-Cyclic matrix for implementation of flexible partially-parallel LDPC decoders | |
Cen | Design of degree distributions for LDPCA codes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090624 Termination date: 20191201 |
|
CF01 | Termination of patent right due to non-payment of annual fee |