CN1767159A - 显示装置的生产方法 - Google Patents

显示装置的生产方法 Download PDF

Info

Publication number
CN1767159A
CN1767159A CNA2005101067457A CN200510106745A CN1767159A CN 1767159 A CN1767159 A CN 1767159A CN A2005101067457 A CNA2005101067457 A CN A2005101067457A CN 200510106745 A CN200510106745 A CN 200510106745A CN 1767159 A CN1767159 A CN 1767159A
Authority
CN
China
Prior art keywords
layer
semiconductor layer
electrode layer
film
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101067457A
Other languages
English (en)
Other versions
CN100570834C (zh
Inventor
小路博信
前川慎志
吉住健辅
本田达也
铃木幸惠
川俣郁子
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1767159A publication Critical patent/CN1767159A/zh
Application granted granted Critical
Publication of CN100570834C publication Critical patent/CN100570834C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3031—Two-side emission, e.g. transparent OLEDs [TOLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/87—Arrangements for heating or cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8794—Arrangements for heating and cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种用于制造显示装置的方法，该显示装置具有高速工作的TFT，同时利用少量光掩模并提高了材料的应用效率，其中阈值很难发生改变。在本发明中，将催化成分用于非晶形半导体膜中，对该非晶形半导体膜进行加热而形成结晶半导体膜。从该结晶半导体膜中清除掉膜该催化成分之后，制成具有平面结构的顶栅型薄膜晶体管。此外，通过使用选择性地形成显示装置元件的微滴释放法，可简化该过程并降低材料的损耗。

Description

显示装置的生产方法
技术领域
本发明涉及一种用于生产显示装置的方法。
背景技术
近年来，以液晶显示器(LCD)和场致发光(EL)显示器为代表的、作为替代传统CRT显示装置的平板显示器(FPDs)已经得到广泛关注。尤其是，开发配备有大尺寸有源矩阵液晶面板的大面积液晶电视装置已经成为液晶面板生产者的主要问题。此外，近年来大面积EL电视装置的发展跟随着液晶显示装置的发展。
将利用非晶硅的薄膜晶体管(在下文中，也称为TFT)用作驱动传统液晶显示装置或EL显示装置(在下文中也称之为光发射显示装置)中每个像素的半导体元件。
同时，由于液晶材料等原因，使视角特性和高速操作受到限制，从而使传统的液晶电视装置在图像去模糊方面具有缺点。近年来，已将OCB(光学补偿弯曲)模式作为一种新的显示模式，用于解决上述问题(见非专利文献1)。
非专利文献1：Yasuaki Nagahiro等人，Nikkei Microdevices’Flat PanelDisplay2002年年鉴，Nikkei BP Marketing公可，2001年10月，102-109页。
然而，当利用流过其中的直流电流对使用非晶形半导体膜的TFT进行驱动时，阈值容易发生变化，从而很容易导致TFT的特性发生变化。因此，会导致在将上述使用非晶形半导体膜的TFT用在开关像素内的光发射显示装置的亮度发生波动。上述现象在对角线为30英寸或更大尺寸(典型地，40英寸或更大)的大面积电视装置上尤其显著，而这会导致图像质量变差的严重问题。
此外，为了提高LCD的图像质量，已经考虑了将可以以高速操作的开关元件用在利用OCB模式或其相似物的液晶显示装置内。然而，使用非晶形半导体膜的TFT在高速操作方面受到限制。因此，很难得到高性能的液晶显示装置。
发明内容
考虑到上述问题，本发明的一个目的是提供一种方法，用于制造出具有拥有少量光掩模能以高速工作的TFT的显示装置，其中很难引起阈值发生变化。而且，本发明的另一个目的是提供一种方法，用于制造具有极好开关特性和对比度的显示装置。
为了解决上述传统技术中的问题，本发明提供以下对策。
按照本发明，在非晶形半导体膜中添加催化成分，然后将其烘烤成结晶半导体膜。从该结晶半导体膜中清除掉催化成分之后，就制成了顶栅平面薄膜晶体管。按照本发明，可通过选择性形成显示装置构造元件的微滴释放法来简化该过程并降低材料的损耗。并且，作为按照本发明的显示装置，可给出光发射元件和TFT相互连接的光发射显示装置，其中在光发射显示装置中，将包括有发出所谓场致发光的有机材料的层、或有机材料和无机材料的混合物的层插在电极之间，还可给出将包含有液晶材料的液晶元件用作显示元件的液晶显示装置以及类似物。
本发明的一个特征在于，在非晶形半导体膜中添加有促进或加速结晶的成分(由于该成分主要表示金属成分，因此以下也称为金属成分或催化成分)，然后进行烘烤使之成为结晶半导体膜。在该结晶半导体膜上形成具有属于成分周期表第15组中成分的半导体膜或者具有稀有气体成分的半导体膜，然后进行烘烤。从该结晶半导体膜清除掉该金属成分之后，就形成了反向交错的薄膜晶体管。当将具有属于成分周期表第15组中成分的半导体膜形成在该结晶半导体膜上时，将具有属于成分周期表第15组中成分的半导体膜用作源极区和漏极区，以形成n-沟道薄膜晶体管。而且，将属于成分周期表第13组中的成分添加到具有属于成分周期表第15组中成分作为赋予n-型电导性的杂质成分的半导体膜中，作为赋予p-型电导性杂质成分，从而形成p-沟道薄膜晶体管。此外，当形成具有稀有气体成分的半导体膜时，在执行热处理之后，清除掉具有稀有气体成分的半导体膜，然后形成源极区和漏极区，以便形成n-沟道或p-沟道薄膜晶体管。
在本发明的一个方面中，用于制造显示装置的方法包括以下步骤：在绝缘表面上形成非晶形半导体层；将金属成分加入到该非晶形半导体层中；烘烤并使该非晶形半导体层结晶，以形成结晶半导体层；形成与该结晶半导体层接触的、具有一种电导类型的半导体层；对该结晶半导体层和具有一种电导类型的半导体层进行加热；使该具有一种电导类型的半导体层形成图案；形成源极区和漏极区；在该源极区和漏极区上释放包含有导电材料的组合物，以形成源极层和漏极层；在该结晶半导体层、该源极层和漏极层上形成栅极绝缘层；并在该栅极绝缘层上形成栅极层。
在本发明的另一方面中，用于制造显示装置的方法包括以下步骤：在绝缘表面上形成非晶形半导体层；将金属成分加入该非晶形半导体层中；烘烤并使该非晶形半导体层结晶，以形成结晶半导体层；在该结晶半导体层上形成沟道保护层；在该结晶半导体层和该沟道保护层上形成具有一种电导类型的半导体层；对该结晶半导体层和具有一种电导类型的半导体层进行加热；使该具有一种电导类型的半导体层形成图案，以形成源极区和漏极区；在该源极区和漏极区上选择性地释放包含有导电材料的组合物，以形成源极层和漏极层；在该结晶半导体层、该沟道保护层、该源极层和漏极层上形成栅极绝缘层；并在该栅极绝缘层上形成栅极层。
在本发明的另一方面中，用于制造显示装置的方法包括以下步骤：在绝缘表面上形成第一半导体层；将金属成分加入该第一半导体层中；对该第一半导体层进行加热；形成与该第一半导体层接触的、具有第一杂质成分的第二半导体层；对该第一半导体层和具有第一杂质成分的第二半导体层进行加热；清除掉具有第一杂质成分的第二半导体层；将第二杂质成分加入该第一半导体层中，以形成源极区和漏极区；在该源极区和漏极区上选择性地释放包含有导电材料的组合物，以形成源极层和漏极层；在该结晶半导体层、该源极层和漏极层上形成栅极绝缘层；并在该栅极绝缘层上形成栅极层。
在本发明的另一方面中，用于制造显示装置的方法包括以下步骤：在绝缘表面上形成第一半导体层；将金属成分加入该第一半导体层中；对该第一半导体层进行加热；形成与该第一半导体层接触的、具有第一杂质成分的第二半导体层；对该第一半导体层和具有第一杂质成分的第二半导体层进行加热；清除掉具有第一杂质成分的第二半导体层；在该第一半导体层的沟道形成区域中形成沟道保护层；将第二杂质成分加入该第一半导体层中，以形成源极区和漏极区；在该源极区和漏极区上选择性地释放包含有导电材料的组合物，以形成源极层和漏极层；在该结晶半导体层、该沟道保护层、该源极层和漏极层上形成栅极绝缘层；并在该栅极绝缘层上形成栅极层。
按照本发明，可形成具有结晶半导体膜的平面结构的顶栅型薄膜晶体管。具有按照本发明所形成的结晶半导体膜的TFT与利用非晶形半导体膜所形成的TFT相比，具有更高的迁移率。而且，除了包括有赋予p-型电导性(受主成分)的杂质成分或n-型电导性(施主成分)的杂质成分之外，源极区和漏极区还包括促进结晶的金属成分。因此，可形成具有低电阻率的源极区和漏极区。结果，可制造出必须以高速操作的显示装置。
与利用非晶形半导体膜所形成的薄膜晶体管相比，按照本发明利用结晶半导体膜所形成的薄膜晶体管在特征上的波动可以降低。因此，也可降低显示性能中的不均匀性，从而有可能制造出高可靠性的显示装置。
此外，在形成薄膜时，通过吸气步骤清除掉混入在半导体膜中的金属成分，从而可减小截止电流。因此，通过在显示装置的开关元件中提供上述TFT，可提高对比度。
此外，按照本发明，可利用最少化材料消耗而降低成本，从而有可能以高产量制出高性能，高可靠性的显示装置。
附图说明
图1A和图1B是解释根据本发明的显示装置的横截面图；
图2A是顶视图，图2B和图2C是横截面图，用来解释根据本发明的制造显示装置的方法；
图3A是顶视图，图3B和图3C是横截面图，用来解释根据本发明的制造显示装置的方法；
图4A是顶视图，图4B和图4C是横截面图，用来解释根据本发明的制造显示装置的方法；
图5A是顶视图，图5B和图5C横截面图，用来是解释根据本发明的制造显示装置的方法；
图6A到图6D是解释根据本发明的制造显示装置方法的横截面图；
图7A到图7D是解释根据本发明的制造显示装置方法的横截面图；
图8A到图8F是解释根据本发明的制造显示装置方法的横截面图；
图9A到图9E是解释根据本发明的制造显示装置方法的横截面图；
图10A到图10E是解释根据本发明的制造显示装置方法的横截面图；
图11A到图11E是解释根据本发明的制造显示装置方法的横截面图；
图12A到图12F是解释根据本发明的制造显示装置方法的横截面图；
图13A到图13E是解释根据本发明的制造显示装置方法的横截面图；
图14A到图14C是解释根据本发明的制造显示装置方法的横截面图；
图15A和图15B是解释根据本发明的制造显示装置方法的横截面图；
图16A是顶视图，图16B是横截面图，用来解释根据本发明的制造显示装置的方法；
图17A是顶视图，图17B是横截面图，用来解释根据本发明的制造显示装置的方法；
图18A是顶视图，图18B是横截面图，用来解释根据本发明的制造显示装置的方法；
图19A是顶视图，图19B是横截面图，用来解释根据本发明的制造显示装置的方法；
图20A是顶视图，图20B是横截面图，用来解释根据本发明的制造显示装置的方法；
图21A是顶视图，图21B是横截面图，用来解释根据本发明的制造显示装置的方法；
图22A是顶视图，图22B是横截面图，用来解释根据本发明的制造显示装置的方法；
图23A是顶视图，图23B是横截面图，用来解释根据本发明的制造显示装置的方法；
图24A是顶视图，图24B是横截面图，用来解释根据本发明的制造显示装置的方法；
图25A是顶视图，图25B是横截面图，用来解释根据本发明的制造显示装置的方法；
图26A和图26B是解释根据本发明的制造显示装置方法的横截面图；
图27A到27E示出了应用了本发明的保护电路的附图；
图28示出了可用在本发明内的激光束直接写入装置的结构的附图；
图29示出了可应用到本发明内的用于滴落液晶的方法的附图；
图30A到30F是可应用到本发明内的像素结构的等效电路图；
图31是示出了可应用到本发明内的微滴释放装置结构的附图；
图32A到32D是应用本发明的电子设备的附图；
图33A到33C是根据本发明的显示装置的顶视图；
图34A到34B是根据本发明的显示装置的顶视图；
图35是示出了根据本发明的显示模块结构的横截面图；
图36是示出了根据本发明的显示模块结构的横截面图；
图37A和37B是应用本发明的电子设备的附图；
图38A和38B是解释根据本发明的制造显示装置方法的横截面图；
图39A和39C是横截面图，图39B和39D是顶视图，用来解释根据本发明的制造显示装置的方法；
图40是解释根据本发明的显示装置的附图；
图41A到41C是解释根据本发明的薄膜晶体管的横截面图；
图42是解释根据本发明的显示模块结构的横截面图；
图43A1到43C1是顶视图，图43A2到43C2是横截面图，用来解释根据本发明的显示装置；
图44是解释根据本发明的显示模块结构的横截面图；
图45A到45D是示出了可应用到本发明内的光发射元件结构的横截面图；
图46A到46C是示出了根据本发明的显示装置的横截面图；
图47A到47F是示出了根据本发明的显示装置的横截面图；
图48A和48B是示出了根据本发明的显示装置的横截面图。
具体实施方式
实施方式1
在下文中将参考附图描述根据本发明的实施方式。对于本领域的普通技术人员来说容易理解的是，无需脱离本发明的目的和范围，可对在此所公开的实施方式和细节进行各种修改和变化。本发明不应局限于下面所给出的实施方式的描述。在所有附图中用相同的附图标记表示相同的部分或具有相似功能的部分，因而省略了对其的重复描述。
图33A是示出了根据本发明的显示板结构的顶视图。在具有绝缘表面的基板2700上形成有像素2702以矩阵形式排列在其上的像素部分2701，扫描线输入端子2703和信号线输入端子2704。可根据不同的标准确定像素的数目。对于XGA，像素的数目可以是1024×768×3(RGB)，并且对于UXGA，像素数目可以是1600×1200×3(RGB)。在形成符合全规格高分辨率的显示板的情况下，像素的数目可以是1920×1080×3(RGB)。
通过使从扫描线输入端子2703处延伸的扫描线与从信号线输入端子2704处延伸的信号线交叉而使像素2702排布成矩阵形式。每个像素2702包括开关元件和连接到开关元件的像素电极。TFT是开关元件的代表性例子。将TFT的栅极侧连接到扫描线并且将其源极或漏极侧连接到信号线，以允许通过来自于外部的信号输入来单独地控制各个像素。
图33A示出了通过外部驱动电路对将要输入到扫描线和信号线内的信号进行控制的显示板结构。如图34A中所示，可利用COG(玻璃上芯片)技术将驱动IC2751安装在基板2700上。如图34B中所示，可将TAB(磁带自动连接)技术用作另一个安装的例子。驱动IC可形成在单个液晶半导体基板上或利用TFT的玻璃基板上。在图34A和34B内，驱动IC2751分别连接到FPC(柔性印刷电路)2750上。
在形成在像素内的TFT是利用具有高结晶性的多晶(微晶)半导体而制成的情况下，可以如图33B所示般的将扫描线驱动电路3702集成在基板3700上。在图33B内，附图标记3701表示像素部分，并且信号线驱动电路也和图33A中一样是通过外部驱动电路来对其进行控制的。当形成在各个像素内的TFT是利用多晶(微晶)半导体、单晶半导体或具有高迁移率的相似物而形成的时候，可以如图33C所示般在玻璃基板4700上提供扫描线驱动电路4702和信号线驱动电路4704。
本发明的一个特点在于：将用于制造显示板诸如布线层、电极的导电层和用于形成预定图案的掩模层所必须材料中的至少一种或多种选择性地形成为一种预期形状或多种预期形状，从而制作显示装置。本发明适用于所有具有预定形状的组成元件，象导电层如栅极层、源极层和漏极层，半导体层，掩模层，绝缘层及相似物，它们用于形成薄膜晶体管或显示装置。将用于形成导电层、绝缘层或相似物的以及将出于某种目的所制备的组合物液体选择性地释放(喷射)到其上以形成预定图案的微滴释放(喷射)法(根据其***也称之为油墨溅射法)用作选择性地形成具有预定图形的方法。此外，可使用可对具有预定图形的材料进行转印或写入的技术，如各种印刷技术(例如，用于形成预定图案的技术如丝网印刷、胶版(平板)印刷、relief printing、凸版印刷)。
本实施方式中使用对包含具有流动性的材料的组合物进行释放(喷射)以形成预定图形的技术。在将要形成图案的目标区域中释放包含将要成形的材料的微滴，然后，例如通过烘烤和干燥以使液体固化，由此得到预定的图案。
图31中示出了一种用于微滴释放法的微滴释放装置的形式。微滴释放装置1403的各个喷头1405和1412连接到控制装置1407上。通过利用计算机1410来控制各个喷头，可以写出已预先在计算机内编程的预定图案。例如，可以参考在基板1400上所提供的标记1411来确定形成图案的时间。另一选择是，可将基板1400的边沿确定为参考点。通过成像装置1404来检测关于标记1411的信息，并且在图像处理装置1409内将该信息转换成数字信号。当计算机1410识别了数字信号时，产生控制信号并且将该信号传送给控制装置1407。作为成像装置1404，可使用电荷耦合器件(CCD)或利用了互补金属氧化物半导体(CMOS)的图像传感器。当然，在记录介质1408内存储有将要形成在基板1400上图案的信息。基于上述关于图案的信息，将控制信号传送给控制装置1407，从而可单独控制微滴释放装置1403的各个喷头1405和1412。通过管道从材料供应源1413和1414分别向喷射头1405和1412提供将要释放的材料。
在喷头1405的内部，提供有用虚线1406表示的、其中充满有液体材料的空间以及是排放口的喷嘴。虽然附图中没有示出，但喷头1412也可包括与喷头1405相同的内部结构。当喷头1405和喷头1412的喷嘴大小互相不同时，可以利用不同的材料同时写下具有不同宽度的图案。可以通过一个喷头分别释放导电材料、有机材料、无机材料或相似物以写入图案。例如，当在大面积中写入如层间薄膜的图案时，可通过多个喷嘴同时释放相同的材料以写入薄膜，从而可提高产量。在利用大尺寸基板的情况下，喷头1405和1412可以在基板上以箭头所示方向自由地扫描，并因此可以自由地设定将要写入的区域。因此，可在一个基板上写入多个相同的图案。
在本发明中，在基板形成图案的处理中，可执行利用光对包含有光敏抗蚀剂或光敏物质的材料进行照射以及利用光使其曝光的步骤。曝光处理中所使用的光不受特殊限定，可使用红外线光、可见光、紫外线光或其组合中的任何一种。例如，可使用由紫外线灯、不可见光、卤素灯、金属卤化物灯、氙弧灯、炭棒弧光灯、高压钠气灯或高压水银所发出的灯。在上述情况下，光源可在所需周期内发光或可发光多次。
此外，也可使用激光。当在曝光处理内使用激光时，可更准确地对目标区域执行曝光处理，从而也可对形成在目标区域内的目标进行更准确地处理。将参考图28描述用于在处理区域内写入激光(也称之为激光束)的激光写入装置，可将其用于本发明中。因为把将要利用激光处理的区域选择为利用激光直接对其进行照射而不是通过掩模或相似物利用激光对其照射，所以在本实施方式中利用激光直接写入装置。如图28中所示，激光直接写入装置1001包括：用于在激光照射中执行各种控制的个人计算机(下文中称之为PC)1002；用于振荡激光的激光振荡器1003；激光振荡器1003的电源1004；用于使激光衰减的光学***(ND滤波器)1005；用于调制激光强度的声光调制器(AOM)1006；用于放大或缩小激光截面的透镜；光学***1007，包括用于改变光路的反射镜及类似物；具有X台和Y台的基板传送机构1009；用于将由PC 1002输出的控制数据转换为数字/模拟数据的D/A转换器1010；用于根据由D/A转换器输出的模拟电压控制声光调制器1006的驱动器1011；和用于输出用来驱动基板传送机构1009的驱动信号的驱动器1012。
作为激光振荡器1003，可使用能振荡紫外线光、可见光或红外线光的激光振荡器。作为激光振荡器，可使用如KrF、ArF、XeCl和Xe的准分子激光振荡器，如He、He-Cd、Ar、He-Ne和HF的气体激光振荡器，利用如其中添加了Cr、Nd、Er、Ho、Ce、Co、Ti或Tm的YAG、GdVO4、YVO4、YLF和YalO3晶体的固态激光振荡器，和如GaN、GaAs、GaAlAs和InGaAsP的半导体激光振荡器。此外，优选在固态激光振荡器中应用基波的第二到第五谐波。
接下来，将描述利用激光直接写入装置对物质(表面)所进行的曝光处理。当将基板1008置于基板传送机构1009内时，PC 1002通过附图中未示出的摄像机检测标记在基板上的标记的位置。PC 1002基于通过摄像机所检测到的标记的位置数据和预先输入到PC 1002内的写入图案数据，产生用于移动基板传送机构1009的传送数据。此后，PC 1002通过驱动器1011控制由声光调制器1006输出的光量，并利用光学***1005使由激光振荡器1003输出的激光衰减，从而用声光调制器1006控制激光的光量以使其具有预定光量。同时，通过光学***1007使由声光调制器1006输出的激光(激光点)光路和形状发生变化，并通过透镜来会聚光。此后，将已会聚的激光照射到形成在基板上的目标材料上，从而改变目标材料的性质。此刻，控制基板传送机构1009，使其根据PC 1002所产生的传送数据在X方向和Y方向中发生移动。由此，将激光照射到预定部分，从而使目标材料经受曝光处理。
结果是，在由激光所照射区域内目标材料暴露在激光下。光敏物质大致可分为负类型和正类型。在负类型光敏物质的情况下，处于暴露于光之下的部分发生了化学反应，并且利用显影液只留下发生了化学反应的部分，从而形成图案。同时，在正类型光敏物质的情况下，处于暴露于光之下的部分发生了化学反应，并且利用显影液溶解掉发生了化学反应的部分，而保留未发生化学反应的部分将其作为图案。因为目标材料的物质会使激光的能量部分地转换成热量，并且该热量会与部分的目标材料发生化学反应，所以利用激光所照射的目标材料的宽度有时会变得稍大于激光的宽度。此外，对具有较短波长的激光进行会聚从而得到具有较小直径的激光，并且因此优选的是发射出具有短波长的激光来形成具有精确宽度的目标区域。
通过光学***对激光进行处理，从而在薄膜表面上得到具有点形、圆形、椭圆形、矩形、或线形(更确切的是，细长的矩形)的聚束光。
图28示出了利用激光对基板的上表面进行照射而使其曝光的例子。另一选择是，也可使用通过适当地改变光学***和基板传送机构而用激光对基板的后面进行照射的激光束写入装置。
虽然此处在移动基板时使激光选择性地照射到基板，但本发明并不限于此。另一选择是，当在X-Y轴方向内扫描激光时将激光照射到基板上。在这种情况下，优选的是将多角镜、电流计镜或声光偏转器(AOD)用作光学***1007。同样，当基板在X和Y轴中的一个方向上进行移动时，可在X和Y轴中的另一个方向上扫描激光束，从而使基板的预定部分受到激光束的照射。
同样，也可以将灯源发出的光与激光束相结合使用。在这种情况下，利用掩模用灯光对大面积进行照射，而仅利用激光对微观区域进行照射。根据上述光照射处理，可以提高生产量，并可以得到形成精确图案的布线基板或相似物。
下面将参考图1A和1B、图2A到2C、图3A到3C、图4A到4C、图5A到5C、图6A到6D、图7A到7D、和图8A到8F来描述本实施方式。具体地，将描述根据本发明的制造显示装置的方法。首先，将描述制造具有顶栅型薄膜晶体管的显示装置的方法，该薄膜晶体管具有平面结构。图2A、3A、4A和5A是显示装置的像素部分的顶视图。图2B、3B、4B和5B是沿着2A、3A、4A和5A中线A-C的截面图。图2C、3C、4C和5C是沿着2A、3A、4A和5A中线B-D的截面图。
作为基板100，可使用能经受住本发明制造方法中处理温度的、由钡硼硅酸盐玻璃、铝硼硅酸盐玻璃或相似物构成的玻璃基板，石英基板，硅基板，金属基板，不锈钢基板或塑料基板。可以利用CMP方法磨平基板100的表面以使其水平。可将绝缘层形成在基板100上。可利用公知的方法如CVD、等离子CVD、溅射和旋转涂覆方法形成由含硅的氧化物材料或含硅的氮化物材料所制成的绝缘层，从而得到单层或叠层结构。可将面积大约是320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、1000mm×1200mm、1100mm×1250mm、或1150mm×1300mm的大面积基板用作基板100。
优选在基板100上形成当作基膜的绝缘层140。该绝缘层140可以防止污染物或相似物渗透过基板100。通过溅射，例如PVD(物理气相沉积)、减压CVD(化学气相沉淀)和等离子CVD的CVD(化学气相沉积)，旋转涂覆或相似的方法，利用含硅的氧化物材料或氮化物材料在基板100上形成绝缘层140当作基膜，以得到单层或多层结构。在该实施方式中，形成厚度为10-300nm(更优选的是，50-100nm)的氮氧化硅(SiNO)膜，并且利用等离子CVD在其上叠置一层厚度为50-300nm(更优选的是，100-150nm)的氧氮化硅(SiON)薄膜，从而形成绝缘层140。
作为绝缘层，可使用氧化硅(SiOx)，氮化硅(SiNx)，氧氮化硅(SiOxNy)(x＞y)，氮氧化硅(SiNxOy)(x＞y)，以及相似物。绝缘层可包括单层或具有两层或多层的叠层结构。此外，在本说明中，用氧氮化硅表示其中氧含量高于氮含量(SiOxNy)(x＞y)的基板，也将其称之为含氮的氧化硅。相似地，用氮氧化硅表示其中氮含量高于氧含量(SiNxOy)(x＞y)的物质，也将其称之为含氧的氮化硅。在该实施方式中，利用SiH4、NH3、N2O、N2和H2作为反应气体，形成厚度为50nm的氮氧化硅膜，并且利用SiH4和N2O作为反应气体在其上叠置厚度为100nm的氧氮化硅膜。另一选择是，可将氮氧化硅膜的厚度设定为140nm，并且将叠置在该氮氧化硅膜上的氧氮化硅硅的厚度设定为100nm。作为叠置层的其他例子，可使用通过在基板上顺序地叠置氮氧化硅膜、氧氮化硅膜和氮氧化硅膜所形成的叠置结构，或顺序叠置氮化硅薄膜、氧化硅薄膜、氮化硅薄膜所形成的叠层结构。
优选地，在绝缘层101的上层中，形成将要与半导体层接触的、厚度为0.3到5nm的氮化硅膜或氮氧化硅膜。在上述实施方式中，将加速结晶的金属成分(在本实施方式中使用的是镍)添加到半导体层中，然后通过吸气处理(getteringtreatment)将该金属成分清除掉。在氧化硅膜和硅膜之间形成有效的分界面。然而，在其间的分界面中，硅膜内的金属成分与氧化硅内的氧发生反应，从而使金属成分很容易成为金属氧化物(在本实施方式中是氧化镍(NiOx))，并且因此有时很难利用吸气处理将金属成分清除掉。同样，由于氮化硅膜应力或俘获的影响，使氮化硅膜可能对半导体层的分界面产生负面影响。因此，在绝缘层的顶层内形成0.3-5nm厚的氮化硅膜或氮氧化硅膜，与半导体层接触。在该实施方式中，在基板100上将氮氧化硅膜和氧氮化硅膜叠置在一起后，在氧氮化硅膜上形成厚度为0.3-5nm的氮化硅膜或氮氧化硅膜，从而形成具有三层结构的绝缘层。根据上述结构，可以改进对半导体层内金属成分所进行的吸气处理的效果，减小氮化硅膜对于半导体层的负面影响。优选的，通过在保持真空状态下改变反应气体，在同一容器内相同的温度下，连续叠置各层来形成绝缘层。当在保持真空状态下连续地叠置膜时，可防止叠置薄膜间的分界面受到污染。
接下来形成半导体膜。下面将参考图7A到7D描述制造半导体层的具体方法。虽然图7A到7D仅示出了制造半导体层102的方法，但也可以利用同样的方式形成半导体层103。可以利用公知的方法(如，溅射、LPCVD、等离子CVD或相似方法)形成厚度为25-200nm(优选为30到150nm)的半导体膜。在该实施方式中，优选使用通过使非晶形半导体膜结晶而形成的结晶半导体膜。
作为半导体膜的材料，可以使用以下物质，利用以硅烷或锗为代表的半导体材料气体、通过蒸汽生长的方法或溅射方法所制造的非晶性半导体(下文中“AS”)；利用热能通过使非晶形半导体结晶所形成的多晶半导体；半非晶(semiamorphous)半导体(也称之为细晶半导体或微晶半导体，下文中，“SAS”)或类似物。
SAS具有介乎于非晶形结构和结晶结构(包括单晶结构和多晶结构)之间的中间结构，和在自由能方面稳定的第三状态。SAS进一步还包括具有与晶格畸变在一起的近程有序的结晶区域。在半非晶半导体膜的至少一部分中可观测到尺寸大小为0.5-20nm的结晶区域。在包含硅作为其主要组成部分的情况下，拉曼光谱向波数低于520cm-1的方向移动。利用X-衍射在SAS内观测到(111)和(220)的衍射峰，认为该衍射峰是从硅晶格衍生的。SAS包括有至少1原子％或更多的氢或卤素，作为用于封端不饱和键(dangling bond)的中和剂。通过利用硅化物气体进行辉光放电分解(等离子CVD)而形成SAS。作为硅化物气体，可使用SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4和相似物。此外，也可以将F2或GeF4混和在硅化物气体中。也可以利用H2、或H2与从He、Ar、Kr和Ne中选择的一种或多种稀有气体的混合物来稀释该硅化物气体。稀释比例设定在1∶2到1∶1000的范围内。压力设定在大约0.1到133Pa的范围内。电源频率设定为1到120MHz，并且优选是13到60MHz。基板加热温度优选是300℃或更低，并且特别优选地是100到200℃。对于膜内所包含的杂质成分，优选的，将如氧、氮和碳的大气成分中的杂质的浓度设定为1×1020cm-3或更少。尤其是，优选的将氧浓度设定为5×1019cm-3或更少，并且更优选的是1×1019cm-3或更少。此外，当通过添加如氦、氩、氪和氖的稀有气体而使晶格畸变进一步加剧时，可以得到具有增加了稳定性的良好的SAS。此外，可用利用氢气所形成的SAS层，对利用氟气所形成的SAS层进行叠置。
为了在结晶后得到具有有益结晶结构的半导体膜，如图7A内所示，优选将非晶形半导体膜135中例如氧和氮的杂质的浓度减小到5×1018/cm3或更小(下文中，利用二次离子质谱仪(SIMS)测量的原子浓度表示浓度)。上述杂质很容易和催化成分发生反应，抑止了之后将要进行的结晶，并且在结晶后提高了俘获中心或复合中心的密度。
在上述实施方式中，使用热结晶，该热结晶利用了促进非晶形半导体膜或SAS膜结晶的成分。作为加热方法，可以是例如GRTA(气体快速热退火)和LRTA(光源快速热退火)的RTA方法。
对将金属成分引入到非晶形半导体膜内的方法没有特别限定，只要是能将金属成分引入到非晶形半导体膜的表面上或内部的技术即可。例如，可以使用溅射、CVD、等离子处理(包括等离子CVD)、吸收、用于涂覆金属盐溶液的方法、离子注入技术、离子掺杂或相似的方法。上面介绍的利用金属盐溶液的方法是简单且方便的，并且具有易于控制金属成分浓度的优点。并且，为了提高非晶形半导体膜表面的湿润性并为了在非晶形半导体膜整个表面上散布水溶液，优选的是通过在氧气环境中用UV光进行照射，热氧化，利用包含有羟基的臭氧水或充氧水的处理，或相似方法来形成氧化物薄膜。
在本实施方式中，在绝缘层101上形成非晶形半导体膜135，并且使非晶形半导体膜135结晶从而形成结晶半导体膜134。作为非晶形半导体膜135，使用利用SiH4和H2作为反应气体而形成的非晶硅。在本实施方式中，将非晶形半导体膜135内的氧浓度调整为5×1019atom/cm3或更少，并且更优选的是2×1019atom/cm3或更少。当降低例如氧的杂质成分的浓度时，很难在将要作为金属成分而掺杂到半导体薄膜层上的吸气镍内产生例如吸气残渣的吸气缺陷。优选将非晶形半导体膜135的厚度设定为50-300nm。在本实施方式中，所形成的非晶形半导体膜135具有50nm的厚度。
在清除掉形成在非晶形半导体膜上的氧化物膜以后，通过在氧气环境中用UV光进行照射，热氧化，利用包含有羟基的臭氧水或充氧水的处理，或相似方法来形成厚度为10-50另一氧化物膜。在本实施方式中，将Ni作为促进结晶的成分。通过旋转涂覆，来涂覆含有10-100ppm(优选地，10-50ppm)重量Ni成分的水溶液，从而形成金属膜136(见图7A)。也可以将铁(Fe)、镍(Ni)、钴(Co)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)、铂(Pt)、铜(Cu)和金(Au)中的一种或多种用作促进结晶的成分来形成金属膜136。根据其形成条件，金属膜136具有非常薄的厚度，并且它也可不是薄膜形式。优选的，所形成的金属膜136与非晶形半导体膜135接触，以呈现出促进结晶的效果。
接下来，对非晶形半导体膜135进行加热以形成结晶半导体膜134。在这种情况下，为了促进半导体的结晶，将硅化物形成在半导体膜中与金属成分相接触的部分内，并且将硅化物用作核心以增强结晶。此处，在执行了用于脱氢作用的热处理后，执行用于结晶的热处理(在550-650℃下加热5分钟-24小时)。另一选择是，可以利用RTA或GRTA来执行结晶。在热处理中无需使用激光照射就可执行结晶，从而可减小结晶度的变化，因此有可能抑制TFT中将要在之后所出现的变化。
在本实施方式中，在550℃下执行热处理4小时。另一选择是，可利用RTA在650℃下执行热处理6分钟。
可将少量的杂质成分(硼或磷)掺杂到如上所得到的半导体膜134内，以控制薄膜晶体管的阈电压。可以在结晶处理之前将上述杂质成分掺杂到半导体膜内。另一选择是，在通过吸气步骤减少或清除掉结晶半导体膜134内的金属成分之后，可以将上述杂质成分掺杂到结晶半导体膜内。在本实施方式中，利用离子掺杂，将硼掺入到结晶半导体膜134内，其中乙硼烷(B2H6)是无需质量分离就受激发的等离子。进一步，可使用离子注入法执行质量分离。当将杂质成分掺入到非晶半导体膜内时，可利用之后所执行的、用于非晶形半导体结晶的热处理来激活该杂质成分。此外，利用热处理也可改进在掺入杂质成分时所导致的缺陷。
使在后面的步骤中将成为多层半导体层的结晶半导体膜134形成图案。将绝缘层形成在结晶半导体膜134上，该绝缘层将是用于保护相应半导体层中每个沟道形成区域的沟道保护层。作为沟道保护层，可使用包括有从无机材料(如氧化硅，氮化硅，氧氮化硅，氮氧化硅，或相似物)，光敏或非光敏有机(树脂)材料(如聚酰亚胺，丙烯酸，聚酰胺，聚酰亚胺酰胺，苯并环丁烯，或相似物)，抗蚀剂，具有低介电常数的低-K材料，以及相似物中选择出的一种或多种材料的膜。另一选择是，可使用上述膜的叠置层。同样，也可以使用硅氧烷树脂。此外，硅氧烷树脂相当于包含有Si-O-Si键的树脂。硅氧烷包括利用硅(Si)和氧(O)化学键所形成的架构。作为硅氧烷的取代基，可使用至少包括有氢(例如烷基或芳烃)的有机基。同样，也可以利用氟作为其取代基。此外，也可以利用至少包括氢的有机基和氟基作为其取代基。可以利用例如等离子CVD和热CVD的气相生长法或溅射来形成沟道保护层。也可通过利用微滴释放法释放聚酰亚胺、聚乙烯醇或相似物来形成沟道保护层。这就允许省略曝光步骤。此外，也可利用印刷(用于选择性形成图案的方法，如丝网印刷和胶印)来形成沟道保护层。也可使用通过利用涂覆方法所形成的TOF膜或SOG膜。在本实施方式中，在清除掉了形成在结晶半导体膜134上的氧化物膜以后，将50nm厚的氧化硅膜形成在结晶半导体膜134上，并之后使其形成图案从而在沟道形成区域内选择性地形成沟道保护层104(见图7B)。当在使沟道保护层104形成图案过程中使用的掩模通过利用激光的曝光处理进行处理时，可使氧化硅膜精确并正确地形成图案，从而有可能形成具有良好可控性的预期图形的沟道保护层。
当利用金属成分执行结晶时，执行吸气步骤以减少或消除金属成分。所形成的半导体膜与结晶半导体膜134相接触，该半导体膜作为对结晶半导体膜内所含有的金属成分进行吸收的层。在本实施方式中，形成包含有杂质成分的非晶形半导体膜作为吸气沟(gettering sink)，以便捕集金属成分。首先，通过清洗处理清除掉形成在结晶半导体膜134上的氧化物膜。随后，利用等离子CVD在结晶半导体薄膜134上形成半导体膜137a和半导体膜137b。将半导体膜137a的厚度设定为30-100nm(典型地，40-60nm)，并且将半导体膜137b的厚度设定为20-200nm(典型地，50-150nm)。半导体膜137a和137b内都包含杂质成分。作为杂质成分，可使用赋予了n-型电导性的杂质成分，赋予了p-型电导性的杂质成分，稀有气体成分及相似物。例如，可使用磷(P)，氮(N)，砷(As)，锑(Sb)，铋(Bi)，硼(B)，氦(He)，氖(Ne)，氩(Ar)，氪(Kr)和氙(Xe)中的一种或几种。另一选择是，可将例如氩气的稀有气体添加到具有n-型电导性的半导体层内，该层内包含将要使用的、赋予了n-型电导性的杂质成分。在本实施方式中，半导体膜137a和137b包含赋予了n-型电导性的杂质成分(在本实施方式中是磷)，其中将半导体膜137a内的杂质浓度设定为低于半导体膜137b中的杂质浓度。对于杂质成分来说，可以利用CVD或相似方法形成包含有杂质成分的半导体膜。另一选择是，可以在形成半导体膜之后，利用离子注入或相似方法将杂质成分添加到半导体膜内。
将半导体膜137a形成为n-型低浓度杂质区域(也称之为n-区域)，而将半导体膜137b形成为n-型高浓度杂质区域(也称之为n+区域)。因此，沿深度方向以固定浓度将赋予n-型电导性的杂质成分分散在相应的半导体薄膜137a和137b内，其中分散在半导体膜137a内的、赋予n-型电导性的杂质浓度低于分散在半导体膜137b内的杂质浓度。把是n+区域的半导体膜137b作为源极和漏极区域，而把是n-区域的半导体膜137a作为LDD(轻掺沟道)区域。进一步，因为它们是单独形成的，所以在n+区域和n-区域之间具有分界面。可以通过控制具有不同杂质成分浓度的相应半导体膜的厚度而对n+区域和n-区域的厚度进行控制。
同时，可以形成半导体膜，并利用离子掺杂或离子注入添加赋予n-型电导性的杂质成分。在这种情况下，可以利用它们的掺杂条件来控制具有一种电导性的半导体膜内杂质成分浓度的分配。除本实施方式的半导体膜137a和137b，沿厚度方向在半导体膜表面上提供n-型高浓度杂质区域(也称之为n+区域)，该n-型高浓度杂质区域是上部，并具有浓度为1×1019/cm3或更多的、赋予n-型电导性杂质成分，而在该半导体薄膜层远离于其表面的底部中提供n-型低浓度杂质区域(也称之为n-区域)，该n-型低浓度杂质区域是下部，并具有浓度为1×1016/cm3-1×1019/cm3(优选是5×1016/cm3-5×1018/cm3)的、赋予n-型电导性的杂质成分。将n+区域作为源极区域或漏极区域，而将n-区域作为LDD区域。并且，在n-区域和n+区域之间没有分界面，且n+区域和n-区域可以根据赋予n-电导性的杂质成分浓度而发生相互交换。在通过离子掺杂或离子注入而形成包含有赋予了n-型电导性的杂质成分的半导体膜的情况下，可通过根据掺杂条件控制浓度分布，来任意控制n+区域和n-区域的厚度。因为半导体薄膜具有n+区域和n-区域，所以使降低电场的效果得以改善，从而有可能形成就热载体而论具有改进了电阻特性的薄膜晶体管。
在本实施方式中，利用等离子CVD，将包含有作为赋予n-型电导性杂质成分(施主型成分)的磷的硅膜形成为半导体膜137a和137b。因为半导体膜137a和137b之间的赋予n-型电导性的杂质成分的浓度不同，所以将半导体膜137a变成n-型低浓度杂质区域，而将半导体膜137b变成n-型高浓度杂质区域。可将n-型低浓度杂质区域的杂质浓度设定为1×1016/cm3-1×1019/cm3，优选地，5×1016/cm3-5×1018/cm3，而优选的将n-型高浓度杂质区域的杂质浓度设定为是n-型低浓度杂质区域的杂质浓度的10-100倍，并且可将其设定为1×1019/cm3-3×1021/cm3。将是n-型低浓度杂质区域的半导体膜137a的厚度设定为20-200nm，且典型地是50-150nm。在本实施方式中，所形成的半导体膜137a具有50nm的厚度。将是n-型高浓度杂质区域的半导体薄膜137b的厚度设定为30-100nm，典型地是40-60nm。在本实施方式中，所形成的半导体膜137b的厚度为50nm。
此后，执行热处理，以减少或消除金属成分。沿图7C中箭头所示的方向，通过热处理移动结晶半导体膜134内所包含的金属成分，从而将金属成分捕集在半导体薄膜137a和137b内。将通过热处理而清除掉包含在其内部的金属成分的结晶半导体膜134变成结晶半导体膜139，而将半导体膜137a和137b变成包含有可促进结晶的金属成分的半导体膜138a和138b。在本实施方式中，半导体膜138a和138b包含赋予n-型电导性的杂质成分和促进结晶的金属成分。根据上述步骤，可对包含在结晶半导体膜内的、促进结晶的金属成分(在本实施方式中是镍)的浓度进行调整，而使其不给装置特性带来负面影响，或者，将浓度设定为1×1018/cm3或更少，并希望是1×1017/cm3。此外，在吸气处理后金属成分将迁移到其上的半导体膜138a和138b，有时通过热处理使其结晶。此外，在本实施方式中随同吸气步骤激励赋予n-型电导性的杂质成分(施主型成分)。热处理可以在氮气气氛中执行。在本实施方式中热处理在550℃下执行4小时。另一选择是，热处理也可以利用RTA在650℃执行6分钟。
接下来，利用掩模使结晶半导体膜139和半导体膜138a和138b形成图案。在本实施方式中，制造光掩模，并利用光刻同时也利用光掩模对上述薄膜进行形成图案处理，从而形成半导体层102，具有n-型电导性的半导体层106，和具有n-型电导性的半导体层108(见图7D)。类似地，形成半导体层103，沟道保护层105，具有n-型电导性的半导体层107和具有n-型电导性的半导体层109(见图2C)。可以利用旋转涂覆或相似方法将光掩模形成在基板的整个表面上，或利用微滴释放法将光掩模选择性地形成在基板表面上，然后使光掩模在激光或相似物下曝光，以形成具有微观图案的掩模。利用具有微观图案的掩模，有可能形成具有精确、准确预定图形的半导体膜。
另一选择是，通过利用如环氧树脂、丙烯酸树脂、酚醛树脂、酚醛清漆树脂、三聚氰胺树脂和聚氨酯树脂的树脂材料，选择性地释放组合物，从而无需执行曝光处理就可形成掩模。同样，还可通过微滴释放方法，利用有机材料，如苯并环丁烯、聚对亚苯基二甲基、flare和具有光传输特性的聚酰亚胺；利用由硅氧烷聚合物或相似物的聚合作用所形成的化合物材料；利用包含有水溶性均聚物和水溶性共聚物的组合物材料；或利用相似的材料来形成掩模。可以通过控制溶剂浓度或添加表面活性剂、或相似方法来适当地调整任何材料的表面张力和粘性。
不管是等离子蚀刻(干蚀刻)还是湿蚀刻，都可以在形成图案过程中用作蚀刻处理。在对大面积基板进行蚀刻处理时，等离子蚀刻是优选的。作为蚀刻气体，可使用含氟的气体如CF4、NF3、SF6和CHF3；含氯的气体，典型地是Cl2、BCl3、SiCl4或CCl4；或O2气。此外，还可适当地向其中添加惰性气体，如He和Ar。当在大气压力释放下执行蚀刻时，可局部地执行电释放加工，并且因此没有必要在基板的整个表面上形成掩模层。
释放含导电材料的组合物以形成源极或漏极层114、源极或漏极层115、源极或漏极层116和源极或漏极层117。通过将源极或漏极层114、115、116和117用作掩模，使具有n-型电导性的半导体层106、具有n-型电导性的半导体层108、具有n-型电导性的半导体层107和具有n-型电导性的半导体层109形成图案，以形成具有n-型电导性的半导体层110a、110b、111a、111b、112a、112b、113a和113b(见图3A到3C)。也可将源极或漏极层114用作布线层，并且也可将源极或漏极层116用作电源线。
优选的是利用用公知方法，例如印刷、电解电镀、PVD(物理汽相沉积)、CVD(化学汽相沉积)和蒸发来形成源极或漏极层。同样，也可以利用微滴释放法使源极或漏极层具有预定图案。作为源极或漏极层的材料，可以任意使用金属如钨(W)、钼(Mo)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钴(Co)、镍(Ni)、铂(Pt)、铝(Al)、银(Ag)、金(Au)和铜(Cu)；或其合金；或它们的金属氮化物。此外，可将包含有上述材料的多层进行叠置，以形成源极或漏极层。典型地，可以在基板表面上顺序地叠置氮化钽薄膜和钨膜。此外，可使用通过混和硅以及赋予一种电导性的杂质成分所形成的材料。例如，可使用具有n-型导电性的非晶形硅膜，该非晶形硅膜包含赋予n-型电导性的杂质成分，例如磷(P)。
此外，可以利用具有光传输特性的导电材料形成源极或漏极层。例如，源极或漏极层可以由氧化铟锡(ITO)、含氧化硅的氧化铟锡(ITSO)、氧化锌(ZnO)、氧化锡(SnO2)或相似物构成。优选的，它们是通过溅射氧化铟锡(ITO)、含氧化硅的氧化铟锡(ITSO)、氧化锌(ZnO)或相似物而构成的。更优选的是，它们是通过溅射，以在该ITO中包含2-10重量％的氧化硅为目标，由含氧化硅的氧化铟锡构成的。此外，也可使用导电材料，例如含有氧化硅的氧化铟与氧化锌的合金，该合金是在氧化铟中混入了2-20％的氧化锌(ZnO)。
在本实施方式中，释放含银的组合物作为导电材料，之后在550℃下烘烤以形成源极或漏极层114、115、116和117。在本实施方式所形成的顶栅型平面结构内，在通过热处理使结晶半导体形成为半导体层后，执行形成例如源极层、漏极和栅极层的导电层的步骤，并且因此可将高耐热材料用作导电层。因此，放宽了源极或漏极层材料的选择范围。此外，由于热处理并没有造成电极层在形状、功能和特性上出现缺陷，由此提高了可靠性。
微滴释放装置通常表示用于释放微滴的装置，例如包括组合物释放部分的喷嘴和包括一个或多个喷嘴的喷头。将装配于微滴释放装置内的喷嘴直径设定为0.02-100μm(优选地，30μm或更小)。将通过喷嘴所释放的微滴数量设定为0.001-100pl(优选地，0.1pl或更多以及40pl或更少，更优选地，10pl或更少)。释放量的增加与喷嘴的尺寸大小的增加成比例。喷嘴的释放部分优选尽可能地接近目标部分。优选地，将释放部分和目标部分之间的距离设定为大约是0.1-3mm(更优选地，1mm或更短)。
作为通过释放部分而释放的组合物，可使用溶解或分散在溶剂内的导电材料。作为导电材料，可以使用金属，例如Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W和Al；金属硫化物，例如Cd和Zn的硫化物；氧化物，例如Fe、Ti、Si、Ge、Zr和Ba的氧化物；卤化银的微粒或分散剂纳米大小的颗粒或相似物。此外，也可以使用用作具有光传输特性的导电膜的氧化铟锡(ITO)，包括氧化铟锡和氧化硅的ITSO，有机铟，有机锡，氧化锌，氮化钛和相似物。可以将上面介绍的多种金属成分混入到导电材料内。进一步，考虑到特定的电阻值，最好将其中溶解或分散了金、银和铜中的任何一种的溶剂用作通过释放部分所释放的组合物。更优选地是，使用低电阻的银或铜。当使用银或铜时，优选地将阻挡膜与银或铜相结合以阻挡杂质。作为阻挡膜，可以使用氮化硅膜或硼化镍(NiB)。
同样，可以使用具有多层的颗粒，其中导电材料被另一种导电材料覆盖。例如，可以使用在其中用硼化镍(NiB)覆盖铜并且用银覆盖硼化镍、或相似的三层结构的颗粒。作为溶剂，可以使用酯，例如醋酸丁酯和醋酸乙酯；醇，例如异丙醇和乙醇；有机溶剂，例如丁酮和丙酮；或相似物。为了防止组合物干燥并可流畅地通过释放部分对其进行释放，优选的组合物的粘性为20mPa·s(cps)或更小。组合物的表面张力优选地为40mN/m或更小。可以根据将要使用的溶剂和所要达到的目的，对组合物的粘性等特性进行适当地调整。例如，优选地将在溶剂中溶解或分散了ITO、有机铟和有机锡的组合物的粘性设定为5-20mPa·s；优选地将在溶剂中溶解或分散了银的组合物的粘性设定为5-20mPa·s；并且优选地将在溶剂中溶解或分散了金的组合物的粘性设定为5-20mPa·s。
同样，可将多种导电材料层层叠置。另一选择是，可以通过微滴释放法，将银作为导电材料而形成导电层，然后用铜或相似金属覆盖该导电层。可以通过电镀或化学(无电的)镀来实现镀覆。可将基板表面浸泡在充满了包含有镀覆材料的溶液的容器内。另一选择是，基板可以被倾斜地(或垂直地)固定并使包括镀覆材料的溶液流过基板表面，从而使该表面覆盖有溶液。这种做法的优点在于可以使处理装置小型化。
虽然导电颗粒的直径取决于每个喷嘴的直径、预定图案的形状等，但是为了防止堵塞喷嘴并制造出微观图案的目的，导电颗粒的大小最好要尽可能地小。优选地，颗粒的直径设定为0.1μm或更小。利用公知的方法，例如电解、雾化和精减来形成组合物，并且其颗粒大小典型地是大约0.01-10μm。然而，在利用气相蒸发方法的情况下，受分散剂保护的每个纳米大小的颗粒是微观的，并且大约是7nm大小。并且，当每个纳米大小的颗粒的表面都覆盖了涂料时，溶剂中的纳米颗粒在室温下不会聚集在一起，而是均匀地分散在溶剂内，并且表现出与含水流体相类似的性质。因此，最好使用涂料。
当在减压下执行释放组合物的步骤时，使组合物的溶剂蒸发直到附着了通过喷嘴所释放的物体为止，并且因此可省略掉随后将要执行的干燥和烘烤步骤。更进一步，因为氧化物膜等并没有形成在导电层表面上，所以优选的是可以在减压下执行释放组合物的步骤。在将组合物释放到基板上之后，执行干燥和烘烤步骤中的一个或两个都执行。干燥和烘烤中的每个步骤都是热处理步骤。例如，干燥步骤是在100℃下加热大约3分钟，而烘烤步骤是在200-350℃下加热15-60分钟，并且其目的、温度和时间都是不同的。通过激光照射，快速热退火，加热炉或相似方法，在常压或减压下执行干燥和烘烤步骤。进一步，对热处理的执行时间没有特殊限定。可以使基板预先加热以便有利于执行干燥和烘烤步骤。同时，加热温度取决于基板或相似物的材料，但通常设定在100-800℃(优选地，200-350℃)。通过上述方法，纳米颗粒互相接触并熔接在一起，而且通过***的固化和收缩树脂以及使组合物中溶剂挥发或用化学方法清除掉分散剂的方式，来加速熔接键合。
可以将连续波形或脉冲气体激光器或固态激光器用于激光照射。将准分子激光器、YAG激光器和相似的激光器用作前者的气体激光器，而将利用例如添加了Cr、Nd的YAG、YVO4和GdVO4和相似晶体的激光器用作后者的固态激光器。优选地，所使用的连续波形激光器与激光的吸收系数有关。另一选择是，可以使用结合了脉冲振荡和连续波形的、所谓的混和激光照射。进一步，可根据基板100的耐热特性，利用激光使热处理瞬间执行几微秒到几十秒，从而不破坏基板100。当利用红外线灯、卤素灯、或在惰性气体气氛下透过红外线光发射出紫外线光的装置来迅速提高温度时，通过瞬间对基板加热几微秒到几分钟而执行快速热退火(RTA)。因为上述热处理是瞬间进行的，所以仅有上表面的薄膜受到充分加热，从而不使下面的膜受到负面影响。也就是说，上述热处理没有给具有低耐热性的基板如塑料基板带来负面影响。控制激光使之可选择性地照射电极层，从而使本发明的半导体层未受到激光照射。
下面将参考图6A-6D描述制造源极或漏极层的方法。因为所形成的源极或漏极层114、115、116和117具有微观图案，所以只要在良好的可控条件下形成它们，就不会产生例如由于形成源极或漏极层时的失败所导致短路的缺陷。因此，利用激光执行微观处理以准确地在半导体层上使源极或漏极层形成图案。如图6A中所示，在基板200上形成绝缘层201，半导体层202a，半导体层202b，沟道保护层203a，沟道保护层203b，具有n-型导电性的半导体层204a，具有n-型电导性的半导体层204b，具有n-型电导性的半导体层205a和具有n-型电导性的半导体层205b，并且形成导电膜206使之覆盖上述层。可以通过蒸发、CVD、溅射或相似方法形成导电薄膜206。在本实施方式中，通过利用微滴释放装置207a和207b而选择性地形成导电薄膜206(见图6A)。此后，形成由抗蚀剂所构成的掩模208。
利用激光209a和209b照射由抗蚀剂所构成的掩模208，并且使其在激光下曝光，以形成已曝光区域210a和210b(见图6B)。因为本实施方式中使用正光敏抗蚀剂，所以使掩模在激光下曝光，并利用蚀刻剂清除掉已曝光区域210a和210b，从而形成开口211a和211b(见图6C)。通过蚀刻法利用具有开口211a和211b的掩模使导电膜206形成图案，从而形成源极或漏极层212a、212b和212c。通过用源极或漏极层212a、212b和212c作为掩模，对具有n-型电导性的半导体层204a、204b、205a和205b进行蚀刻，这样有可能形成具有n-型电导性的半导体层213a、213b、213c、213d、214a、214b、214c和214d(见图6D)。因此，通过利用微观掩模使导电薄膜准确地形成出具有良好可控性的图案，该掩模是利用激光形成的，并且因此可以形成具有预定形状的源极或漏极层。因此，因为在形成源极或漏极层时并没有出现缺陷，所以提高了薄膜晶体管的可靠性。进一步，可使通过蚀刻未形成图案的源极或漏极层212a和212b的边沿从而具有有一定曲率半径的弯曲形状。通过利用微滴释放法，减小了材料损失并且简化了制造过程，从而使其具有低成本且生产效率高的优点。
在使具有n-型电导性的半导体层形成图案的过程中，将沟道保护层用作蚀刻停止器。然而，如图6A至6D中所示，有时根据其蚀刻条件对沟道保护层进行部分地蚀刻。因为沟道保护层是用于保护半导体层的沟道形成区域使其不受蚀刻的绝缘层，所以在蚀刻条件下执行刻蚀，以便不清除掉所有的沟道保护层且使沟道形成区域不曝光。
在形成了源极或漏极层114、115、116和117以后，可以利用加压或相似方法使它们变平坦。在对源极或漏极层加压时，也可以执行加热步骤。同样，可利用溶剂或相似物使源极或漏极层的表面软化或使其溶解，并可利用气刀将不平坦的部分清除掉。另一选择是，可以利用CMP将不平坦的地方磨光。通过微滴释放法形成源极或漏极层，执行预烘烤步骤，并执行加压步骤，之后是烘烤步骤。当在烘烤步骤之前执行加压步骤时，释放包含在源极或漏极层中的氧，以降低氧的浓度。因此，除了可使源极或漏极层平面化以外，上述加压步骤也具有减小电阻的效果。
当利用包含有具有光敏物质的导电材料来形成例如源极层、漏极层和栅极层、或布线层的电极层时，可以直接利用激光对导电膜进行照射而无需形成由抗蚀剂所构成的掩模，并执行曝光处理，之后利用蚀刻剂进行移除。因此，可使导电膜形成为具有预定形状的图案。由于没有利用掩模从而使上述情况具有简化了制造步骤的优点。作为含有光敏物质的导电材料，可以使用包含有例如Ag、Au、Cu、Ni、Al和Pt金属或其合金的材料；以及有机高分子量树脂，聚合引发剂，聚合单体，或由溶剂所构成的光敏树脂或相似物。作为高分子量树脂，可以使用酚醛清漆树脂，丙烯酸共聚物，甲基丙烯酸共聚物，纤维素衍生物，环化橡胶树脂，以及相似物。
接下来，将栅极绝缘层125形成在源极或漏极层114、115、116、117和沟道保护层104和105上。栅极绝缘层125是任意利用氧化硅(SiOx)，氮化硅(SiNx)，氧氮化硅(SiOxNy)(x＞y)，氮氧化硅(SiNxOy)(x＞y)或相似物形成的。并且，可以用以下方式形成栅极绝缘层125，即利用包括有氧化硅(SiOx)，氮化硅(SiNx)，氧氮化硅(SiOxNy)(x＞y)，氮氧化硅(SiNxOy)(x＞y)或相似物中的一种的单层；或包括有它们的组合的叠置层。更进一步，本实施方式中栅极绝缘层125内包含氢。当利用微滴释放法所形成的导电层是由银、铜或相似物构成的时候，优选的是将氮化硅膜或NiB膜形成在导电层上作为阻挡膜，从而防止杂质进入并且使其表面平坦。此外，为在低温下形成栅极电流泄漏更小的致密绝缘膜，将含有例如氩气的稀有气体成分的反应气体混入到将要形成的绝缘膜内。在本实施方式内，将SiH4和N2O作为反应气体而形成厚度为120nm的氧化硅膜。此外，优选的使栅极绝缘层125的厚度为80-200nm。
通过蚀刻在栅极绝缘层125内形成到达源极或漏极层115的开口126。在该蚀刻步骤中可以使用干蚀刻或湿蚀刻。在上述开口126内，源极或漏极层115和在后面形成的栅极层119彼此电连接。
将包含导电材料的组合物从微滴释放装置124a和124b内释放到栅极绝缘层125上，从而在该栅极绝缘层125上形成栅极层118和栅极层119(见图4B)。以与形成上面描述的源极或漏极层相同的步骤，执行在栅极绝缘层125上形成栅极层118和119的步骤。栅极层118也可以用作栅极布线层。在本实施方式内，释放出包含有银的组合物作为导电材料，然后以300℃进行烘烤从而形成栅极层118和119。在开口126内形成栅极层119允许源极或漏极层114电连接到在开口126内的栅极层119上。
作为用于形成栅极层所使用的导电材料，可以使用主要包含有例如Ag(银)、Au(金)、Cu(铜)、W(钨)和Al(铝)的金属颗粒的组合物。此外，该组合物也可与氧化铟锡(ITO)、包括有氧化铟锡和氧化硅的ITSO、有机锡、有机铟、氧化锌、氮化钽或相似的具有光传导性的物质相结合使用。
以与形成源极或漏极层相同的方式，在形成了栅极层118和119之后通过加压或相似方法执行平坦化步骤。此外，当利用微滴释放法形成栅极层时，执行预烘烤步骤，并且在执行最后的烘烤步骤以前执行加压步骤，除了使栅极层平坦化以外，还释放了包含在栅极层内的氧。这样就带来减小电阻的效果。
最好将绝缘膜128形成为覆盖源极或漏极层、半导体层、栅极绝缘层、和栅极层的钝化膜。可以通过用于形成薄膜的方法如等离子CVD和溅射法，利用氮化硅、氧化硅、氮氧化硅、氧氮化硅、氧氮化铝、氧化铝、类金刚石碳(DLC)、含氮化物的硅(CN)、或其他绝缘材料来形成上述绝缘薄膜128。此外，钝化膜可包括单层或叠置层结构。在本实施方式内，将厚度为100nm的氮化硅膜用作绝缘膜128。
此后，优选的是在氢气或氮气中通过加热使半导体层102和103氢化。当在氮气中对它们加热时，优选地是将含氢的绝缘膜用作绝缘膜128。
接下来，形成绝缘层129。在本实施方式中，在基板的整个表面形成绝缘层129，并通过蚀刻法同时利用由抗蚀剂或类似物所构成的掩模使其形成图案。当在可以直接或选择性形成图案的位置处利用微滴释放法或印刷法形成上述绝缘层129时，就没有必要通过蚀刻来使绝缘层形成图案。在本实施方式中，在用作层间绝缘层的绝缘层129上形成用作分隔壁的第二绝缘层。在这种情况下，也将绝缘层129称为第一绝缘层。
可以利用无机绝缘材料，例如氧化硅、氮化硅、氧氮化硅、氧化铝、氮化铝、氧氮化铝、类金刚石碳(DLC)、含氮化物的碳(CN)和聚硅氮烷；丙烯酸、甲基丙烯酸、其衍生物；有机绝缘材料，例如聚酰亚胺、芳族聚酰胺、聚苯并咪唑、和苯并环丁烯；或硅氧烷树脂形成绝缘层129。此外，可利用光敏材料或非光敏材料，如丙烯酸类和聚酰亚胺来形成绝缘层129。
在本实施方式中，将利用硅氧烷树脂材料形成的涂膜用作绝缘层129。也将上述已烘烤过的涂膜称为含烷基的氧化硅膜(SiOx)。
在绝缘膜128、绝缘层129和栅极绝缘层125中，形成到达源极或漏极层117的开口132。上述开口也可以通过蚀刻利用由抗蚀剂所构成的掩模形成。可以将具有通过利用激光的曝光处理所形成的微观图形的掩模当作用于蚀刻的掩模。将布线层131形成在上面所制造的开口132内。也可以利用与源极或漏极层以及栅极层相同的材料形成布线层131。在本实施方式中，通过微滴释放法利用银形成布线层131。
将含有导电材料的组合物选择性地释放在绝缘层129上，从而形成与布线层131接触的第一电极层130(见图5C)。在透过基板100发射出光，或者制造透射型显示板的情况下，按照如下步骤形成第一电极层130：使包含有具有能至少传输可见光的光传输特性的导电材料的组合物形成为预定图案，该导电材料例如是氧化铟锡(ITO)、含氧化硅的氧化铟锡(ITSO)、含氧化锌(ZnO)的氧化锌锡(IZO)、氧化锌(ZnO)、添加了镓(Ga)的ZnO和氧化锡(SnO2)，并然后对其进行烘烤。
同样，优选通过溅射利用氧化铟锡(ITO)、含氧化硅的氧化铟锡(ITSO)、氧化锌(ZnO)或相似物形成第一电极层130。更优选的是，通过溅射利用含氧化硅的氧化铟锡构成第一电极层，其中以在ITO中混入了2-10重量％的氧化硅为目标。此外，可以使用添加了镓(Ga)的ZnO导电材料、含氧化硅的氧化锌铟(IZO)和混入了2-20％氧化锌(ZnO)的氧化铟，其是导电的氧化物材料。在通过溅射形成了第一电极层130之后，利用微滴释放法形成掩模层，并且将掩模层蚀刻成预定图案。在本实施方式中，通过微滴释放法利用具有光传输特性的导电材料形成第一电极层130。具体地，利用氧化铟锡或含ITO以及氧化硅的ITSO形成第一电极层130。
在本实施方式中，在形成了布线层131后，形成与布线层131接触的、彼此电连接的第一电极层130。另一选择是，在绝缘层129上选择性地形成了第一电极层130后，可以将布线层131与第一电极层130以及源极或漏极层117接触，从而使它们彼此电连接。在这种情况下，可以颠倒布线层131和第一电极层130的层叠顺序，并且将第一电极层130形成在绝缘层129上，然后将布线层131形成在第一电极层上。
根据上面描述的过程，就完成了用于显示装置的TFT基板(也可称之为部件基板)，在该基板100上将具有平面结构的顶栅型薄膜晶体管和作为像素电极层的第一电极层互相连接。
随后，选择性地形成绝缘层(同样，也称之为分隔壁或坡)121。在第一电极层130上形成具有开口的绝缘层121，并覆盖布线层131。在本实施方式中，将绝缘层121形成在基板的整个表面上，并通过蚀刻同时利用由抗蚀剂或相似物所构成的掩模使该绝缘层121形成图案。当通过可以直接或选择性地形成图案的微滴释放法或印刷法形成上述绝缘层121时，没有必要利用蚀刻使绝缘层形成图案。
利用无机绝缘材料，例如氧化硅、氮化硅、氧氮化硅、氧化铝、氮化铝和氧氮化铝；丙烯酸、甲基丙烯酸或其衍生物；耐热高分子量材料，例如聚酰亚胺、芳族聚酰胺和聚苯并咪唑；或绝缘材料，例如无机硅氧烷来形成绝缘层121，该无机硅氧烷包括在包括硅、氧和氢的化合物中的Si-O-Si键，其利用作为原料的硅氧烷材料或有机硅氧烷来形成，在所述有机硅氧烷中硅上的氢可以用有机基如甲基和苯基代替。此外，可用如丙烯酸和聚酰亚胺的光敏材料或非光敏材料形成绝缘层121。优选地，绝缘层121具有曲率半径连续变化的形状，从而提高形成在绝缘层121上的场致发光层122和第二电极层123的覆盖率。
另一选择是，在利用微滴释放法释放了绝缘层121的组合物后，可以利用压力对组合物的表面进行加压以便使其表面平坦。作为对其表面加压的方法，可以利用辊子或相似物在其表面上进行扫描而使表面上的不均匀处变平，或者可以利用平板垂直地对该表面进行加压。同样，可以利用溶剂或相似物使表面软化或使其溶解，并利用气刀将其表面上的不均匀部分清除掉。另一选择是，可以利用CMP将不均匀磨光。上述步骤可以在由于微滴释放法而产生不均匀的情况中执行，从而使不均匀表面变平。当通过上述步骤提高了平整度后，可以防止显示装置的显示特性出现不一致性，从而有可能显示出高分辨率的图像。
所形成的光发射元件与薄膜晶体管电连接(见图1B)。
在大气压力中在200℃下执行热处理以清除掉包含在第一电极层130和绝缘层121内的或在形成场致发光层122之前附着于其表面上的湿气。优选地，可以在200-400℃温度下执行热处理，并且更优选地，在减压中在250-350℃温度下执行热处理，并且通过真空蒸发或微滴释放法在减压下连续地形成场致发光层122而不将其暴露于空气中。
作为场致发光层122，通过蒸发利用蒸发掩模分别选择性地形成显示红(R)、绿(G)和蓝(B)色光的材料。也可以通过微滴释放法(例如，利用低分子量材料、高分子量材料或相似物)，以与滤色器相同的方式来形成显示红(R)、绿(G)和蓝(B)色光的材料。上述情况是优选的，因为显示红(R)、绿(G)和蓝(B)色光的材料可以无需利用掩模而单独地形成。在场致发光层122上叠置第二电极层123，以获得利用了具有显示功能的发光元件的显示装置。
虽然附图中没有示出，但用钝化膜覆盖第二电极层123也是有效的。在制造显示装置过程中所形成的保护膜可以包括单层结构或多层结构。可以利用包含有氮化硅(SiN)、氧化硅(SiO2)、氧氮化硅(SiON)、氮氧化硅(SiNO)、氮化铝(AlN)、氧氮化铝(AlON)、含氮量高于含氧量的氮氧化铝(AlNO)、类金刚石碳(DLC)、以及含氮的碳(CNx)的绝缘膜来形成钝化膜。可以使用上述绝缘膜的单层或叠层结构。例如，可以使用含氮碳(CNx)和氮化硅(SiN)的叠置层。还可以将有机材料用作钝化膜。例如，可以使用高分子量有机材料的叠置层，例如苯乙烯聚合物的叠置层。此外，利用下面的材料也是可能的，即其中利用硅(Si)和氧(O)的化学键形成骨架结构，其中在取代基中至少包括氢，或取代基中包括氟、烷基和芳族碳氢中的至少一种。
此时，优选地将具有极好覆盖率的膜用作钝化膜。例如，优选将碳膜，并且尤其是DLC膜用作钝化膜。因为可以在100℃或更低的温度下形成DLC膜，所以可以很容易地在具有低耐热性的场致发光层上形成该膜。可以通过等离子CVD(典型地，RF等离子CVD、微波CVD、电子回旋共振(ECR)、CVD、热丝CVD或相似方法)、燃烧火焰、溅射、离子束蒸发、激光蒸发以及相似方法来形成DLC膜。将氢气和含烃的气体(例如CH4、C2H2、C6H6等等)用作形成膜所使用的反应气体。利用辉光放电使反应气体离子化。使离子加速以便与使其负自偏压阴极碰撞。可以将C2H4气和N2气作为反应气体来形成CN膜。DLC膜对于氧具有高的阻挡性，并且能防止场致发光层发生氧化。因此，DLC膜能防止场致发光层在随后的密封步骤中发生氧化。
接下来，形成密封材料并且利用密封基板对TFT基板进行密封。然后，将柔性印刷电路板连接与栅极层118电连接的棚极布线层以及与源极或漏极层114电连接的源极布线层。从而使它们与外部电连接。
接下来，提供用于连接的布线基板，从而使显示装置内部的布线层通过各向异性导电层与其电连接。布线基板用于传送来自于外部的信号以及电势。例如，可以使用FPC(柔性印刷电路)或相似电路。通过上面所描述的工艺，就完成了显示装置(同样，也称之为显示板)，其包括具有平面结构的顶栅型开关TFT、驱动TFF和电容元件。利用源极或漏极层116、栅极绝缘层125和栅极层119形成电容元件。
利用终端电极层将显示装置内部的布线层和FPC互相电连接。可以分别利用与形成栅极层相同的材料和相同的工艺与源极或漏极层相同的材料和相同的工艺、和与栅布线层相同的材料和相同的工艺来形成终端电子层。将参考图43A1和43A2、图43B1和图43B2、以及图43C1和图43C2描述使FPC和显示装置内的布线层互相电连接的例子。
在图43A1内，将薄膜晶体管9和与薄膜晶体管9以及与发光元件装配在一起的第一电极层电连接的布线层6形成在基板1上。利用密封材料3将基板1连接到反向基板8。利用各向异性导电膜7a和7b将从显示装置内部所延伸的布线层、FPC2a和FPC2b连接在一起，其中布线层形成在密封材料3的外部。
图43A1、43B1和43C1是显示装置的顶视图，图43A2、43B2和43C2是沿着图43A1、43B1和43C1中线G-H和线M-N的截面图。在图43A1和43A2中，通过与源极或漏极层相同的工艺利用与其相同的材料形成终端电极层5a和终端电极层5b。将延伸到密封材料外部的源极布线层4a提供到终端电极层5a内，并且通过各向异性导电膜7a将终端电极层5a和FPC2c互相连接。另一方面，将延伸到密封材料外部的栅极布线层4b连接到终端电极层5b上，并且通过各向异性导电膜7b将终端电极层5b连接到FPC2b。在本实施方式中，通过与栅极相同的生产工艺并利用与其相同的材料形成栅极布线层，而通过与布线层相同的生产工艺并利用相同的材料形成源极布线层。
在图43B1和43B2中，通过与栅极布线层相同的生产工艺并利用与其相同的材料形成终端电极层55a和终端电极层55b。利用延伸到密封材料外部的棚极布线层形成终端电极层55b，并且通过各向异性导电膜7b将终端电极层55b和FPC2b互相连接。另一方面，将利用与延伸到密封材料外部的布线层相同的生产工艺并利用与其相同的材料所形成的源极布线层54a连接到终端电极层55a，并且通过各向异性导电膜7a将终端电极层55a和FPC2a互相连接。
在图43C1和43C2中，通过与布线层相同的生产工艺并利用与其相同的材料形成终端电极层65a和65b。将终端电极层65b连接到延伸到密封材料外面的栅极布线层64b上，并且通过各向异性导电膜7b使终端电极层65b和FPC2b互相连接。另一方面，利用与延伸到密封材料外部的布线层相同的生产工艺并利用与其相同的材料所形成的源极布线层形成终端电极层65a，并且通过各向异性导电膜7a将终端电极层65a和FPC2a互相连接。
虽然本实施方式中示出了具有单栅极结构的开关TFT，但也可以形成具有多栅极结构的开关TFT，如双栅极结构的开关TFT。
根据上面所描述的工艺，可以形成具有结晶半导体膜的平面结构的顶栅型薄膜晶体管。因为本实施方式中所形成的薄膜晶体管是利用结晶半导体膜形成的，所以其与利用非晶形半导体膜所形成的薄膜晶体管相比具有更高的迁移率(大约是2-70cm2/Vsec，并且典型的是，大约20-50cm2/Vsec)。同样，除了包括赋予一种电导性的杂质成分之外，源极和漏极区域还包含具有促进结晶功能的金属成分。因此，可以形成具有低电阻率的源极和漏极区域。结果是，可以制造出能以高速操作的显示装置。
与利用非晶形半导体所形成的薄膜晶体管相比，在利用结晶半导体膜所形成的薄膜晶体管内很难使阈电压发生变化，这就有可能降低薄膜晶体管在特性上的变化。
此外，利用吸气步骤清除掉在成膜过程中混入在半导体膜内的金属成分，并且因此可以减小截止电流。因此，通过在显示装置的开关元件内提供上述TFT，而提高对比度。
此外，利用激光的微观处理步骤允许自由地设计精细的布线和相似物。根据本发明，可以形成具有良好的可控性的，所需图案减少了材料损失和成本。结果可以高产量地生产出高性能、高可靠性的显示装置。
实施方式2
将参考图8A到8F描述本发明的另一个实施方式。本实施方式示出了生产包括有多个n-沟道薄膜晶体管(NMOS)的电路的例子，该生产利用了与实施方式1中所执行的吸气步骤不同的吸气步骤。因此，在本实施方式中将不再对与实施方式1中相同的部分以及具有相同功能的部分进行进一步描述。
将绝缘层401和非晶形半导体膜402形成在基板400上。将含有能促进结晶的金属成分(在本实施方式中是镍(Ni))的金属膜403形成在其上(见图8A)。此后，利用热处理使非晶形半导体膜402结晶以便形成结晶半导体膜404。
在本实施方式中，在结晶半导体膜404上选择性地形成了沟道保护层414a和沟道保护层414b之后，形成包含有作为杂质成分的稀有气体的半导体膜405作为吸气层，以清除掉促进结晶的金属成分，该金属成分是包含在结晶半导体膜404内的(见图8B)。作为稀有气体成分，可以使用氦气、氩气、氙气、氪气、或相似气体。在本实施方式中，形成了含有氩气作为杂质成分的半导体膜405。此后，通过执行热处理，沿图8C中箭头所表示的方向移动结晶半导体膜404内所包含的金属成分，并且因而将金属成分捕集在半导体膜405中。由此，形成了结半导体薄膜406，减少了该半导体薄膜内406中包含的金属成分。随后，利用氢氟酸，清除掉将成为吸气沟的半导体膜407以及形成在结晶半导体膜406上的氧化物膜，在该半导体薄膜407内包含有用于促进结晶的金属成分，从而可得到已减少或清除了其中的金属成分的结晶半导体膜406。在本实施方式中，利用TMAH(氢氧化四甲基铵)清除掉成为吸气沟的半导体膜407。
形成具有n-型电导性的半导体膜408，将该半导体膜作为在结晶半导体膜406、沟道保护层414a和沟道保护层414b上的、具有一种电导类型的半导体膜(见图8D)。在使结晶半导体膜406和具有n-型电导性的半导体膜408形成图案后，形成源极或漏极层411a、411b和411c。在本实施方式中，形成了具有n-型电导性的半导体膜408，该膜包含有磷(P)作为赋予n-型电导性的杂质成分。
当用源极或漏极层411a、411b和411c作为掩模时，蚀刻具有n-型电导性的半导体膜和结晶半导体膜，从而形成半导体层409a、409b，具有n-型电导性并用作源极或漏极区域的半导体层410a、410b、410c和410d(见图8E)。在其上形成栅极绝缘层412，并且在栅极绝缘层412上形成栅极层413a和栅极层413b(见图8F)。
根据上面所描述的过程，形成了包括结晶半导体层和半导体层的薄膜晶体管，其中在结晶半导体层内通过使利用金属成分结晶成的结晶半导体层经受吸气处理来减少结晶所用的金属成分，而该半导体层具有一种电导性，并将其当作其中不包括金属成分的源极或漏极区域。
因此，可以制造出彼此连接的n-沟道薄膜晶体管，从而制造出NMOS电路。可以通过将上述电路并入到像素区域或驱动区域中而制造出显示装置。
本实施方式可以与实施方式1结合实施。
实施方式3
下面将参考图9A-9E描述本发明的另一个实施方式。本实施方式示出了制造包括有多个p-沟道薄膜晶体管(PMOS)的电路的例子，该制造利用与实施方式1中所执行的吸气步骤不同的吸气步骤。因此，在本实施方式中将不再对与实施方式1中相同的部分以及具有相同功能的部分进行进一步描述。
将绝缘层401和非晶形半导体膜402形成在基板400上。将含有用于促进结晶的金属成分(在本实施方式中是镍(Ni))的金属膜403形成在其上(见图9A)。此后，利用热处理使非晶形半导体膜402结晶，从而形成结晶半导体膜404。
使所形成的含有稀有气体作为杂质成分的半导体膜405与作为吸气层的结晶半导体膜404相接触，吸气层吸出用于促进结晶的、包含在非晶形半导体膜404内的金属成分(见图9B)。可以将氦气、氩气、氙气、氪气、或相似气体作为稀有气体成分。在本实施方式中，形成了含有氩气作为杂质成分的半导体膜405。此后，通过执行热处理，使包含在结晶半导体薄膜404内的金属成分沿箭头所示方向移动，从而将其捕集在半导体薄膜405内。因此，形成已减少其中所包含的金属成分的结晶半导体薄膜406。随后，利用氢氟酸或类似物，清除掉将成为吸气沟的半导体膜407以及形成在结晶半导体膜406上的氧化物膜，在该半导体膜407内包含有用于促进结晶的金属成分，从而可得到已减少或移除了其中的金属成分的结晶半导体膜406。在本实施方式中，利用TMAH(氢氧化四甲基铵)清除掉变成吸气沟的半导体膜407。
使结晶半导体膜406形成图案，然后在半导体层的沟道形成区域416a和416b上形成掩模418a和418b。通过利用掩模418a和418b，将赋予p-型电导性的杂质成分415(在本实施方式中所使用的是硼(B))添加到半导体层内，从而形成在半导体层内作为源极或漏极区域的p-型杂质区域417a、417b、417c和417d(见图9D)。在本实施方式中通过添加赋予p-型导电性的杂质成分而形成p-型杂质区域。另一选择是，在半导体层上选择性地形成用作源极或漏极区域的、具有p-型导电性的半导体层。
将源极或漏极层419a、419b和419c形成在p-型杂质区域417a、417b、417c和417d上。在本实施方式中，通过利用微滴释放法选择性地形成源极或漏极层419a、419b和419c，而不是通过蚀刻使它们形成图案。因此，因为通过蚀刻没有清除掉源极或漏极层419a、419b和419c的边沿，所以边沿受到了液状态中的形状的影响，并形成为具有一定曲率半径的稍微倾斜的形状。因此，可以根据制造方法的类型来控制电极层或布线层的形状。将栅极绝缘层420形成在源极或漏极层上，并且将栅极层421a和421b形成在栅极绝缘层420上(见图9F)。
根据上面所描述的方法，形成了包括有结晶半导体层和半导体层的薄膜晶体管，其中在结晶半导体层内通过使结晶半导体层经受吸气处理来减少用于结晶所使用的金属成分，而所述半导体层具有一种电导性，并当作不包括金属成分的源极或漏极区域。因此，形成了彼此电连接的p-沟道薄膜晶体管，从而有可能制造出PMOS电路。可以通过将上述电路并入到像素区域或驱动区域中而制造出显示装置。
本实施方式可以与实施方式1和2结合实施。
实施方式4
将参考图10A到10E描述本发明的另一个实施方式。本实施方式示出了制造包括有两种类型薄膜晶体管，即n-沟道薄膜晶体管和p-沟道薄膜晶体管的电路(CMOS)的例子。此外，将不再对与实施方式1中相同的部分以及具有相同功能的部分进行进一步描述。
将绝缘层401和非晶形半导体膜402形成在基板400上。将含有用于促进结晶的金属成分(在本实施方式中是镍(Ni))的金属膜403形成在非晶形半导体膜402上(见图10A)。此后，利用热处理使非晶形半导体膜402结晶，从而形成结晶半导体膜404。
在本实施方式中，在结晶半导体膜404上选择性地形成了沟道保护层414a和沟道保护层414b后，形成包含具有n-型电导性的杂质成分的半导体膜422作为吸气层，以吸出包含在结晶半导体膜404内的、用于促进结晶的金属成分(见图10B)。在本实施方式中，形成了具有n-型电导性的、包含磷(P)有作为杂质成分的半导体膜422。此后，通过执行热处理，使结晶半导体膜404内所包含的金属成分沿图10C中箭头所示方向移动，从将其捕集在具有n-型电导性的半导体膜422中。将如此包含有金属成分的、具有n-型电导性的半导体膜422变成具有n-型电导性的半导体膜435。这样就形成减少了其中所包含的金属成分的结晶半导体膜423。
使结晶半导体膜423和具有n-型电导性的半导体膜435形成图案，以形成半导体层426a和426b。分别形成掩模429a和掩模429b，掩模429a覆盖半导体层426a和具有n-型电导性的半导体层427，掩模429b覆盖半导体层426b和形成在半导体层426b的沟道形成区域上的、具有n-型电导性的半导体层424。当利用上述掩模时，添加具有p-型电导性的杂质成分425，以形成具有p-型电导性的半导体层428a和428b。通过掺杂或离子注入技术将赋予p-型电导性的杂质成分(在本实施方式中是硼(P))选择性地添加到具有n-型电导性的半导体层内，从而使赋予p-型电导性的杂质成分浓度是赋予n-型电导性的杂质成分浓度的2-10倍，并且因此将具有n-型电导性的半导体层的电导性转换成p-型电导性。因而，形成具有p-型电导性的半导体层428a和428b(见图10D)。此外，在半导体层的表面中，根据其添加条件在添加赋予n-型电导性的杂质成分的步骤中，有时会提高赋予n-型电导性的杂质成分的浓度。在上述情况下，对具有n-型电导性的半导体层表面进行轻微地刻蚀，以便清除掉具有高浓度n-型杂质成分的区域，之后执行添加赋予p-型电导性的杂质成分的步骤。在本实施方式中形成作为吸收沟的具有n-型电导性的半导体层。然而，当形成具有p-型电导性、包括有用于赋予p型电导性的杂质成分的半导体层作为具有一种电导性的半导体层时，可以以相同的方式选择性地添加赋予n-型电导性的杂质成分。此外，当沟道保护层414b较厚而阻挡了杂质成分时，可以将沟道保护层用作掩模。在上述情况下，没有必要提供用来防止杂质成分添加到沟道形成区域中的掩模429b。
将源极或漏极层432a、432b和432c形成在具有n-型电导性的半导体层上，将其用作源极或漏极区域，并形成具有p-型电导性的半导体层。当用源极或漏极层432a、432b和432c作为掩模时，对具有n-型电导性的半导体层进行蚀刻，以便形成具有n-型电导性的半导体层430a和430b，将其用作源极或漏极区域，并形成具有p-型导电性的半导体层431a和431b。将栅极绝缘层433形成在其上，并且将栅极层434a和434b形成在栅极绝缘层433上(见图10E)。
如前所示，可制造出在其中将n-沟道薄膜晶体管和p-沟道薄膜晶体管彼此电连接的CMOS电路。此外，在本实施方式中的源极和漏极区域除了包含用于赋予一种电导类型的杂质成分之外，还包含用于促进结晶的金属成分，从而有可能形成具有低电阻率的源极和漏极区域。结果是，可以制造出必须以高速工作的电路。通过将上述电路并入到像素区域或驱动区域而制造出显示装置。
本实施方式可以分别与实施方式1到3结合实施。
实施方式5
将参考图11A到11E描述本发明的另一个实施方式。本实施方式示出了生产包括有两种类型薄膜晶体管，即n-沟道薄膜晶体管和p-沟道薄膜晶体管的电路(CMOS)的例子，上述薄膜晶体管是通过与实施方式1中制造薄膜晶体管的方法中的吸气步骤不同的方式形成的。此外，将不再对与实施方式1中相同的部分以及具有相同功能的部分进行进一步描述。
将绝缘层401和非晶形半导体膜402形成在基板400上。将包含能促进结晶的金属成分(在本实施方式中是镍(Ni))的金属膜403形成在其上(见图11A)。此后，利用热处理使非晶形半导体膜402结晶，以便形成结晶半导体膜404。然后使结晶半导体膜形成图案从而形成半导体层。
形成覆盖沟道形成区域453a的掩模455a和覆盖沟道形成区域453b的掩模455b。当利用上述掩模时，将赋予n-型电导性的杂质成分452(在本实施方式中是磷(P))添加到半导体层中，从而形成n-型杂质区域454a，454b，454c和454d(见图11B)。此后，在550℃温度下执行4小时的热处理。
通过执行热处理，吸出包含在半导体层的沟道形成区域453a和453b内的、用于促进结晶的金属成分，并且使其沿图中箭头所示方向移动，从而将金属成分捕集在n-型杂质区域461a、461b、461c和461d内。由此，形成移除或减少了其中所包含的金属成分的沟道形成区域461a和460b(见图11C)。此外，通过上述热处理，可以激励所添加的赋予n-型电导性的杂质成分。
形成覆盖n-型杂质区域461a、461b和沟道形成区域460a的掩模463a，以及覆盖沟道形成区域460b的掩模463b。通过利用上述掩模，将赋予p-型电导性的杂质成分462(在本实施方式中是硼(B))添加到n-型杂质区域461c和461d内，以便将其n-型电导性转换成p-型电导性，并且因此形成了p-型杂质区域464a和464b(见图11D)。通过添加赋予p-型电导性的杂质成分而使其浓度是赋予n-型电导性的杂质成分浓度的2-10倍，将杂质区域的电导类型转换成p-型电导性，从而有可能形成p-型杂质区域464a和464b。此后，执行热处理以激励已添加的赋予p-电导性的杂质成分。
将源极或漏极层465a、465b和465c形成在n-型杂质区域461a和461b以及p-型杂质区域464a和464b上。形成覆盖半导体层和源极或漏极层的栅极绝缘层466，然后在其上形成栅极层467a和467b(见图11E)。
如前所示，制造出在其中将n-沟道薄膜晶体管和p-沟道薄膜晶体管彼此电连接的CMOS电路。并且，在本实施方式中的源极和漏极区域除了包含用于赋予一种电导性的杂质成分外，还包含用于促进结晶的金属成分，从而有可能形成具有低电阻率的源极和漏极区域。结果是，可以制造出必须以高速操作的电路。通过将上述电路并入到像素区域或驱动区域而制造出显示装置。
本实施方式可以与实施方式1到4结合实施。
实施方式6
将参考图12A到12F描述本发明的另一个实施方式。本实施方式示出了生产包括有两种类型薄膜晶体管，即n-沟道薄膜晶体管和p-沟道薄膜晶体管的电路(CMOS)的例子，上述薄膜晶体管是通过与实施方式1中制造薄膜晶体管的方法中的吸气方法不同的吸气方法形成的。此外，将不再对与实施方式1中相同的部分以及具有相同功能的部分进行进一步描述。
将绝缘层401和非晶形半导体膜402形成在基板400上。将包含能促进结晶的金属成分(在本实施方式中是镍(Ni))的金属膜403形成在其上(见图10A)。此后，利用热处理使非晶形半导体膜402结晶以便形成结晶半导体膜404。
使含有稀有气体作为杂质成分的半导体膜405与作为吸气层的结晶半导体膜404接触，吸气层吸出包含在非晶形半导体膜404内、用于促进结晶的金属成分(见图12B)。可以用氦气、氩气、氙气、氪气、或相似气体作为稀有气体成分。在本实施方式中，形成含有氩气作为杂质成分的半导体膜405。此后，通过执行热处理，使结晶半导体膜404内所包含的金属成分沿图12C中箭头所示方向移动，并且因而将其捕集在半导体膜405内。因此，形成减少了其中所含金属成分的半导体膜406。利用氢氟酸或类似物，清除掉将成为吸气沟的半导体膜407以及形成在结晶半导体膜406上的氧化物膜，在该半导体膜407内包含有用于促进结晶的金属成分，从而可得到已减少或移除了其中的金属成分的结晶半导体膜406。在本实施方式中，利用TMAH(氢氧化四甲基铵)清除掉变成吸气沟的半导体膜407。然后，使结晶半导体膜形成图案，从而形成半导体膜。
形成覆盖沟道形成区域441的掩模444a和覆盖半导体膜442的掩模444b。当利用上述掩模时，将赋予n-型电导性的杂质成分440(在本实施方式中是磷(P))添加到半导体层中，以形成n-型杂质区域443a和443b(见图12D)。
接下来，形成覆盖n-型杂质区域443a、443b和沟道形成区域441的掩模448a，以及覆盖沟道形成区域446的掩模448b。当利用上述掩模时，添加赋予p-型电导性的杂质成分445(在本实施方式中是硼(B))，从而形成p-型杂质区域447a和447b内(见图12E)。因为在本实施方式中用掩模444b覆盖半导体层442，所以半导体层442不包含赋予n-型电导性的杂质成分。然而，如实施方式5中所示，当n-型杂质成分也包含在用于形成p-沟道薄膜晶体管的半导体层内时，可以将赋予p-型电导性的杂质成分添加到半导体层内，从而使赋予p-型电导性的杂质成分浓度是赋予n-型电导性的杂质成分浓度的2-10倍。这就允许该半导体层的n-型电导性转换成p-型电导性，从而有可能形成p-型杂质区域。此后，执行热处理以激励赋予n-型电导性的杂质成分和赋予p-型电导性的杂质成分。
将源极或漏极层449a、449b和449c形成在n-型杂质区域443a和443b以及p-型杂质区域447a和447b上。形成覆盖半导体层和源极或漏极层的栅极绝缘层450，并且在栅极绝缘层450上形成棚极层451a和451b(见图12F)。
通过上面所描述的方法，形成包括结晶半导体层和半导体层的薄膜晶体管，其中在结晶半导体层内通过使结晶半导体层经受吸气处理来减少用于结晶所使用的金属成分，而所述半导体层具有一种电导性，并用作不包括金属成分的源极或漏极区域。因此，制造在其中将n-沟道薄膜晶体管和p-沟道薄膜晶体管彼此电连接的CMOS电路。通过将上述电路并入到像素区域或驱动区域中而制造出显示装置。
本实施方式可以与实施方式1到5结合实施。
实施方式7
将参考图47A到47F描述本发明的另一个实施方式。本实施方式示出了生产包括有两种类型薄膜晶体管，即沟道蚀刻型n-沟道薄膜晶体管和不具有沟道保护层的沟道蚀刻型p-沟道薄膜晶体管的电路(CMOS)的例子。将不再对与实施方式1中相同的部分以及具有相同功能的部分进行进一步描述。
将绝缘层401和非晶形半导体膜485形成在基板400上。将包含能促进结晶的金属成分(在本实施方式中是镍(Ni))的金属膜403形成在非晶形半导体膜485上(见图47A)。此后，利用热处理使非晶形半导体膜485结晶以形成结晶半导体膜486。因为在本实施方式中没有形成沟道保护层，该沟道保护层用于防止半导体层在使半导体层形成图案时受到蚀刻，所以仅对半导体层进行部分地蚀刻。因此，优选的是使将成为半导体层的非晶形半导体膜具有150-200nm的厚度。
形成含有n-型杂质成分的半导体膜470作为吸气层，该吸气层吸出包含在非晶形半导体膜486内的、用于促进结晶的金属成分(见图47B)。在本实施方式中，形成具有n-型电导性、包含磷(P)作为杂质成分的半导体膜422。此后，通过执行热处理，使结晶半导体膜456内所包含的金属成分沿图47C中箭头所示方向移动，并且因而将其捕集在包含有n-型杂质成分的半导体膜470中。使上述包含n-型杂质成分的半导体膜470变成包含n-型杂质成分和金属成分的半导体膜471。因此，形成减少了其中所包含的金属成分的结晶半导体膜472。
使结晶半导体膜472和具有n-型电导性的半导体膜471形成图案以形成半导体层474a和474b。形成覆盖半导体层474a和具有n-型电导性的半导体层475的掩模479a，以及覆盖半导体层474b和具有n-型电导性的、形成在半导体层474b中的沟道形成区域上的半导体层476的掩模479b。当利用上述掩模时，添加赋予p-型电导性的杂质成分473以形成具有p-型电导性的半导体层478a和478b。当通过掺杂或离子注入技术将赋予p-型电导性的杂质成分(在本实施方式中是硼(B))选择性地添加到具有n-型电导性的半导体层内，从而使赋予p-型电导性的杂质成分浓度是赋予n-型电导性的杂质成分浓度的2-10倍时，将n-型电导性转换成p-型电导性，以形成具有p-型电导性的半导体层478a和478b(见图47D)。在本实施方式中将所形成的具有n-型电导性的半导体层用作吸气沟。然而，当将具有p-型电导性、包含有赋予p-型电导性的杂质成分的半导体层作为具有一种电导类型的半导体层时，可以以相同的方式将赋予n-型电导性的杂质成分添加到其内。
将源极或漏极层480a、480b和480c形成在具有n-型电导性的半导体层上，其用作源极或漏极区域，和形成具有p-型导电性的半导体层。当用源极或漏极层480a、480b和480c作为掩模时，对具有n-型电导性的半导体层、具有p-型电导性的半导体层和半导体层474a、474b进行刻蚀，以形成具有n-型电导性、用作源极或漏极区域的半导体层482a和482b，和具有p-型电导性的半导体层487a和487b，和半导体层481a和481b(见图47E)。因为在本实施方式的半导体层中不具有沟道保护层，因此对它们进行部分地蚀刻，并且因此可以形成沟道蚀刻型薄膜晶体管。形成覆盖半导体层和源极或漏极层的栅极绝缘层483。在栅极绝缘层483上形成栅极层434a和434b(见图47F)。
如上所述，制造出在其中将沟道刻蚀型n-沟道薄膜晶体管和沟道刻蚀型p-沟道薄膜晶体管彼此电连接的CMOS电路。此外，在本实施方式中，源极和漏极区域除了包含赋予一种电导类型的杂质成分之外，还包含用于促进结晶的金属成分，从而形成了具有低电阻率的源极和漏极区域。结果是，可以制造出必须以高速工作的电路。通过将上述电路并入到像素区域或驱动区域中而制造出显示装置。
本实施方式可以与实施方式1到6结合实施。
实施方式8
现在将参考图13A-13E、图14A-14C、图15A和15B以及图16A和16B描述本发明的另一个实施方式。本实施方式使用在实施方式1中所制造的像素区域，利用根据本发明制造出的薄膜晶体管所形成的***驱动电路区域，和包括根据实施方式4所制造的n-沟道薄膜晶体管和p-沟道薄膜晶体管的CMOS电路。此外，此处将不再对与实施方式1和4相同的部分以及具有相同功能的部分进行进一步解释。
图16A是在本实施方式中所制的显示装置的像素区域的顶视图。图13A到图13E、图14A到图14C、图15A和图15B以及图16B是沿着线A-C和B-D的截面图。并且，图13A-13E、图14A-14C、图15A和15B以及图16B内沿线L-i、I-J和j-K的区域是对应于图16A中所示显示装置的线I-J和j-K以及***驱动电路区域的线L-i的截面图。
在基板300上形成绝缘层301、非晶形半导体膜302、和包括有促进结晶的成分的金属膜303(见图13A)。并且，因为金属膜303在厚度上非常薄，所以有时其并不具有薄膜形式。在本实施方式中，通过旋转涂覆将含10ppm Ni的水溶液涂覆在基板上以便形成金属膜303。通过热处理使在其上涂覆有金属膜303的非晶形半导体膜302结晶，以形成结晶半导体膜304。上述热处理是在550℃温度下进行4小时。
可以在如上得到的结晶半导体膜304内添加少量的杂质成分(硼或磷)以控制薄膜晶体管的阈值。在本实施方式中，通过离子掺杂将硼(B)添加到结晶半导体膜304内，其中无需质量分离乙硼烷(B2H6)就使等离子激活。另一选择是，可以使用在其中执行质量分离的离子注入法。
在后面的步骤内将使结晶半导体膜304形成图案以形成多层半导体层。将绝缘层形成在结晶半导体层304上，该绝缘层将是用于保护相应半导体层中沟道形成区域的沟道保护层。在本实施方式中，清除掉形成在结晶半导体膜304表面上的氧化物膜之后，形成厚度为50nm的氧化硅薄膜，然后使其形成图案以便在沟道形成区域上选择性地形成沟道保护层305a、305b、305c和305d。当通过使用激光的曝光处理对用于使沟道保护层305a、305b、305c和305d形成图案的掩模进行处理时，可以得到微观和精确的图案。因此，可得到具有良好可控性并具有预期形状的沟道保护层。
当利用金属成分执行结晶时，执行吸气步骤以减少或清除掉金属成分。将半导体膜作为用于吸收金属成分的层，该金属成分包含在结晶半导体膜304内，从而使该半导体膜与结晶半导体膜304接触(见图13B)。在本实施方式中，将包括有杂质成分的非晶形半导体膜形成为用于捕集金属成分的吸气沟。首先，通过清洗处理清除掉形成在结晶半导体膜304表面上的氧化物膜。接下来利用等离子CVD法形成厚度为100nm的半导体膜306。在本实施方式中，半导体膜306包含有赋予n-型电导性的杂质成分(在本实施方式中所使用的是磷)。通过CVD或相似方法形成半导体膜以便包含有杂质成分。另一选择是，在形成了半导体膜之后，可以通过离子掺杂或相似方法在其内添加杂质成分。
此后，执行热处理从而减少或清除掉结晶半导体膜304内所包含的金属成分。如图13C中所示，包含在结晶半导体膜304内的金属成分沿箭头所示方向移动然后被捕集在半导体膜306内。清除掉包含在结晶半导体膜304内的金属成分，从而使结晶半导体膜304变成结晶半导体膜307，而将半导体膜306变成包含有用于促进结晶的金属成分的半导体膜308。在本实施方式中，半导体膜308内包括有用于赋予n-型电导性的杂质成分和用于促进结晶的金属成分。根据上面所描述的步骤，可以将包含在结晶半导体膜内、用于促进结晶的金属成分(在本实施方式中是镍)的浓度设定为不会给装置特性带来负面影响的等级，也就是，可将镍的浓度设定为1×1018/cm3或更小，并且希望是1×1017/cm3或更小。并且，有时会通过热处理使半导体膜308结晶，在该半导体膜308内会通过吸气处理使金属成分发生移动。此外，在本实施方式中，也可以在吸气步骤中激活包含在半导体膜308内的赋予n-型电导性的杂质成分(施主成分)。可在氮气中执行热处理。在本实施方式中，热处理在温度为550℃下进行4小时。
接下来，通过利用掩模使结晶半导体膜307和半导体膜308形成图案。在本实施方式中，形成光掩模。使结晶半导体膜307和半导体膜308形成图案，以形成半导体层310、311、312、313和具有n-型电导性的半导体层。可以通过旋转涂覆或相似方法将光掩模涂覆在基板的整个表面上，或者，通过微滴释放法选择性地形成光掩模，然后使其在激光下曝光以便具有微观图案。可通过利用具有微观图案的掩模使半导体膜形成精密、准确预期形状的图案。
同时，可以通过选择性地释放利用树脂材料的组合物来形成掩模，而不需要执行曝光步骤，该树脂材料例如是环氧树脂、丙烯酸树脂、酚醛树脂、酚醛清漆树脂、三聚氰胺树脂和聚氨酯树脂。同样，也可以利用有机材料，例如苯并环丁烯、聚对亚苯基二甲基、flare和具有光传输特性的聚酰亚胺；利用有硅氧烷聚合物或相似物的聚合作用所形成的化合物材料；包含水溶性均聚物和水溶性共聚物的组合物材料；或相似的物质，利用微滴释放方法来形成掩模。可以通过控制溶剂浓度或添加表面活性剂、或相似方法，来适当地调整任何材料的表面张力和粘性。
可在形成图案过程中将等离子蚀刻(干蚀刻)或湿蚀刻用作蚀刻处理。在通过蚀刻对大面积基板进行处理的情况中，等离子蚀刻是优选的。作为蚀刻气体，可以使用含氟的气体，例如CF4、NF3、SF6和CHF3；含氯的气体，典型地是Cl2、BCl3、SiCl4或CCl4；或O2气。此外，还可适当地添加惰性气体，例如He和Ar。当在大气压释放而执行蚀刻时，可以局部地执行电释放加工，并且因此没有必要在基板的整个表面上形成掩模层。
形成覆盖半导体层310和具有n-型电导性的半导体层314的掩膜319a，覆盖半导体层311和具有n-型电导性、形成在半导体层311中的沟道形成区域上的半导体层315的掩模319b，覆盖半导体层312和具有n-型电导性的半导体层317的掩模319c，和覆盖半导体层313和具有n-型电导性的半导体层318的掩模319d。添加赋予p-型电导性的杂质成分309以形成具有p-型电导性的半导体层316a和316b。通过掺杂或离子注入法，将赋予p-电导性的杂质成分(在本实施方式中是硼(B))选择性地掺入到具有n-型电导性的半导体层内，从而使赋予p-型电导性的杂质成分浓度是赋予n-型电导性的杂质成分浓度的2-10倍。因此，将n-型电导性转换成p-型电导性，由此形成了具有p-型电导性的半导体层316a和316b(见图13D)。此后，执行热处理以激活赋予p-型电导性的杂质成分。在本实施方式中，上述热处理是在温度为550℃下进行4小时。
将包含导电材料的组合物从微滴释放装置320a、320b和320c释放，以形成导电层321、322、323a和323b(见图13E)。在本实施方式中，将银用作导电材料，并且在将其释放到基板上之后将含银的组合物在300℃下进行烘烤。
当利用激光处理掩模时，使导电层321、322、323a和323b形成图案，以形成源极或漏极层328a、328b、328c、329a、329b、330a、330b和330c。在本实施方式中，利用蚀刻剂对导电层321、322、323a和323b进行湿蚀刻。
当用源极或漏极层328a、328b、328c、329a、329b、330a、330b和330c作为掩模时，使具有n-型电导性的半导体层314、317和318以及具有p-型电导性的半导体层316a和316b形成图案，以形成具有n-型电导性的半导体层324a、324b、326a、326b、327a和327b和具有p-型电导性的半导体层325a和325b(见图14A)。利用蚀刻气体，例如CF4和O2，通过干蚀刻使具有n-型和p-型电导性的半导体层形成图案。进一步，在完成了使具有n-型和p-型电导性的半导体层形成图案处理之后，清除掉在形成源极或漏极层图案时所使用的掩模。
优选的是，利用公知的方法，如印刷、电镀、PVD(物理气相沉积)、CVD(化学气相沉积)和蒸发来形成源极或漏极层。同样，也可以通过微滴释放法，形成具有预定图图案的源极或漏极层。作为源极或漏极层的材料，可以任意使用金属，例如钨(W)、钼(Mo)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钴(Co)、镍(Ni)、铂(Pt)、铝(Al)、银(Ag)、金(Au)和铜(Cu)，或其合金，或它们的金属氮化物。此外，可以叠置包含有上述材料的多个层，以形成源极或漏极层。典型地，可以在基板表面上顺序叠置氮化钽膜和钨膜。此外，可以使用通过混和硅和赋予一种电导类的杂质成分所形成的材料。例如，可将具有n-型电导性硅膜作为非晶形硅膜，该硅膜包含赋予n-型电导性的杂质成分，例如磷(P)。
此外，可以利用具有光传输特性的导电材料形成源极或漏极层。例如，源极或漏极层可以由氧化铟锡(ITO)、含氧化硅的氧化铟锡(ITSO)、氧化锌(ZnO)、氧化锡(SnO2)或相似物构成。优选的，它们可以通过溅射由氧化铟锡(ITO)、含氧化硅的氧化铟锡(ITSO)、氧化锌(ZnO)或相似物构成。更优选的是，它们可以通过溅射利用含氧化硅的氧化铟锡而构成，其目标是在ITO中包含2-10重量％的氧化硅。此外，可以使用导电材料，如含氧化硅的氧化铟和氧化锌的合金，其中在氧化铟中混和入2-20％的氧化锌(ZnO)。
关于在本实施方式中所制造的顶栅型平面结构，在通过热处理形成作为结晶半导体的半导体层后，执行形成例如源极层、漏极和栅极层的导电层的步骤。因此，可将高耐热材料用作通过上述步骤所制造出的导电层。因此，放宽了源极或漏极层材料的选择范围。此外，因为热处理未造成导电层例如电极层的形状、功能和特性上的缺陷，所以改进了可靠性。
接下来，将栅极绝缘层364形成在源极或漏极层328a、328b、328c、329a、329b、330a、330b、330c、和沟道保护层305a、305b、305c和305d上。栅极绝缘层364可任意的利用氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x＞y)、氮氧化硅(SiNxOy)(x＞y)或相似物形成。所形成的栅极绝缘层可以是单层结构也可以是叠置层结构，其中包括氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x＞y)、氮氧化硅(SiNxOy)(x＞y)或相似物中的任何层。此外，本实施方式中的棚极绝缘层364内包含氢。在本实施方式内，通过CVD形成厚度为110nm的氮化硅膜作为栅极绝缘层。
通过蚀刻在栅极绝缘层364内形成伸至源极或漏极层329b的开口。在上述蚀刻步骤中可以使用干蚀刻或湿蚀刻。通过上述开口365将源极或漏极层329b和在后面所形成的栅极层335彼此电连接。
从微滴释放装置331a、331b、331c、331d和331e内释放出包含导有电材料的组合物，以在栅极绝缘层364上形成栅极层332、333、334、335和336(见图14B)。在栅极绝缘层364上形成栅极层332、333、334、335和336的步骤可以以与上面所描述的形成源极或漏极层的步骤相同。在本实施方式内，将包含有银作为导电材料的组合物释放在栅极绝缘层上，然后在300℃下对其进行烘烤以在栅极绝缘层364上形成栅极层332、333、334、335和336。在开口365内形成栅极层335允许通过开口将源极或漏极层329a电连接到栅极层335。
作为用于形成栅极层的导电材料，可以使用其中主要包含金属颗粒，例如银(Ag)、金(Au)、铜(Cu)、钨(W)和铝(Al)的组合物。并且，该组合物可与氧化铟锡(ITO)、包括氧化铟锡和氧化硅的ITSO、有机锡、有机铟、氧化锌、氮化钽或相似的具有光传导性的物质相结合使用。
在形成了栅极层332、333、334、335和336后，也可通过加压处理或相似方法，以与形成源极或漏极层相同的方式执行平坦化步骤。并且，当栅极层是利用微滴释放法形成时，执行预烘烤步骤，并且在执行最后的烘烤步骤以前执行加压步骤。由此，除了可使栅极层平坦以外，因为这个加压步骤释放了包含在栅极层内的氧并减少了其内的氧浓度，从而还可带来减小电阻的效果。
优选的是形成作为钝化膜的绝缘膜337以覆盖源极或漏极层、半导体层、栅极绝缘层、和栅极层。可以通过利用形成薄膜的方法，如等离子CVD和溅射法，利用氮化硅、氧化硅、氮氧化硅、氧氮化硅、氧氮化铝、氧化铝、类金刚石碳(DLC)、含氮化物的硅(CN)、或其他绝缘材料来形成上述绝缘膜337。并且，钝化膜可以包括单层或叠置层结构。在本实施方式内，将厚度为110nm的氮化硅膜用作绝缘膜337。
此后，优选的是，在氢气或氮气中通过加热使半导体层310、311、312和313氢化。当在氮气中对它们进行加热时，优选地是将含氢的绝缘膜用作绝缘膜337。
接下来，形成绝缘层338。在本实施方式中，将绝缘层338形成在基板的整个表面，并且通过利用由抗蚀剂或相似物所构成的掩模的蚀刻法使其形成图案。当利用其中可以直接并选择性地形成图案的微滴释放法或印刷法来形成上述绝缘层338时，没有必要通过蚀刻使该绝缘层形成图案。在本实施方式中，将用作分隔壁的第二绝缘层形成在作为层间绝缘层的绝缘层338上。在这种情况下，也可将绝缘层338称之为第一绝缘层。
可以利用无机绝缘材料，例如氧化硅、氮化硅、氧氮化硅、氧化铝、氮化铝、氧氮化铝、类金刚石碳(DLC)、含氮化物的碳(CN)和聚硅氮烷；丙烯酸、甲基丙烯酸、其衍生物；有机绝缘材料，例如聚酰亚胺、芳族聚酰胺、聚苯并咪唑、和苯并环丁烯；或硅氧烷树脂(包括无机硅氧烷和有机硅氧烷)来形成绝缘层338。此外，可用光敏材料或非光敏材料，例如丙烯酸类和聚酰亚胺，来形成绝缘层338。
在本实施方式中，将硅氧烷树脂材料作为形成绝缘层338的材料，并且利用粉粒涂料机形成绝缘层。也可将已烘烤过的上述硅氧烷树脂膜称为氧化硅(SiOx)膜。
将伸至源极或漏极层330b的开口339形成在绝缘膜337、绝缘层338和栅极绝缘层364内(见图14C)。也可以通过利用由抗蚀剂所构成的掩模膜的蚀刻来形成上述开口。可以将具有通过利用激光的曝光处理所形成的微观图形的掩模当作用于蚀刻的掩模。将布线层345形成在前面所制造的开口339内。布线层345也可以由与源极或漏极层以及栅极层相同的材料形成。在本实施方式中，通过微滴释放法利用银来形成布线层345，然后在300℃下对其进行烘烤。
将含导电材料的组合物选择性地释放在绝缘层338上，从而形成与布线层345相接触的第一电极层346(见图15A)。在其中透过基板300发射光，或者制造透射型显示板的情况下，可通过如下步骤形成第一电极层346：形成包含具有能传输至少可见光的光传输特性的导电材料如氧化铟锡(ITO)、含氧化硅的氧化铟锡(ITSO)、含氧化锌的氧化锌锡(IZO)、氧化锌(ZnO)、添加了镓(Ga)的ZnO和氧化铟(SnO2)的组合物，使其具有预定图案，并然后对其进行烘烤。
并且，优选通过溅射，利用氧化铟锡(ITO)、含氧化硅的氧化铟锡(ITSO)、氧化锌(ZnO)或相似物形成第一电极层346。更优选的是，通过溅射、以混入了2-10重量％氧化硅的ITO为目标、由含氧化硅的氧化铟锡来构成第一电极层。此外，可以使用添加了镓(Ga)的ZnO、含氧化硅的氧化锌铟(IZO)和混入了2-20％氧化锌(ZnO)的氧化铟(ZnO)的导电材料，其中氧化锌是导电的氧化物材料。在通过溅射形成了第一电极层346后，利用微滴释放法形成掩模层，并且利用掩模将第一电极层蚀刻成预定图案。在本实施方式中，通过微滴释放法，利用具有光传输特性的导电材料来形成第一电极层346。具体地，利用氧化铟锡或含ITO以及氧化硅的ITSO来形成第一电极层346。
根据上面所描述的方法，完成了用于显示装置的TFT基板(也称之为部件基板)，其中在该基板300上将具有平面结构的顶栅型薄膜晶体管和作为像素电极层的第一电极层彼此连接。
随后，选择性地形成绝缘层349(也称之为分隔壁或堤)。将绝缘层349形成在第一电极层346上，以具有开口并覆盖布线层345。在本实施方式中，将绝缘层349形成在基板的整个表面上，并且当利用由抗蚀剂或相似物所构成的掩模膜时，通过蚀刻使其形成图案。当通过可直接并选择性地形成图案的微滴释放法或印刷法形成上述绝缘层349时，就没有必要利用蚀刻使绝缘层形成图案。
可利用以下材料形成绝缘层349：无机绝缘材料，例如氧化硅、氮化硅、氧氮化硅、氧化铝、氮化铝和氧氮化铝；丙烯酸、甲基丙烯酸或其衍生物；耐热高分子量材料，例如聚酰亚胺、芳族聚酰胺和聚苯并咪唑；或绝缘材料，如无机硅氧烷，该无机硅氧烷包括Si-O-Si键，其包括利用硅氧烷材料作为原料所形成的含有硅、氧和氢的化合物，或有机硅氧烷，硅中的氢可以用如甲基和苯基的有机基来代替。此外，可利用如丙烯酸和聚酰亚胺的光敏材料或非光敏材料形成绝缘层349。优选地，绝缘层349具有曲率半径连续变化的形状，从而提高形成在绝缘层349上的场致发光层347和第二电极层348的覆盖率。
另一选择是，在利用微滴释放法释放了绝缘层349的组合物后，可以利用压力对该组合物表面进行加压以使其表面平坦。作为对其表面加压的方法，可以利用辊子在其表面上扫描以使形成表面上的不均匀部分变平，或者可以利用平板垂直地对表面进行加压。并且，可以利用溶剂或相似物使表面软化或使其溶解，并利用气刀将其表面不均匀部分清除掉。另一选择是，可以利用CMP将不均匀磨光。上述步骤可以用在由于微滴释放法而造成的不均匀的情况中，从而使不均匀表面变平。当通过上述步骤提高了平整度后，可以防止显示装置中出现显示特性的不一致性，从而有可能显示出高分辨率的图像。
所形成的光发射元件与薄膜晶体管电连接(见图15B)。
在大气压力中在200℃下执行热处理，以清除掉包含在第一电极层346和绝缘层349内的、或在形成电致发光层347之前附着于其表面上的湿气。优选地，可以在200-400℃温度下执行热处理，并且更优选地，在减压力下在250-350℃温度下执行热处理，并且通过真空蒸发或微滴释放法在减压中连续地形成场致发光层347，而没有将其暴露在空气中。
作为场致发光层347，通过利用蒸发掩模的蒸发法来分别选择性地形成显示红(R)、绿(G)和蓝(B)色光的材料。也可以通过微滴释放法(例如，利用低分子量材料、高分子量材料或相似物)以与滤色器相同的方式形成显示红(R)、绿(G)和蓝(B)色光的材料。上述情况是优选的，因为无需利用掩模就可独立地形成显示红(R)、绿(G)和蓝(B)色的材料。在场致发光层347上叠置第二电极层348，以获得利用具有显示功能的光发射元件的显示装置。
虽然附图中没有示出，但是使钝化膜覆盖第二电极层348也是有效的。在制造显示装置过程中所形成的保护膜可以包括单层结构或多层结构。钝化膜可以利用包含有氮化硅(SiN)、氧化硅(SiO2)、氧氮化硅(SiON)、氮氧化硅(SiNO)、氮化铝(AlN)、氧氮化铝(AlON)、含氮量高于含氧量的氮氧化铝(AlNO)、类金刚石碳(DLC)、以及含氮的碳膜(CNx)的绝缘膜形成。可以使用上述绝缘膜的单层或叠置结构。例如，可以使用含氮碳膜(CNx)和氮化硅(SiN)的叠置层。还可以将有机材料用作钝化膜。例如，可以使用如苯乙烯聚合物的高分子量有机材料的叠置层。此外，可以使用硅氧烷树脂材料。
此时，优选地是将具有极好覆盖率的膜用作钝化膜。例如，可以将碳膜，并且尤其是DLC膜用作钝化膜。因为可以在100℃或更低的温度下形成DLC膜，所以其可以很容易地在具有低耐热性的场致发光层上形成。可以通过等离子CVD(典型地，RF等离子CVD、微波CVD、电子回旋共振(ECR)CVD、热丝CVD或相似方法)、燃烧火焰、溅射、离子束蒸发、激光蒸发以及相似方法形成DLC薄膜。可将氢气和含烃(例如CH4、C2H2、C6H6等等)的气体用作形成膜的反应气体。利用辉光放电使反应气体离子化。使离子加速以并使其与负自偏压阴极碰撞。可以将C2H4气和N2气作为反应气体而形成CN膜。DLC膜对于氧具有高的阻挡性，并且能防止场致发光层发生氧化。因此，DLC膜能防止场致发光层在随后的密封步骤中发生氧化。
接下来，当在其间填充填料350时，将TFT基板密封与密封基板351密封在一起。可以利用与图29中所示方式相同的方式在其间填充填料。可以将诸如氮气的惰性气体填充在基板间作为填料350。此外，在显示装置内部提供干燥剂有可能防止由于潮气而给光发射元件带来的损坏。可以将干燥剂提供在密封基板351上或基板300上，在基板300上形成有光发射元件。此外，可以在任何一个基板上提供一个低凹部分以在其内容纳干燥剂。当将干燥剂放置在与对显示不具贡献的区域相对的区域中，如在驱动电路区域和密封基板351的布线区域时，即使干燥剂是不透明物质，也不会使孔径比恶化。可以在填料350混入具有吸收潮气特性的材料，从而也可以用作干燥剂。如上所述，就完成了利用发光元件并具有显示功能的显示装置(见图16A和16B)。
此外，通过各向异性导电层354，将用于使显示装置的内部与外部电连接的终端电极层353连接到FPC355上，从而使终端电极层353电连接到FPC355。
图16A示出了显示装置的顶视图。如图16A中所示，在基板300和密封基板351之间，利用密封材料352对像素区域360、扫描线驱动电路区域361a、扫描线驱动电路区域361a和连接区域363进行密封。在基板300上提供有利用IC驱动器所形成的信号线驱动电路362。
根据上面所描述的方法，可以形成含有结晶半导体膜的具有平面结构的顶栅型薄膜晶体管。因为本实施方式中所制造的薄膜晶体管是利用结晶半导体膜形成的，所以其与利用非晶形半导体膜所形成的薄膜晶体管相比具有更高的迁移率。此外，除了包括赋予一种电导类型的杂质成分之外，源极和漏极区域还包含具有促进结晶功能的金属成分。因此，可以形成具有低电阻率的源极和漏极区域。结果是，可以制造出必须以高速工作的显示装置。
而且，与利用非晶形半导体膜所形成的薄膜晶体管相比，在利用结晶半导体膜所形成的薄膜晶体管内很难使阈值发生变化，这就有可能降低薄膜晶体管的特性发生变化的可能性。
此外，在形成薄膜晶体管的过程中，利用吸气步骤清除掉混入在半导体膜内的金属成分，所以可以减小截止电流。因此，通过在显示装置的开关源极内提供上述TFT，可提高对比度。
本实施方式可以与实施方式1到7结合实施。
实施方式9
参照图17A和17B、图18A和18B，在该实施方式中，是通过利用实施方式1所制造的显示装置，制造出将液晶显示元件用作其显示元件的液晶显示装置的实例。此外，将不再对与实施方式1相同的部分以及具有类似功能的部分进行进一步解释。
图17A是显示装置中像素部分的顶视图，而图17B是沿图17A中线E-F的截面图。在像素区域中，提供了按照本发明具有平面结构的顶栅型薄膜晶体管250，也可用作源极或漏极布线层的源极或漏极层251，电容器布线层252，也可用作栅极布线层的栅极层253，布线层254，像素电极层255，绝缘膜259，以及绝缘层260。薄膜晶体管250具有多栅极结构。薄膜晶体管250的源极或漏极层通过布线层254电连接于像素电极层255。
在基板256上形成作为半导体层的基膜的绝缘层257a、257b、257c。在该实施方式中，在基板256上，用氮氧化硅膜形成绝缘膜257a，用氧氮化硅膜形成绝缘膜257b。然后，在氧氮化硅膜上用厚度为0.3至5nm的氮氧化硅薄膜形成绝缘膜257c。这样，所形成的基膜具有三层结构。通过利用这种三层结构，使得对包含于半导体层中的金属成分的吸气(gettering)效果获得改善，并减少该氮氧化硅膜对该半导体层的不利效果。在改变反应气体时，在反应室中在相同温度下的真空中连续地将上述绝缘膜层层叠置。当在维持真空状态下连续地形成上述绝缘膜时，可防止这些叠置膜的分界面遭到污染。需要注意的是为了简便起见，在图18B中，将绝缘膜257a、257b、257c缩略为一个层。
在该实施方式的液晶显示装置中，还将驱动电路区域也形成在相同的基板上作为像素区域。该实施方式的液晶显示装置在图18A和图18B中表示。图18A是该液晶显示装置的顶视图，而图18B是沿线O-o和线p-P的截面图，沿线U-W的截面图是***驱动电路区域。
在该实施方式的***驱动电路中，提供了包含有n-沟道薄膜晶体管280a和n-沟道薄膜晶体管280b的NMOS电路。n-沟道薄膜晶体管280a和n-沟道薄膜晶体管280b包括源极或漏极层285a、285b、285c；半导体层281、282；沟道保护层286a、286b；栅极绝缘层287；栅极层288和289。
在该实施方式中，将该驱动电路区域作为使用NMOS结构的反相器。在仅具有呈这种方式的PMOS或NMOS结构的情况下，将部分的TFT的栅极层和源极或漏极层相互连接。图40中表示了这种实例。如图40所示，利用光掩模对栅极绝缘层287进行部分蚀刻，以形成接触孔290。在接触孔290中形成栅极层289，从而将源极或漏极层285c电连接于栅极层289。通过将源极或漏极层285c电连接于栅极层289，而将n-沟道薄膜晶体管280a和n-沟道薄膜晶体管280b作为反相器，即使它们具有NMOS结构。
通过印刷或旋涂形成绝缘层261，也将其称作定向膜，以覆盖薄膜晶体管250，像素电极层255，布线层254，绝缘膜259以及绝缘层260。可利用丝网印刷或胶印选来择性地形成绝缘层261。然后进行摩擦处理。接着，通过微滴释放方法在像素区域的***形成密封材料378。
然后，将反向基板266加在具有TFT的基板256上，它们之间夹有隔离物273，在反向基板266上提供有具有定向膜功能的绝缘层263，具有滤色器功能的着色层264，具有反向电极功能的导电层265以及极化板267。液晶层262位于反向基板266和基板256之间的间隙中，由此形成液晶显示装置(见图17B)。极化板268也位于基板256的表面上，在基板256上并不具有TFT的位置处。密封材料可与填料混合。此外，可在反向基板266上形成光屏蔽膜(黑矩阵)和类似物。此外，可利用分配器(滴落法)，通过利用毛细现象向相互连接的基板之间注入液晶的浸蘸法，或其它类似方法来形成该液晶层。
下面参照图29描述使用分配器的液晶滴落法。在图29中，附图标记40表示控制装置；42表示成像装置；43表示喷头；33表示液晶；35表示标记；41表示标记；34表示阻挡层；32表示密封材料；30表示TFT基板；20表示反向基板。通过使用密封材料32而在反向基板20上形成闭合回路，喷头43将液晶33一次或多次地滴落在反向基板20中。喷头43装有多个喷嘴，以便可一次滴落出大量液晶材料，由此提高生产能力。此时，所提供的阻挡层34阻止密封材料32与液晶33发生反应。然后，在真空中使基板相互连接。通过用紫外光照射而使该密封材料固化，从而可将该液晶密封在基板之间。
关于隔离物，可分散具有几微米大小的粒子。但是，在该实施方式中，在该基板的整个表面上形成树脂膜，然后使该树脂膜形成图案而形成该间隔。在通过旋涂器将用于这种隔离物的材料涂覆在该基板的整个表面上后，该材料通过曝光和显影处理形成具有预定形状的图案。而且，利用无尘炉或类似物将该材料在150℃至200℃下进行烘烤以使之固化。以上所制造出的这些隔离物的形状可依赖于曝光和显影处理的条件而变化。优选地，当使该隔离物形成为具有平坦的顶部和平坦的底部的柱形时，该液晶显示装置可保证与反向基板进行连接时的机械强度。可使用具有锥形、金字塔形或其它类似形状的隔离物，且不对该隔离物的形状进行特别限定。
形成连接部分，以将通过上述过程所形成的像素部分连接到外部布线基板上。在大气压或基本大气压下利用氧气通过灰化处理而清除掉该连接部分中的绝缘层。通过使用氧气，以及氢气、CF4、NF3、H2O、CHF3中的一种或多种来执行该灰化处理。虽然为了避免由于在该处理过程中静电荷所造成恶化或破坏，而在用反向基板密封该液晶之后执行该灰化处理，但是如果该静电荷几乎没有产生负面影响，则可在任何时间执行该灰化处理。
为了将液晶显示装置的内部与外部电连接，利用各向异性传导层271将FPC272连接于终端电极层270，以使FPC电连接于终端电极层270。在图18A中，像素区域275、扫描线驱动电路区域276a、扫描线驱动电路区域276b和信号线驱动电路区域277位于基板256上。
通过上述过程，完成了利用本发明的液晶显示装置(或该液晶显示板)。由于以该实施方式所制造的具有平坦结构的顶栅型薄膜晶体管是利用结晶半导体膜形成的，因此与利用非晶形半导体膜所形成的薄膜晶体管相比具有更高的迁移率。此外，除了包含有赋予一种电导类型的杂质成分之外，源极和漏极区域还包含金属成分，从而形成具有低电阻率的源极和漏极区域。因此，可制造出以高速运行的液晶显示装置。结果，可制造出具有高响应速度的液晶显示装置，如具有宽视角的OCB模式。
此外，与利用非晶形半导体膜所形成的薄膜晶体管相比，在该实施方式中利用结晶半导体膜所形成的薄膜晶体管中很难引起阈值发生变化，从而减少该薄膜晶体管的特征变化的可能性。
此外，在制造薄膜晶体管过程中，通过吸气步骤清除掉混合于半导体膜中的金属成分，从而并有可能减小截止电流。因此，通过在液晶显示装置的开关元件中提供这种薄膜晶体管，可改善对比度。
此外，利用激光的微观处理允许可自由地设计出精细布线或类似物。按照本发明，可形成预期图案，并具有良好的可控性，同时减少材料的损失和成本。因此，可高产地制造出高性能、高可靠性的显示装置。
该实施方式可与实施方式1-7结合实施。
实施方式10
在实施方式1中使用了多层结构，其中源极或漏极层(包括源极布线层)和栅极层(包括栅极布线层)层层叠置，并将该栅极绝缘层***到其中间，栅极层(包括栅极布线层)和布线层层层叠置，并将层间绝缘层***到其中间。在该实施方式中，参照图19A和19B、20A和20B、21A和21B、22A和22B、23A和23B、24A和24B，描述不同于上述实施方式1的多层结构的叠置结构的实例。不再对与实施方式1相同的部分以及具有相同功能的部分进行进一步解释。
图19A是显示装置的顶视图，图19B是沿图19A中线X1-V1的截面图。
在图19A和图19B中，在该显示装置像素区域内部的基板600上，具有作为基膜的绝缘层609，源极或漏极层601a和601b，栅绝缘层602，栅极层603a和603b，布线层607，作为钝化膜的绝缘膜605以及绝缘层606。
绝缘膜605不是必要的。但是，由于将绝缘膜605用作钝化膜，因此当形成绝缘膜605时，可进一步提高该显示装置的可靠性。而且，当形成绝缘膜605并然后执行热处理时，由于在绝缘膜605中包含有氢气，从而可将半导体层氢化。
如图19B中所示，将栅极层603b和布线层607叠置在一起，而在其间***作为层间绝缘层的绝缘层606。布线层607通过在绝缘层606、绝缘膜605和栅极绝缘层602中所形成的接触孔连接于源极或漏极层601a和601b上。因此，布线层607与栅极层603b之间不发生短路。将布线层607用作源极布线层。
图20A是显示装置的顶视图，而图20B是沿图20A中线X2-V2的截面图。在图20A和图20B中，该显示装置的像素区域内部的基板620上，具有作为基膜的绝缘层629，源极或漏极层621a和621b，栅极绝缘层622，栅极层623a和623b，布线层627a和627b，作为钝化膜的绝缘膜625以及绝缘层626。
如图20B中所示，将栅极层623b和布线层627b叠置在一起，而将作为层间绝缘层的绝缘层626***到其中间。布线层627b通过在绝缘层626、绝缘膜625和栅极绝缘层622中所形成的接触孔连接于源极或漏极层621a和621b上。因此，布线层627b与栅极层623b之间不发生短路。而且，在如图20A和图20B中所示的显示装置中，间隔地形成源极布线层，而不是连续地形成，并通过接触孔将该源极布线层电连接于该源极或漏极层。因此，在形成有栅极层623b的区域中，源极或漏极层621a和621b通过接触孔电连接于形成在绝缘层626上的布线层627b。
图21A是显示装置的顶视图，图21B是沿图21A中线X3-V3的截面图。在图21A和图21B中，该显示装置的象素区域内部的基板630上，具有作为基膜的绝缘层639，源极或漏极层631a和631b，栅极绝缘层632，栅极层633a和633b，布线层637a和637b，布线层638a和638b，作为钝化膜的绝缘膜635以及绝缘层636。
如图21B中所示，将栅极层633b和布线层637b叠置在一起，并将作为层间绝缘层的绝缘层636***其中间。在图20B所示的显示装置中，将源极或漏极层621a、布线层627a和627b彼此直接连接。但是，在图21B所示的显示装置中，源极或漏极层631a、布线层637a和637b通过布线层638a相互电连接，布线层638a是通过与形成栅极层相同的步骤利用相同材料形成的。因此，通过接触孔将源极或漏极层631a连接于布线层638a上，布线层638a形成在栅极绝缘层632上。布线层638a通过接触孔连接于布线层637a和637b。因此，将源极或漏极层631a、布线层637a和637b相互电连接。将栅极层633b和布线层637b叠置在一起，并在其间***作为层间绝缘层的绝缘层636，因此栅极层633b与布线层637b之间不发生短路。
图19A和19B、图20A和20B、图21A和21B表示将绝缘层形成宽区域基板上的层间绝缘层的情况。同时，图22A和22B、图23A和23B、图24A和24B、图25A和25B表示通过微滴释放法使***布线层之间的层间绝缘层选择性地形成在所需部分中的实例。
除了层间绝缘层的结构，图22A和22B所示的显示装置对应于图19A和19B所示的显示装置，图23A和23B所示的显示装置对应于图20A和20B所示的显示装置，图24A和24B所示的显示装置对应于图21A和21B所示的显示装置。图22A是显示装置的顶视图，而图22B是沿图22A中线Y1-Z1的截面图。在图22B中，通过微滴释放法选择性地形成层间绝缘层650，以覆盖栅极层603b。在绝缘层650上形成布线层607，以覆盖绝缘层。在布线层607上形成作为钝化膜的绝缘膜660。尽管绝缘膜660不是必要的，但绝缘膜660的形成有可能提高该显示装置的可靠性。在该实施方式中，利用单层绝缘层来形成绝缘层650。另一选择是，绝缘层650可具有叠置结构，使另一个绝缘膜形成在一个绝缘层上面或下方。
图23A是显示装置的顶视图，图23B是沿图23A中线Y2-Z2的截面图。在图23B中，通过微滴释放法选择性地形成绝缘层651，以覆盖栅极层623b，这与图20B相同。在绝缘层651上形成布线层627b，以覆盖绝缘层。由于布线层627b通过接触孔分别连接于源极或漏极层621a和621b上，因此源极或漏极层621a和621b通过布线层627b相互电连接。在布线层627b上形成作为钝化膜的绝缘膜661。
图24A是显示装置的顶视图，图24B是沿图24A中线Y3-Z3的截面图。通过微滴释放法选择地形成绝缘层652，以覆盖栅极层633b，这与图21B相同。在绝缘层652上形成布线层637b，以覆盖绝缘层，并连接于布线层638a和638b。布线层638a通过接触孔连接于源极或漏极层631a，而布线层638b通过接触孔连接于源极或漏极层631b。因此源极或漏极层631a和631b相互电连接。
当通过微滴释放法选择性地形成用于避免布线层之间发生短路的绝缘层，如绝缘层650、651、652时，可抑制材料的损耗。此外，所形成的布线层可直接相互接触，因此可省略在该绝缘层中形成接触孔的步骤，从而简化了处理，降低了成本，并获得高产量。
图25A和25B表示这样一个显示装置的实例，其中通过微滴释放法分别选择性地形成绝缘层653a和653b，以便使栅极层643a、643b与布线层648a、648b物理隔离。在图22A和22B、图23A和23B、图24A和24B所示的显示装置中，通过在该绝缘层上形成该布线层来覆盖该绝缘层，从而避免栅极层和布线层之间发生短路。在图25A和25B所示的显示装置中，所形成的源极或漏极层641a和641b横跨过随后将形成栅极布线层的区域，并位于将要形成布线层648b的区域之上。在该实施方式中，所形成的源极或漏极层641a和641b在横跨过将要形成栅极层643a、643b的区域和将要形成布线层648a、648b的区域的大区域中。另一选择是，除了源极或栅极层641a、641b，在横跨将要形成栅极层643a、643b的区域也可以形成布线层。
此后，在形成栅极层643a和643b之前，通过蚀刻部分清除掉覆盖源极或栅极层的栅极绝缘层642。如图25A的显示装置的顶视图中所示，栅极绝缘层642位于半导体层770、775和一部分源极或栅极层773a的上方，所述源极或栅极层773a是将要形成电容器元件的区域。然而，把在将要形成布线层648a和648b的区域中、在源极或漏极层772将要与栅极层774连接的区域中、在源极或漏极层773a将要与用作像素电极层的第一电极层777连接的区域中所形成的栅极绝缘层642清除掉。因此，无需形成接触孔可使电极层彼此直接连接。在将要在源极或漏极层641a、641b上形成栅极层643a、643b的区域中，通过微滴释放法可选择性地形成绝缘层653a和653b。在绝缘层653a、653b上形成栅极层643a、643b。通过与形成栅极层643a、643b相同的处理过程将布线层648a、648b分别与源极和漏极层641a、641b接触。由于栅极或漏极层641a是连续地形成的并通到绝缘层653b下方，因此布线层648a可电连接于布线层648b。因此，布线层和源极或漏极层可在绝缘层653b下方相互电连接。
图26A中所示的是沿图25中线Q-R的显示装置的截面图，而图26B中所示的是沿图25中线S-T的显示装置的另一个截面图。如图25A和25B所示，图25A和25B的显示装置具有选择性清除掉栅极绝缘层且不在像素中形成接触孔的结构。因此，电极相互连接，在其中无需***层间绝缘层。图25A和25B的显示装置表示使用了光发射元件作为显示元件的发光显示装置的实例。
在图26A中，在基板640上形成绝缘层649、半导体层770、沟道保护层779a、具有一种电导类型的半导体层771a、具有一种电导类型的半导体层771b以及源极或漏极层773a。将源极或漏极层641a和源极或漏极层772形成在具有一种电导类型的半导体层771a、771b上。栅极绝缘层642仅用于覆盖半导体层770和源极或漏极层773a，而清除掉一部分形成在源极或漏极层641a、772上的栅极绝缘层642。布线层648a与源极或漏极层641a接触，在此处的源极或漏极层641a是暴露的，并不被栅极绝缘层642所覆盖，从而使布线层648a和源极或漏极层641a相互电连接。在源极或漏极层772上形成栅极层774，在此处的源极或漏极层772是暴露的，并不被栅极绝缘层642所覆盖，从而使栅极层774和源极或漏极层772相互电连接。在栅极绝缘层642上形成栅极层643a，栅极绝缘层642覆盖半导体层770，并将作为分隔壁的绝缘膜663和绝缘层780顺序叠置在其上。
类似地，在图26B中，在基板640上，形成绝缘层649、第一电极层777、半导体层775、沟道保护层779b、具有一种电导性的半导体层776a和具有一种电导性的半导体层776b。在具有一种电导性的半导体层776a、776b上形成源极或漏极层773a、773b和栅极绝缘层642。在栅极绝缘层642上形成栅极层774，将具有分隔壁功能的绝缘层663和绝缘层780顺序地叠置在其上。选择性地形成栅极绝缘层642，并清除掉一部分形成在源极或漏极层773a、773b上的栅极绝缘层。在源极或漏极层773b上形成电源线778，源极或漏极层773b是暴露的，并不被栅极绝缘层642所覆盖，从而使电源线和该源极或漏极层相互电连接。第一电极层777与源极或漏极层773a接触，源极或漏极层773a是暴露的，并不被栅极绝缘层642所覆盖，从而使第一电极和该源极或漏极层相互电连接。将场致发光层781和电极层782顺序地叠置在第一电极层777上，从而获得包括光发射元件的显示装置。
如上述过程所示，可以低成本且高产量地制造出高可靠性的显示装置。
该实施方式可与实施方式1-9结合执行。
实施方式11
下面参照图48A和48B描述该实施方式。该实施方式表示具有与按照实施方式1的显示装置中层间绝缘层不同结构的层间绝缘层结构的显示装置的例子。此外，不再对与实施方式1相同的部分以及具有相同功能的部分进行进一步解释。
图48A和48B对应于沿实施方式1中所用图5A顶视图中线B-D的截面图。在实施方式1中，将绝缘层129作为层间绝缘层，用于使形成在该薄膜晶体管表面上的不均匀部分平坦化，在绝缘层129上形成第一电极层130。然而在本实施方式中，在栅极绝缘层或绝缘膜上形成第一电极层，该绝缘膜为钝化膜，而无需形成绝缘层129。因此，尽管实施方式1中源极或漏极层和第一电极层是通过布线层相互连接，但是在本实施方式中是将它们彼此直接电连接的。
按照本发明，图48A和48B所示的显示装置为光发射显示装置，其包括作为其显示元件的光发射元件。在图48A所示的显示装置中，在基板900上，形成绝缘层901、第一电极层909、半导体层902、沟道保护层903、具有一种电导性的半导体层904a、904b以及具有一种电导性的半导体层924a、924b。在具有一种电导性的半导体层924a和924b上形成源极或漏极层905a和905b、栅极绝缘层906。
在栅极绝缘层906上形成栅极层908。将绝缘膜910和作为分隔壁的绝缘层911叠置在其上。在栅极绝缘层906和绝缘膜910中形成伸至源极或漏极层905a的开口927。在开口927中形成第一电极层909，以便接触源极或漏极层905a。将场致发光层912和第二电极层913叠置在第一电极层909上。因此，可在覆盖薄膜晶体管的绝缘膜910上形成第一电极层909。
在图48B的显示装置中，在基板900上形成绝缘层901、第一电极919、半导体层902、沟道保护层903、具有一种电导性的半导体层904a、904b以及具有一种电导性的半导体层924a、924b。在具有一种电导性的半导体层924a和924b上形成源极或漏极层905a和905b、栅极绝缘层906。
在栅极绝缘层906上形成栅极层908。将绝缘膜910和具有分隔壁功能的绝缘层911叠置在其上。图48B所示的显示装置表示出在栅极绝缘层906上形成第一电极层919的实例。在栅极绝缘层906中形成伸至源极或漏极层905a的开口907。在开口907中形成第一电极层919，以便接触源极或漏极层905a。将场致发光层912和第二电极层913叠置在第一电极层919上。用绝缘膜910覆盖一部分第一电极层919。因此，可在栅极绝缘层906上形成第一电极层909。
具有根据本实施方式结构的显示装置中无需层间绝缘层，因此，该结构具有简化了处理、和由于减少了材料而降低成本的优点。
实施方式12
下面描述在按照实施方式1-11所制造出的显示装置上安装驱动电路的模式。
首先参照图34A描述利用COG技术的显示装置。将用于显示例如字符或图像的信息的像素部分2701安装在基板2700上面。将在其上提供有多个驱动电路的基板划分成矩形。将已划分的驱动电路(又称驱动IC)2751安装在基板2700上。图34A表示将FPC2750安装在若干驱动IC 2751末端上的情况。另一选择是，单片驱动IC的划分尺寸可类似于像素部分中信号线一侧的长度，磁带可连接于该单片驱动IC末端。
同时，也可利用TAB技术。在利用TAB技术的情况下，可将多个磁带粘在基板上，并可将驱动IC连接于该磁带，如图34B所示。以与利用COG技术的情况相同方式，可将单片驱动IC连接于单个磁带。在这种情况下，用于固定该驱动IC的金属板或类似物也可连接于该磁带，以增大强度。
为了提高产量，优选的是，在一侧尺寸为300-1000mm或更大的矩形基板上，形成将要安装在显示板上的多个驱动IC。
也就是说，可在基板上形成多个电路图案，其中的每一个均包括作为一个单元的驱动电路部分和输入/输出端子，然后将它们相互分割。考虑到像素部分一个边的长度或像素间距，矩形驱动IC中的每一个均具有15-80mm的长边和1-6mm的短边。另一选择是，所形成驱动IC中的每一边的长度对应于像素区域一个边或像素间距(pitch)与每个驱动电路一个边的总和。
该驱动IC的外部尺寸相对于IC芯片的优越性在于长边的长度。当使用每个均具有15-80mm长边的驱动IC时，与使用IC芯片的情况相比，可减少将其连接于像素部分中所需的驱动IC的数量，从而增加了产量。而且，当在玻璃基板上形成驱动IC时，母板的形状不受限制，因此不会降低产量。与使用圆形硅晶片形成IC芯片的情况相比，这是非常优越的一点。
如图33B所示，当在基板3700上形成扫描线驱动电路3704时，将形成在信号线驱动电路上的驱动IC安装在像素区域3701外部的区域中。这些驱动IC为信号线驱动电路。为了形成响应于RGB全彩色的像素区域，在XGA模式下需要3027根信号线，而在UXGA模式下需要4800根信号线。将这些信号线在像素部分3701末端分为几块，以形成导线。依照每个驱动IC的输出端子的间距来汇集该导线。
优选的是通过利用在基板上所形成的结晶半导体来形成该驱动IC，并可使用按照本发明所制造的薄膜晶体管。由于按照本发明所制造的薄膜晶体管具有高迁移率和极好的响应速度，因此与传统薄膜晶体管相比，可高速驱动利用该薄膜晶体管所形成的驱动IC，并可提高元件的工作频率。因此，由于特征很少变化，所以可获得高稳定性。
在像素区域中，信号线和扫描线以矩阵形式相互交叉，并且晶体管位于每个交叉点上。可将按照本发明所制造的薄膜晶体管用作排布在像素区域中的晶体管。按照本发明所制造的薄膜晶体管通过简化处理过程而具有相对高的迁移率，因此在制造大面积显示装置时其是有效的。因此，可将该薄膜晶体管用作像素的开关元件、扫描线驱动电路的元件或其它类似物。由此，可制造出实现了板上***的显示板。
可将该驱动IC安装在基板上，既作为扫描线驱动电路也作为信号线驱动电路，如图34A和34B所示。在这种情况下，在扫描线和信号线中所使用的驱动IC的设计可以不同。
在这种情况下，作为扫描线驱动电路所使用的驱动IC的设计最好不同于作为信号线驱动电路所使用的驱动IC的设计。例如，尽管构成扫描线驱动IC的晶体管需要承受大约30V的电压，但还需要100kHz或更小的驱动频率，因此相对不需要高速工作。因此优选的是使构成该扫描线驱动IC的晶体管的沟道长度(L)足够长。另一方面，尽管信号线驱动IC的晶体管仅需要承受大约12V的电压，但其在3V下需要大约65MHz的驱动频率，因此需要高速工作。由此，优选的是将构成驱动器的晶体管的沟道长度设定为微米级。另外，该沟道长度方向对应于在沟道形成区域中的电流方向，或者是移动电荷的方向。
安装驱动IC的方法没有特别限制，可使用公知的COG技术、引线接合技术，或TAB技术。
通过将驱动IC的厚度调整为反向基板的厚度，使该驱动IC的高度约等于该反向基板的高度，从而在整体上减小了显示装置的厚度。而且，通过使用相同的材料形成各个基板，即使当该显示装置的温度发生变化时也不会产生热应力，且也不会削弱用TFT所制造的电路的特性。因此，如在本实施方式中所示，通过利用边长长于IC芯片边长的驱动IC来形成驱动电路，可减少安装在一个像素部分上的驱动IC的数量。
如上所述，该驱动电路可集成在显示板中。该实施方式可与实施方式1-11结合实施。
实施方式13
在该实施方式中，参照图41A-41C，对栅极层、源极层和漏极层的边缘的位置关系，即栅极层宽度和沟道长度的关系进行描述。
图41A为具有平面结构的顶栅型薄膜晶体管，该薄膜晶体管包括在基板540上形成的绝缘层546，半导体层543，具有一种电导类型的半导体层542a和542b，源极或漏极层541a和541b，栅极绝缘层544以及栅极层545。
在图41A中，栅极层545的边缘分别与源极或漏极层541a和541b的边缘相互重叠，长度为“c1”。这里，在半导体层543中，将源极或漏极层与栅极层相互重叠的区域称为重叠区。栅极层的宽度“b1”大于沟道长度“a1”。用(b1-a1)/2表示每个重叠区的宽度“c1”。优选的，在源极或漏极层与半导体区域之间，具有上述重叠区的n-沟道TFT包括n-型高浓度杂质区(n+区)和n-型低浓度杂质区(n-区)。这种结构允许增强电场衰减的影响，从而可提高热载体阻抗。
图41B为具有平面结构的顶栅型薄膜晶体管，包括在基板550上形成的绝缘层556，半导体层553，具有一种电导类型的半导体层552a和552b，源极或漏极层551a和551b，栅极绝缘层554以及栅极层555。
在图41B中，栅极层555的两个边缘均符合于源极或漏极层551a和551b的边缘。也就是说，该极层的宽度“b2”和沟道长度“a2”相等。
图41C为具有平面结构的顶栅型薄膜晶体管，包括在基板560上形成的绝缘层566，半导体层563，源极或漏极层561a和561b，栅极绝缘层564以及栅极层565。
在图41C中，栅极层565的两个边缘距离源极或漏极层561a和561b的边缘的长度是“c3”。这里，在半导体层563中，将栅极层565与源极或漏极层561a、561b不相互重叠并彼此分开的区域称为偏移区。也就是说，栅极层的宽度“b3”小于沟道长度“a3”。用(a3-b3)/2表示偏移区的宽度“c3”。具有上述结构的TFT可减小截止电流。当将该TFT用作显示装置的开关元件时，可提高对比度。
此外，可使用所谓的多栅极型TFT，其中半导体层覆盖多个栅极层。该TFT也允许减小截止电流。通过按照本发明使用利用激光的掩模处理技术，可形成经过微观处理的掩模。因此，通过利用这种掩模，可使如电极层的布线图案具有微观、精确的形状。通过对电极层执行微观处理，能以高产率和高产量形成如该实施方式所示具有所需功能的薄膜晶体管。因此，具有该薄膜晶体管的显示装置可具有高可靠性和极好的性能。
该实施方式可与实施方式1-12结合实施。
实施方式14
在该实施方式中，参照图38A和38B、图39A-39D描述对用于上述实施方式的半导体膜进行结晶的步骤。
在图38A和38B中，在基板220上形成作为基膜的绝缘层221，并在其上形成非晶形半导体膜222。利用在形半导体膜222上的绝缘膜形成掩模224a和224b。选择性地在基板220上形成金属膜225，从而使非晶形半导体膜进行结晶。具体来说，当对非晶形半导体膜222进行加热时，如在图38B中箭头所示从金属膜225与非晶形半导体膜222之间的接触部分沿与该基板表面平行的方向产生晶体，由此获得结晶半导体膜226。另外，远离于金属膜225的部分不会发生结晶，从而在该基板上保留有非晶形部分。
此外，如图39A所示，通过微滴释放法选择性地形成金属膜233，从而无需利用掩模就可执行上述结晶过程。图39B为图39A的顶视图。图39D为图39C的顶视图。
在图39A-39D中，在基板230上形成作为基膜的绝缘层231，并在其上形成非晶形半导体膜232。在非晶形半导体膜232上通过微滴释放法选择性地形成金属膜233。当通过热处理使非晶形半导体膜232结晶时，如图39A和39C所示从金属膜233与非晶形半导体膜232之间的接触部分沿与该基板表面平行的方向产生晶体。类似地，远离于金属膜233的部分不会发生结晶，从而在该基板上保留有非晶形部分。
将在与该基板表面平行的方向上的晶体生成称为水平生成或横向生成。由于通过水平生成可形成具有大直径的晶粒，所以当将这种结晶半导体膜用于沟道形成区域235中时，可形成具有提高了的迁移率的薄膜晶体管。
该实施方式可与实施方式1-13结合实施。
实施方式15
下面描述按照本发明在显示装置中所安装的保护电路的实例。
如图34B所示，可在外部电路和内部电路之间形成保护电路2713。该保护电路包括一个或多个选自TFT、二极管、电阻元件、电容器元件或类似物的元件。下面将对各种保护电路的构成和操作进行描述。下面对保护电路的等效电路的构成进行说明，每个保护电路位于外部电路和内部电路之间并对应于一个输出端子。如图27A所示的保护电路包括p-沟道薄膜晶体管7220和7230，电容器元件7210和7240以及电阻元件7250。电阻元件7250具有两个端子，其中向一个端子施加输入电压Vin(以下称为Vin)，向另一个端子施加低电势电压VSS(以下称为VSS)。
图27B是表示一种保护电路的等效电路图，该保护电路中用具有整流特性的二极管7260和7270代替p-沟道薄膜晶体管7220和7230。图27C是表示一种保护电路的等效电路图，该保护电路中用TFT7350、7360、7370和7380代替p-沟道薄膜晶体管7220和7230。作为不同于上述结构的保护电路，图27D表示包括电阻元件7280、7290和n-沟道薄晶体管7300的保护电路。图27E表示包括电阻元件7280、7290，p-沟道薄晶体管7310以及n-沟道薄晶体管7320的保护电路。所提供的保护电路可防止电压的突然波动，从而避免元件遭到破坏或损伤，由此提高可靠性。另外，优选的是利用具有极好抗压性的非晶形半导体来构成上述保护电路的元件。本实施方式可与上述实施方式自由组合。
该实施方式可与实施方式1-14自由组合实施。
实施方式16
按照本发明形成薄膜晶体管，并可利用该薄膜晶体管构成显示装置。当使用光发射元件并将n-沟道薄晶体管用作驱动该光发射元件的晶体管时，在该光发射元件中所产生的光是向上，向下或上下同时发射的，即底部发射、顶部发射或双向发射。下面参照图46A-46C，对与各个情况相对应的光发射元件的叠层结构进行描述。
此外，在该实施方式中使用按照本发明所形成的、具有平面结构的顶栅型薄膜晶体管671、681和691。在该实施方式中，将具有晶体结构的硅膜用作半导体层，并将n-型半导体层用作具有一种电导类型的半导体层。代替形成n-型半导体层，可通过利用PH3气体执行等离子体处理，将一种电导类型赋予半导体层。该半导体层不限于本实施方式，也可通过将杂质引入(加入)到结晶半导体层中来形成具有一种电导类型的杂质区，而无需形成具有一种电导类型的半导体层。
首先，参照图46A描述透过基板680发光，即向下发射(底部发射)的情况。在底部发射的情况下，顺序地叠置第一电极684、场致发光层685和第二电极层686，使其与跟源极或漏极层相连的布线层682接触，以便使其电连接于薄膜晶体管681。透过其来传送光的基板680必须具有光传输特性。接下来，参照图46B描述光射向基板690的相反方向，即向上发射(顶部发射)的情况。薄膜晶体管691能以与上述薄膜晶体管相同的方式形成。
连接于源极或漏极层的布线层692与第一电极层693电接触，以便将它们电连接在一起，其中该源极或漏极层电连接于薄膜晶体管691。在该基板上顺序地叠置第一电极层693、场致发光层694和第二电极层695。布线层692是具有反射性的金属层，可使从光发射元件发射的光进行向上反射，如箭头表示。将布线层692和第一电极层693叠置在一起，并因此，当利用具有光传输特性的材料形成第一电极层693并透过其传送光时，由第一电极层693反射该光，然后将光射向基板690的相反方向。当然，可利用具有反射性的金属膜形成第一电极层。由于在该光发射元件中所产生的光透过第二电极层695发射，所以利用相对于至少可见区域的光具有传输特性的材料形成第二电极层695。最后，参照图46C，描述通过基板670和相反一边发射光，即向上和向下(双向发射)发射的情况。薄膜晶体管671也是具有平面结构的顶栅型薄膜晶体管，能以与薄膜晶体管681相同的方式形成。连接于源极或漏极层的布线层675电连接于第一电极层672，该源极或漏极层电连接于薄膜晶体管671的半导体层。在基板上顺序地叠置第一电极层672、电致发光层673以及第二电极层674。当第一电极层672和第二电极层674都是利用相对于可见区域具有光透射特性的材料形成或形成为可透射光的厚度时，可实现双向发射。在这种情况下，还形成透射光的绝缘层和基板670，以具有光透射特性。
图45A-45D表示可用于本发明的光发射元件的结构。每个发光元件均具有这样的结构，其中场致发光层860夹在第一电极层870和第二电极层850之间。有必要考虑到逸出功(work function)来选择出用于第一和第二电极层的材料。根据像素结构，可将该第一和第二电极层用作阳极或阴极。在该实施方式中，由于驱动TFT的极性为n-沟道型，所以优选的是将该第一电极层用作阴极，将该第二电极层用作阳极。此外，当该驱动TFT的极性为p-沟道型时，最好将该第一电极当作阳极，将该第二电极层当作阴极。
图45A和45B表示每个第一电极层870都为阳极，每个第二电极层850都为阴极的情况，由此，优选的是，每个场致发光层都是通过在第一电极层870上顺序地叠置HIL(空穴注入层)、HTL(空穴传输层)804、EML(光发射层)803、ETL(电子传输层)、EIL(电子注入层)802以及第二电极层850形成的。另外，图45A表示透过第一电极层870发射光的情况，其中第一电极层870是利用由导电氧化材料制成的电极层805形成的，该导电氧化材料具有透光特性，并且该第二电极层通过在电致发光层860上顺序叠置电极层801和电极层800形成的，其中电极层801包括碱金属或碱土金属，例如LiF和MgAg，电极层800由例如铝的金属材料制成。图45B表示透过第二电极层850发射光的结构，其中第一电极层包括电极层807和电极层806，其中电极层807由如铝和钛的金属，或包括有金属和以化学计量浓度低于金属的氮的金属材料制成；电极层806由包含1-15原子％氧化硅的导电氧化物材料制成。该第二电极层是由在场致发光层860上顺序地叠置电极层801和电极层800形成的，其中电极层801包括碱金属或碱土金属，例如LiF和MgAg，电极层800由例如铝的金属材料制成。当为了透射光将各个电极层的厚度设为100nm或更小时，光可透过第二电极层850发射。
图45C和45D表示第一电极层870为阴极，第二电极层850为阳极的情况。在图45C和45D中，优选的是顺序地在阴极上叠置EIL(电子注入层)、ETL(电子传输层)802、EML(光发射层)803、HTL(空穴传输层)、HIL(空穴注入层)804以及作为阳极的第二电极层850来形成场致发光层860。图45C表示透过第一电极层870发射光的结构，其中通过顺序地在场致发光层860上叠置电极层801和电极层800形成第一电极层870，其中电极层801包括碱金属或碱土金属，例如LiF和MgAg，电极层800由例如铝的金属材料制成。当为了发射光而使各个电极层的厚度为100nm或更小时，光可透过第一电极层870发射。通过顺序地在场致发光层860上叠置电极层806和电极层807形成第二电极层，其中电极层806由包含1-15原子％硅氧化物的导电氧化物材料制成，电极层807由如铝和钛的金属或包含有金属和以化学计量浓度低于金属的氮的金属材料制成。图45D表示透过第二电极层850发射光的结构，其中通过在电致发光层860上顺序地叠置电极层801和电极层800来形成第一电极层870，其中电极层801包括碱金属或碱土金属，如LiF和MgAg，电极层800由例如铝的金属材料制成。使各个电极层的厚度较厚，以便使在场致发光层860中所生成的光可由第一电极层870对其进行反射。利用电极层805形成第二电极层850，电极层805由具有透光特性的导电氧化物材料制成。另外，除了上述叠层结构，该场致发光层也可具有单层结构或混合结构。
作为场致发光层，利用蒸发掩模或类似物通过蒸发作用分别选择性地形成呈现红(R)、绿(G)、蓝(B)发射光的材料。可由微滴释放法象形成滤色器那样形成呈现红(R)、绿(G)、蓝(B)发射光的材料(低分子量材料，高分子量材料或类似物)。由于无需掩模就可分别涂覆呈现R、G、B光的层，所以微滴释放法是优选的。
在顶部发射以及由具有光传输特性的ITO或ITSO制成第二电极的情况下，可使用BzOs-Li(其中在苯并噁唑衍生物(BzOs)中加入了Li)或类似物。另外，作为EML，例如，可使用加入了对应于各种R、G、B荧光颜色的掺杂剂(在R的情况下为DCM等，在G的情况下为DMQD等)的Alq3。
另外，该场致发光层的材料不限于上述材料。例如，可通过氧化物如氧化钼(MoOx∶X＝2-3)与α-NPD或替代CuPc或PEDOT的红荧烯(rubrene)-起进行共同蒸发来提高空穴注入特性。此外，可将有机材料(包括低分子量材料或高分子量材料)或有机材料和无机材料的复合材料用作场致发光层的材料。下面将具体描述构成光发射元件的材料。
在电荷注入/传输物质中，作为具有极好电子传输特性的物质，可给出具有喹啉构架或苯并喹啉构架的金属络合物，如：三(8-羟基喹啉)铝(缩写：Alq3)；三(5-甲基-8-羟基喹啉)铝(缩写：Almq3)；二(10-羟基苯并[h]羟基喹啉)铍(缩写：BeBq2)；二(2-甲基-8-羟基喹啉)-4-苯基苯酚-铝(缩写：BAlq)；或类似物。作为具有良好空穴传输特性的物质，可给出芳族胺(即具有苯环-氮键的物质)化合物，如：4，4’-二[N-(1-萘基)-N-苯基-氨基]-联苯(缩写：α-NPD)；4，4’-二[N-(3-甲基苯基)-N-苯基-氨基]-联苯(缩写：TPD)；4，4’，4”-三(N，N-二苯基-氨基)-三苯基胺(缩写：TDATA)；4，4’，4”-三[N-(3-甲基苯基)-N-苯基-氨基]-三苯基胺(缩写：MTDATA)；或类似物。
在电荷注入/传输物质中，作为具有最佳电子注入特性的物质，可给出碱金属或碱土金属的化合物，例如氟化锂(LiF)、氟化铯(CsF)以及氟化钙(CaF2)。此外，可使用具有高电子传输特性的的物质例如Alq3与碱土金属例如镁(Mg)的混合物。
在电荷注入/传输物质中，作为具有极好空穴注入特性的物质，例如，可利用金属氧化物，例如氧化钼(MoOx)、氧化钒(VOx)、氧化钌(RuOx)、氧化钨(WOx)以及氧化锰(MnOx)。此外，还可给出酞菁化合物，如酞菁(缩写：H2Pc)和铜酞菁(CuPc)。
可在每个像素中形成具有不同光发射波长带的光发射层，以执行彩色显示。典型地，形成分别对应于荧光颜色R(红)、G(绿)、B(蓝)的光发射层。在这种情况下，当在像素的光发射侧提供传输某一光发射波长带光的滤光器时，可提高色彩纯度并避免像素部分的镜面反射(反射)。通过提供滤光器，可省去通常所需的环形偏振片或类似物，从而降低了从光发射层所发出的光的损失。而且，可减少色调变化，该色调变化是在倾斜地观看像素部分(显示屏)的情况下引起的。
具有各种不同的光发射材料。对于低分子量有机发光材料，可使用下述物质：4-双氰基亚甲基-2-甲基-6-[2-(1，1，7，7-四甲基-9-久洛尼定基)乙烯基]-4H-吡喃(缩写：DCJT)；4-双氰基亚甲基-2-叔丁基-6-[2-(1，1，7，7-四甲基-久洛尼定-9-基)乙烯基]-4H-吡喃(缩写：DCJTB)；periflanthene；2，5-双氰基-1，4-二[2-(10-甲氧基-1，1，7，7-四甲基-久洛尼定-9-基)乙烯基]苯，N，N’-双甲基喹吖啶酮(缩写：DMQd)；香豆素6；香豆素545T；三(8-羟基喹啉)铝(缩写：Alq3)；9，9’-biantryl；9，10-双苯基蒽(缩写：DPA)；9，10-二(2-萘基)蒽(缩写：DNA)；或类似物。而且可使用其它物质。
另一方面，与低分子量有机发光材料相比，高分子量有机发光材料具有更高的机械强度，从而可制成更持久耐用的元件。此外，由于可通过施用液体而形成高分子量有机发光材料，因此可相对容易地形成元件。利用该高分子量有机发光材料所形成的光发射元件的结构基本上类似于利用低分子量有机发光材料所形成的光发射元件的结构，并通过将阴极、有机光发射层和阳极顺序地叠置在一起而形成。然而，当光发射层是由高分子量有机发光材料制成时，很难形成类似于使用低分子量有机发光材料时所形成的叠层结构。在许多情况下，这种由高分子量有机发光材料所制成的光发射元件具有双层结构。具体来说，是将阴极、光发射层、空穴传输层和阳极顺序地叠置在一起而形成的叠层结构。
由光发射层的材料来决定荧光颜色，因此，可通过选定材料形成可发射出预定颜色光的光发射元件。作为用于形成光发射层的高分子量场致发光材料，可给出以下材料：聚对亚苯基亚乙烯基，聚对亚苯基，聚噻吩、聚芴或类似物。
特别地，可将聚(对亚苯基亚乙烯基)(PPV)的衍生物；聚(2，5-双烷氧基-1，4-亚苯基亚乙烯基)(RO-PPV)；聚(2-[2’乙烷基-己氧基]-5-甲氧基-1，4-亚苯基亚乙烯基)(MEH-PPV)；聚(2-[双烷氧基苯基]-1，4-亚苯基亚乙烯基)(ROPh-PPV)；或类似物可作为聚对亚苯基亚乙烯基。可将聚对亚苯基(PPP)的衍生物；聚(2，5-双烷氧基-1，4-亚苯基)(RO-PPP)；聚(2，5-双己氧基-1，4-亚苯基)；或类似物作为聚对亚苯基。可将聚噻吩(PT)的衍生物；聚(3-烷基噻吩)(PAT)；聚(3-己基噻吩)(PHT)；聚(3-环己基噻吩)(PCHT)；聚(3-环己基-4-甲基噻吩)(PCHMT)；聚(3，4-双环己基噻吩)(PDCHT)；聚(3-[4-辛基苯基]-噻吩)(POPT)；聚(3-[4-辛基苯基]-2，2-二噻吩)(PTOPT)；或类似物作为聚噻吩。可将聚芴(PF)的衍生物；聚(9，9-双烷基芴)(PDAF)；聚(9，9-双辛基芴)(PDOF)；或类似物作为聚芴。
当将具有空穴传输特性的高分子量有机发光材料夹在阳极和具有光发射特性的高分子量有机发光材料之间时，可提高从该阳极的空穴注入特性。典型地，通过旋涂或类似方法来施用在水中溶解了具有空穴传输特性的高分子量有机发光材料和受体材料的溶液。由于有机溶剂是不可溶的，因此可将其与上述具有光发射特性的有机发光材料叠置在一起。作为具有空穴传输特性的高分子量有机发光材料，可利用PEDOT和作为受体材料的樟脑磺酸(CSA)的混合物；聚苯胺(PANI)和作为受体材料的聚苯乙烯磺酸(PSS)的混合物或类似物。
光发射层可发射单色光或白光。在利用白光发射材料的情况下，可通过在像素一侧的发光方向上提供发出某种波长光的滤光器(着色层)，获得彩色显示。
为了形成发射白光的光发射层，可通过蒸发作用，顺序地叠置Alq3，添加了红光发射颜料尼罗红的Alq3，p-EtTAZ以及TPD(芳香族二胺)，而实现白光发射。而且，当利用旋涂通过涂覆形成EL时，优选的是在涂覆了液体后，通过真空加热对该EL进行烘烤。例如，在基板的整个表面上，涂覆具有空穴注入层功能的聚(亚乙基二氧噻吩)/聚(苯乙烯磺酸)(PEDOT/PSS)的水溶液，并进行烘烤。然后，在基板的整个表面上，涂覆用于作为发光层的、加入了用作发光中心的颜料(如1，1，4，4-四苯基-1，3-丁二烯(TPB)，4-双氰基亚甲基-2-甲基-6-(对双甲基氨基-苯乙烯基)-4H-吡喃(DCM1)，尼罗红以及香豆素6)的聚乙烯基咔唑(PVK)的水溶液，并进行烘烤。
光发射层可以是单层。在这种情况下，在具有空穴传输特性的聚乙烯基咔唑(PVK)中分散具有电子传输特性的1，3，4-噁二唑衍生物(PBD)。此外，可通过分散作为电子迁移试剂的30wt％的PBD和分散适量的四种颜料(TPB、香豆素6、DCM1以及尼罗红)获得白光发射。除了上述发射白光的光发射元件，可通过合适地选择用于光发射层的材料，制造出能发射红光、绿光或蓝光的光发射元件。
另外，除了单态激励光发射材料，还可将包括金属络合物和类似物的三重态激励光发射材料用于光发射层。例如，通过利用三重态激励光发射材料形成发射红光的像素，其照明半衰期比发射绿光和蓝光的像素相对更短，发射绿光和蓝光的像素由单态激励光发射材料形成。由于三重态激励光发射材料具有最佳的光发射效率，因此为了获得与单态激励光发射材料相同程度的照明，仅需较低的功耗。也就是说，当由三重态激励光发射材料形成发射红光的像素时，仅需少量流经过光发射元件的电流，从而提高了可靠性。为了降低能耗，发射红光和绿光的像素可由三重态激励光发射材料形成，而发射蓝光的像素可由单态激励光发射材料形成。在发射绿光的光发射元件也由三重态激励光发射材料形成的情况下，可进一步降低能耗，其中绿光相对于人眼具有高能见度。
作为三重态激励光发射材料的实例，可将金属络合物作为掺杂剂。具体地，具有以铂作为其核心金属的金属络合物和具有以铱作为其核心金属的金属络合物以及类似物是公知的，其中铂为第三组的过渡成分。该三重态激励光发射材料不限于这些化合物，可能使用具有上述结构以及包括一种属于成分周期表第8-10组成分作为其核心金属的化合物。
上述用于形成光发射层的物质仅为实例，可通过适当地叠置具有各种特性的相应层，如空穴注入射/传输层、空穴传输层、电子注入/传输层、电子传输层、光发射层、电子阻挡层以及空穴阻挡层而形成光发射元件。此外，可使用混合层或这些层的混合接合层。可改变光发射层的层结构。不偏离本发明的目的，允许对光发射层的结构进行改变；例如，提供电极层或者分散发光材料，以用作发光层，来替代提供某个电子注入区域或者光发射区域。
当将正向偏置电压施加给由上述材料所形成的光发射元件时，该发光元件可发光。利用该光发射元件所形成的显示装置中的每个像素可由简单矩阵法或有源矩阵法对其进行驱动。在两种情况下，通过在某个时序在正向偏置电压下使每个像素放光，而在某个周期中使每个像素不发光。在不发光的周期中，将反向偏置电压施加给该光发射元件，以提高该光发射元件的可靠性。在某种驱动条件下，该光发射元件具有降低光强度的老化模式，或者由于像素中非发光区域的扩展而降低表面亮度的老化模式。当利用交流电驱动该光发射元件，以交替地向每个像素施加正向偏置电压和反向偏置电压时，阻止了该光发射元件的老化，从而提高了该发光装置的可靠性。此外，还可利用数字驱动或模拟驱动。
尽管图46A至46C未示出，但可在反向基板上形成滤色器(着色层)，该反向基板与包括元件的基板相对。通过微滴释放法选择性地形成该滤色器(着色层)。由于通过滤色器(着色层)对R、G、B各个发射光谱的宽峰进行精确校正，因此可通过利用这种滤色器(着色层)显示出高清晰度的图像。
尽管上面描述了形成分别用于R、G、B光发射材料的情况，但通过结合滤色器或色彩转换层形成用于发出单色光的材料，也可实现全彩色显示。例如，可在密封基板上形成该滤色器(着色层)或该色彩转换层，并使其连接于具有元件的基板。如上所述，可通过微滴释放法形成用于发出单色光的材料、滤色器(着色层)以及色彩转换层。
当然，可执行单色光发射显示。例如，可形成利用单色光的区域彩色显示装置。无源矩阵显示部分适用于该区域彩色显示装置，并可主要在其中显示字符和符号。
在上述结构中，利用具有低逸出功的材料形成阴极。例如，希望该阴极由Ca，Al，CaF，MgAg，AlLi或类似物组成。该场致发光层可具有单层结构、叠层结构和层间没有分界面的混合结构中的任一种。另外，该场致发光层可由任意材料形成，如单重态材料；三重态材料；单重态和三重态相结合的材料；包含有机化合物或无机化合物的电荷注入/传输物质；或者光发射材料。取决于其分子数，该阴极可包括一种或多种选自于低分子量有机化合物、中级分子量有机化合物(表示不具有升华特性、具有20个或更少的分子或者具有10μm或更小长度的链接分子的有机化合物)、和高分子量有机化合物的层，并与具有电子注入/传输特性或空穴注入/传输特性的无机化合物相结合。第一电极层684、672和第二电极层695、674由可透光的透明导电膜形成。例如除了ITO和ITSO，还使用一种透明导电膜，其中氧化铟混合了2-20％的氧化锌(ZnO)。在形成第一电极层684、693和672之前，优选的是在氧气中执行等离子体处理或者在真空中执行热处理。分隔壁(又称坡)由包括硅、有机材料或化合物材料的材料形成。而且，也可使用多孔膜。当该分隔壁由光敏或非光敏材料如丙烯酸和聚酰亚胺组成时，其每个侧面的曲率半径是连续变化的。因此，在每个分隔壁上所形成的薄膜不是断开的。因此，该分隔壁优选由光敏或非光敏材料组成。本发明可与实施方式1-15自由组合实施。
实施方式17
下面参照图30A-30F中所示的等效电路图描述本实施方式所述的用于显示板的像素结构。
在图30A所示的像素中，信号线710、电源线711、712和713按列排列，而扫描线714按行排列。该像素还包括开关TFT 701、驱动TFT 703、电流控制TFT 704、电容器元件702以及光发射元件705。
除了驱动TFT 703的栅极连接于按行排列的电源线715，图30C所示的像素具有与图30A所示的像素类似的结构。也就是说，图30A和30C所示的像素表示出相同的等效电路图。但是，在电源线712按列排列(图30A)和电源线715按行排列(图30C)的情况中，由在不同层中的导电层来形成相应的电源线。为了强调与驱动TFT703的栅极相连的电源线的不同设置，将等效电路图在图30A和30C中单独表示。
在图30A和图30C中，驱动TFT 703和电流控制TFT 704在每个像素中串联，并且驱动TFT 703的沟道长度L3和沟道宽度W3以及电流控制TFT 704的沟道长度L4和沟道宽度W4满足以下关系：L3/W3∶L4/W4＝5-6000∶1。例如，当L3、W3、L4和W4分别为500μm、3μm、3μm、100μm时，满足6000∶1。由于可按照本发明形成微观图案，因此可稳定地形成具有短沟道宽度的良好的布线而不会引起故障，如短路。由此，可形成具有充分满足如图30A和30C所示像素功能所需的电特性的TFT，从而制造出具有极好显示功能的显示板，并具有高可靠性。
驱动TFT 703在饱和区工作，并控制流过光发射元件705的电流，而电流控制TFT 704在线性区工作，并控制施加给光发射元件705的电流。从制造过程来看，TFT 703和704最好具有相同的电导类型。作为驱动TFT 703，可用损耗型TFT而不是增强型TFT。按照本发明具有上述结构，由于电流控制TFT704在线性区工作，因此电流控制TFT 704的VGS的轻微变化不会对流过光发射元件405的电流量产生不利影响。也就是说，由在饱和区工作的驱动TFT 703决定流过光发射元件705的电流量。因此，可提供一种显示装置，其中可通过改善光发射元件由于TFT特征值的变化导致的亮度变化来提高图像质量。
图30A-30D所示的每个像素中的开关TFT 701对输入到像素中的视频信号进行控制。当开关TFT 701导通且将视频输入到该像素时，该视频信号被保留在电容器元件702中。尽管在图30A和30C中表示了每个像素都包括有电容器元件702的设置，但本发明不限于这些设置。当将栅极电容或类似物当作保留视频信号的电容器时，可以不提供电容器元件702。
光发射元件705具有这样的结构，其中场致发光层夹在一对电极之间。在像素电极和反向电极之间(即阳极和阴极之间)保持有电势差，以便施加正向偏置电压。该场致发光层由各种材料如有机材料和无机材料组成。该场致发光层中的发光包括当激励的单重态返回基态时所产生的发光(荧光)和当激励的三重态返回基态时所产生的发光(磷光)。
除了在其中添加了TFT 706和扫描线716，图30B所示的像素具有与图30A所示的像素类似的结构。类似地，除了在其中添加了TFT 706和扫描线716，图30D所示的像素具有与图30C所示的像素类似的结构。
通过新提供的扫描线716来控制TFT 706的导通/截止。当导通TFT 706时，释放保持在电容器元件702中的电荷，由此截止TFT 704。也就是说，通过TFT706来强制阻挡流过光发射元件705的电流。因此，按照图30B和30D所示的结构，在将信号写入所有像素之前，发光周期可与写入周期同时开始或在写入周期开始之后立即开始，因此可提高占空比。
在图30E所示的像素中，信号线750和电源线751、752按列排列，而扫描线753按行排列。该像素进一步还包括开关TFT 741、驱动TFT 743、电容器元件742以及发光元件744。除在其中添加了了TFT 745和扫描线754，图30F所示的像素具有与图30E所示的像素类似的结构。另外，通过提供TFT 745，可使图30F所示的结构的占空比提高。
按照本发明，可稳定并精确地形成图案如布线，而没有造成制造缺陷，从而提供具有最佳电特性和高可靠性的TFT。本发明可应用于一种应用技术中，用于按照所要达到的目的而改进像素显示功能。
该实施方式可与实施方式1-16结合实施。
实施方式18
下面参照图35和图36描述该实施方式。图35表示利用了按照本发明所制造的TFT基板2800而形成的EL显示模块的结构的实例。在图35中，在TFT基板2800上形成包括有像素的像素部分。
在图35中，保护电路部分2801位于驱动电路和像素之间，并在该像素部分的外部，保护电路部分2801包括与在像素中所形成的TFT相同的TFT或二极管，其中该TFF的栅极与源极或漏极相互连接。将由单晶半导体构成的驱动IC、在玻璃基板上多晶半导体膜所构成的杆状(stick)驱动IC、利用SAS所形成的驱动电路或类似物用作驱动电路2809。
TFT基板2800牢固地连接于密封基板2820，通过微滴释放法所形成的隔离物2806a和2806b位于它们中间。即使当该基板很薄且该像素部分的区域增大时，优选也提供该隔离物，以使在两个基板之间保持固定间隔。具有光传输特性的树脂材料可填充在TFT基板2800和密封基板2820之间的间隔中，在发光元件2804和2805之上，并对其进行固化。另一选择是，可用无水氮或惰性气体填充其间的间隔。
图35表示光发射元件2804、光发射元件2805和光发射元件2815具有顶部发射型结构的情况，其中在相应光发射元件中所生成的光沿由该图所示箭头表示的方向发射。通过形成具有不同亮度色彩的红、绿、蓝像素，可实现多色显示。此外，可通过在密封基板2820上形成对应于每种颜色的着色层2807a、2807b、2807c，来提高射向外部的光的色彩纯度。另一选择是，该像素可结合着色层2807a、2807b、2807c形成为白光发射元件。
利用布线基板2810将作为外部电路的驱动电路2809连接于扫描线或信号线连接端子，该端子位于外部电路基板2811的一个边缘。另一选择是，热管2813和散热器板2812可与TFT基板2800接触或邻接，以增强散热性能。
尽管图35表示了具有顶部发射结构的EL模块，但也可通过改变光发射元件的结构或外部电路基板的排列，使用底部发射结构，或当然也可使用向上和向下发射光的双重发射结构。在顶部发射结构的情况下，可对作为分隔壁的绝缘层着色，将其用作黑色矩阵。可通过微滴释放法形成该分隔壁。例如，可通过将黑色颜料树脂、碳黑或类似物混合到树脂材料中，如聚酰亚胺，而形成该分隔壁。另外，也可使用叠层结构的分隔壁。
此外，该EL显示模块可具有这样的结构，其中可通过利用延迟板和极化板，阻挡从外部进入光的反射光，如图36所示。图36表示顶部发射结构，其中对作为分隔壁的绝缘层3605着色，将其用作黑色矩阵。可通过微滴释放法形成该分隔壁。可利用树脂材料如混有碳黑等的聚酰亚胺制成该分隔壁。也可使用它们的叠置层。为了构成该分隔壁，可通过微滴释放法在相同区域中释放若干次不同种类的材料。在该实施方式中，使用黑色颜料树脂。可将λ/4和λ/2板作为延迟板3603和3604使用，以对光进行控制。将TFT基板2800、光发射元件2804、密封基板(密封组件)2820、延迟板3603和3604(λ/4和λ/2板)以及极化板3602顺序地叠置在一起。该光发射元件所产生的光透过该极化板射向外部。该延迟板和极化板位于光射向外部的那一侧。在向上和向下发射光的双重发射型显示装置的情况下，延迟板和极化板可位于该显示装置的两个表面上。此外，减反射膜3601可位于该极化板的外侧。按照该结构，可显示出更高清晰度的图像。
另一选择是，可利用密封材料或粘合树脂将树脂膜附着于TFT基板2800，以对在TFT基板2800上所形成的像素部分进行密封。尽管该实施方式中是利用玻璃基板密封像素部分的，但也可利用各种材料，如树脂、塑料或薄膜来密封像素部分。优选的是在树脂膜表面上形成气体阻挡膜，以便避免湿气渗入到其中。通过用树脂膜密封像素部分，可制成更薄和更轻的显示装置。
该实施方式可与实施方式1-17结合实施。
实施方式19
下面参照图42和图44描述该实施方式。图42和图44表示通过利用按照本发明所制成的TFT基板2600来形成液晶显示模块的实例。
图42表示液晶显示模块的实例，其中通过密封材料2602将TFT基板2600和反向基板2601牢固地连接在一起，并且像素部分2603和液晶层2604位于两基板之间，以构成显示区。需要着色层2605来执行彩色显示。在RGB***的情况下，对应于相应红、绿、蓝色的着色层与每个像素相关。TFT基板2600和反向基板2601外部分别具有极化板2606和2607。而且，透镜膜2613位于极化板2607外部，极化板2607位于TFT基板2600上。光源包括冷阴极管2610和反射板2611。通过柔性布线基板2609将电路基板2612连接于TFT基板2600。将例如控制电路和电源电路的外部电路集成在电路基板2612中。该液晶显示模块可使用TN(扭转向列)模式、IPS(平面内开关)模式、MVA(多域垂直对准)模式、ASM(轴对称对准微极化池)模式、OCB模式或其它类似模式。
特别地，可通过利用能高速响应的OCB模式来改善按照本发明所制造出的显示装置的特性。图44表示将OCB模式用于图42中的液晶显示模块的实例，以使该液晶显示模块变为FS-LCD(场序制-LCD)。FS-LCD在一个帧周期中分别执行红光发射、绿光发射和蓝光发射。通过利用时间分割而产生图像，以便实现彩色显示。而且，利用发光二极管、冷阴极管和类似物实现各个颜色的发射，并因此而不需要滤色器。由此，由于不需要设置红、绿、蓝滤色器，因此可在相同区域中显示出是使用滤色器的所显示像素9倍的像素数。另一方面，在一个帧周期中执行三种颜色的光发射，从而实现液晶的高速响应。由于在按照本发明制造出的显示装置中所包括的薄膜晶体管能在高速下工作，因此该显示装置可使用OCB模式。因此，FS***和OCB模式可用于本发明的显示装置，产生出具有较高性能的高清晰度显示装置和高清晰度液晶电视装置。另外，作为响应于FS***的模式，也可以使用利用了能高速工作的铁电液晶(FLC)的HV-FLC、SS-FLC或类似***。将具有较低粘性的向列型液晶用于OCB模式。将近晶型液晶用于HV-FLC和SS-FLC。作为液晶材料，如FLC的材料，可使用向列型液晶和近晶型液晶。
液晶显示模块的光学响应速度是通过缩小该液晶显示模块的晶胞间隔而提高的。另一选择是，该光学响应速度可通过降低液晶材料的粘性而提高。在TN模式液晶显示模块的像素区域的像素或点间距是30μm或更小的情况下，提高该响应速度是更加有效的。
图44的液晶显示模块为透光型，其中将红光源2910a、绿光源2910b和蓝光源2910c作为光源。将控制部分2912安装在该液晶显示模块中，从而分别控制红光源2910a、绿光源2910b和蓝光源2910c的开或关。由控制部分2912控制各个颜色的光发射，并且光进入到该液晶中，从而利用时间分割生成图像，实现彩色显示。
如上所述，可利用本发明制造出高清晰度、高可靠性的液晶显示模块。
该实施方式可与实施方式1-17结合实施。
实施方式20
可利用按照上述实施方式所制造的显示模块(显示板)来产生电视装置。有一种情况，其中如图33A所示的结构，在基板上仅形成像素部分，如图34B般利用TAB技术将扫描线驱动电路和信号线驱动电路安装在该基板上；还有一种情况，其中如图34A般利用COG技术将扫描线驱动电路和信号线驱动电路的安装在该基板上；还有一种情况，利用如在图33B所示的SAS技术将TFT安装在该基板上，将像素部分和扫描线驱动电路也形成在该基板上，并且将信号线驱动电路单独地固定在基板上作为驱动IC；还有一种情况，其中如图33C所示的将像素部分、信号线驱动电路和扫描线驱动电路形成在同一基板上；以及类似情况。可使用任何一种类型的显示板。
此外，作为其它外部电路，显示装置可包括视频信号放大器电路，用于对由调谐器所接收信号中的视频信号进行放大；视频信号处理电路，用于将由视频信号放大器电路输出的信号转换为对应于红、绿、蓝色各个颜色的色度信号；控制电路，用于将视频信号转换为驱动IC的输入规格，以及在视频信号输入端中的类似电路。该控制电路向扫描线和信号线输出信号。在数字驱动的情况下，信号分割电路位于信号线一侧，将输入数字信号分割成m块以便供应该信号。
将由调谐器所接收信号中的音频信号送至音频信号放大器电路，并通过音频信号处理电路将其供应给扬声器。控制电路接收关于接收站的控制信息(接收频率)，或来自于输入部分的音量，并向调谐器和该音频信号处理电路传送信号。
通过将该液晶显示模块或EL显示模块装入到壳体中，可得到电视装置，如图37A和37B所示。当使用图35和图36所示的EL显示模块时，可得到EL电视装置。当使用图42和图44所示的液晶显示模块时，可得到液晶电视。通过利用该显示模块形成主显示屏2003，并将扬声器部分2009、操作开关以及类似物作为其附件。这样，可得到按照本发明的电视装置。
将显示板2002装在壳体2001中，经由调制解调器2004以有线或无线方式将接收器2005连接于通信网络，从而接收一般的TV广播，以便执行单向(从发射器到接收器)或双向信息通讯(发射器和接收器之间或接收器之间)。可通过壳体中的开关或远程控制单元2006操作该电视装置。而且，用于显示输出信息的显示部分2007也可位于该远程控制单元中。
另外，除了主屏幕2003，该电视装置还可包括利用第二显示板所形成的子屏幕2008，以显示频道、音量或其它。在该结构中，可通过利用具有宽视角的EL显示板来形成主屏幕2003，并可通过利用能以低功耗显示图像的液晶显示板来形成子屏幕。或者，为了优先降低能耗，可通过利用能以低功耗显示图像的液晶显示板来形成主屏幕2003，并可通过利用具有宽视角的可开/关的EL显示板来形成子屏幕。按照本发明，即使当使用大尺寸基板和大量TFT或电子部件时，也可形成高度可靠的显示装置。
图37B表示具有大小为20-80英寸的显示部分的电视装置。该电视装置包括壳体2010、显示部分2011、作为操作部分的远程控制单元2012、扬声器2013以及类似物。用本发明构成显示部分2011。由于图37B的显示部分为壁挂型，因此无需较大的安装空间。
当然，本发明不限于上述电视装置，并可用于各种用途，例如，大尺寸显示媒介，例如火车站、机场及其它的信息显示板，或者街道上的广告显示板，以及个人电脑的监视器。
实施方式21
按照本发明，可制造出各种类型的显示装置。也就是说，可通过将本发明的上述显示装置结合到电子装置的显示部分中，制造出各种电子装置。
作为电子装置的实例，可给出摄像机如视频摄像机和数字摄像机；投影仪；头带式显示器(突出型显示器)；汽车导航***；移动立体声装置；个人电脑；游戏机；便携式信息终端(如汽车电脑，蜂窝电话和电子图书)；具有记录介质的图像再生装置(具体来说，可再生信息介质，如数字通用盘(DVD)并显示其图像的装置)；或类似物。特别的实例在图32A-32D中表示。
图32A表示个人笔记本电脑，其中包括目标2101、壳体2102、显示部分2103、键盘2104、外部接口部分2105、点击鼠标2106及类似物。可按照本发明制造出显示部分2103。按照本发明，即使缩小该个人电脑尺寸，也可在该显示部分上显示出高可靠性的、高质量的图像，并可准确地形成布线和类似物。
图32B表示包括记录介质的图像再生装置(特别是DVD再生装置)，其中包括目标2201、壳体2202、显示部分A 2203、显示部分B 2204、记录介质(DVD和类似物)读取部分2205、操作键2206、扬声器部分2207及类似物。显示部分A 2203主要显示图像信息，而显示部分B 2204主要显示字符信息。可按照本发明制造出显示部分A 2203和显示部分B 2204。按照本发明，即使缩小该图像再生装置的尺寸，也可在该显示部分上显示出高可靠性的、高质量的图像，并可准确地形成布线和类似物。
图32C表示蜂窝电话，其中包括目标2301、音频输出部分2302、音频输入部分2303、显示部分2304、操作键2305、天线2306及类似物。按照本发明，即使缩小该蜂窝电话的尺寸，也可在该显示部分上显示出高可靠性的、高质量的图像，并可准确地形成布线和类似物。
图32D表示视频摄像机，其中包括目标2401、显示部分2402、壳体2403、外部接口2404、远程控制接收器2405、图像接收部分2406、电池2407、音频输入部分2408、操作键2409、目镜部分2410及类似物。本发明可用于显示部分2402。按照本发明，即使缩小该视频摄像机的尺寸并准确地形成布线和类似物，也可在显示部分2402上显示出高可靠性的、高质量的图像。该实施方式可与上述实施方式自由结合。

Claims (24)

1.一种制造显示装置的方法，包括：
在绝缘表面上形成非晶形半导体层；
将金属成分加入到所述非晶形半导体层中，通过加热使所述非晶形半导体层结晶，以形成结晶半导体层；
形成与所述结晶半导体层接触的、具有一种电导性的半导体层；
对所述结晶半导体层和具有一种电导性的半导体层进行加热；
使具有一种电导性的半导体层形成图案，以形成源极区和漏极区；
在所述源极区和漏极区上释放包含导电材料的组合物，从而选择性地形成源极层和漏极层；
在所述结晶半导体层、所述源极层和漏极层上形成栅极绝缘层；以及
在所述栅极绝缘层上形成棚极层。
2.按照权利要求1的方法，其中通过选择性地释放包含导电材料的组合物形成所述栅极层。
3.按照权利要求1的方法，
其中在所述栅极绝缘层中形成伸至所述源极层或漏极层的开口，且
在所述开口中形成像素电极层，以连接于所述源极层或漏极层。
4.按照权利要求1的方法，其中在所述栅极层和栅极绝缘层上形成绝缘层，
在所述栅极绝缘层和绝缘层中形成伸至所述源极层或漏极层的开口，
在所述开口中形成布线层，以与所述源极层或漏极层接触，且
在与所述布线层接触的绝缘层上形成像素电极层。
5.按照权利要求4的方法，其中通过释放包含绝缘材料的组合物选择性地形成所述绝缘层。
6.一种制造显示装置的方法，包括：
在绝缘表面上形成非晶形半导体层；
将金属成分加入到所述非晶形半导体层中，并通过加热，使所述非晶形半导体层结晶，以形成结晶半导体层；
在所述结晶半导体层上形成沟道保护层；
在所述结晶半导体层和所述沟道保护层上形成具有一种电导性的半导体层；
对所述结晶半导体层和具有一种电导性的半导体层进行加热；
使具有一种电导性的半导体层形成图案，以形成源极区和漏极区；
在所述源极区和漏极区上释放包含导电材料的组合物，以选择性地形成源极层和漏极层；
在所述结晶半导体层、所述沟道保护层、所述源极层和漏极层上形成栅极绝缘层；以及
在所述栅极绝缘层上形成栅极层。
7.按照权利要求6的方法，其中通过选择性地释放包含导电材料的组合物形成所述栅极层。
8.按照权利要求6的方法，
其中在所述栅极绝缘层中形成伸至所述源极层或漏极层的开口，且
在开口中形成像素电极层，以连接于所述源极层或漏极层。
9.按照权利要求6的方法，其中在所述栅极层和栅极绝缘层上形成所述绝缘层，
在所述栅极绝缘层和绝缘层中形成伸至所述源极层或漏极层的开口，
在所述开口中形成布线层，以与所述源极层或漏极层接触，且
在与所述布线层接触的绝缘层上形成像素电极层。
10.按照权利要求9的方法，其中通过释放包含绝缘材料的组合物选择性地形成所述绝缘层。
11.用于制造显示装置的方法，包括：
在绝缘表面上形成第一半导体层；
将金属成分加入到所述第一半导体层中并对所述第一半导体层进行加热；
形成与所述第一半导体层接触的、包括第一杂质成分的第二半导体层；
对所述第一半导体层和包括第一杂质成分的第二半导体层进行加热；
清除掉包括第一杂质成分的第二半导体层；
将第二杂质成分加入到所述第一半导体层中，以形成源极区和漏极区；
在所述源极区和漏极区上释放包含导电材料的组合物，以选择性地形成源极层和漏极层；
在所述结晶半导体层、所述源极层和漏极层上形成栅极绝缘层；以及
在所述栅极绝缘层上形成栅极层。
12.按照权利要求11的方法，其中形成包括有He、Ne、Ar、Kr和Xe中的一种或多种作为第一杂质成分的第二半导体层。
13.按照权利要求11的方法，其中加入选自于磷、氮、砷、锑以及铋中的一种或多种，作为第二杂质成分。
14.按照权利要求11的方法，其中通过选择性地释放包含导电材料的组合物形成所述栅极层。
15.按照权利要求11的方法，
其中在所述栅极绝缘层中形成伸至所述源极层或漏极层的开口，且
在开口中形成像素电极层，以与所述源极层或漏极层相连。
16.按照权利要求11的方法，其中在所述栅极层和栅极绝缘层上形成所述绝缘层，
在所述栅极绝缘层和绝缘层中形成伸至所述源极层或漏极层的开口，
在所述开口中形成布线层，以与所述源极层或漏极层接触，且
在与所述布线层接触的绝缘层上形成像素电极层。
17.按照权利要求16的方法，其中通过释放包含绝缘材料的组合物选择性地形成所述绝缘层。
18.用于制造显示装置的方法，包括以下步骤：
在绝缘表面上形成第一半导体层；
将金属成分加入到所述第一半导体层中，并对所述第一半导体层进行加热；
形成与所述第一半导体层接触的、包括第一杂质成分的第二半导体层；
对所述第一半导体层和具有第一杂质成分的第二半导体层进行加热；
清除掉包括第一杂质成分的第二半导体层；
在所述第一半导体层的沟道形成区域上形成沟道保护层；
将第二杂质成分加入到所述第一半导体层中，以形成源极区和漏极区；
在所述源极区和漏极区上释放包含导电材料的化合物，以选择性地形成源极层和漏极层；
在所述结晶半导体层、所述沟道保护层、所述源极层和漏极层上形成栅极绝缘层；以及
在所述栅极绝缘层上形成栅极层。
19.按照权利要求18的方法，其中形成包括有He、Ne、Ar、Kr和Xe中的一种或多种作为第一杂质成分的第二半导体层。
20.按照权利要求18的方法，其中加入选自于磷、氮、砷、锑以及铋中的一种或多种，作为第二杂质成分。
21.按照权利要求18的方法，其中通过选择性地释放包含导电材料的组合物形成所述栅极层。
22.按照权利要求18的方法，
其中在所述栅极绝缘层中形成伸至所述源极层或漏极层的开口，且
在开口中形成像素电极层，以与所述源极层或漏极层相连。
23.按照权利要求18的方法，其中在所述栅极层和栅极绝缘层上形成所述绝缘层，
在所述栅极绝缘层和绝缘层中形成伸至所述源极层或漏极层的开口，
在所述开口中形成布线层，以与所述源极层或漏极层接触，且
在与所述布线层接触的绝缘层上形成像素电极层。
24.按照权利要求23的方法，其中通过释放包含绝缘材料的组合物选择性地形成所述绝缘层。
CNB2005101067457A 2004-08-30 2005-08-30 显示装置的生产方法 Expired - Fee Related CN100570834C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004251036 2004-08-30
JP251036/04 2004-08-30

Publications (2)

Publication Number Publication Date
CN1767159A true CN1767159A (zh) 2006-05-03
CN100570834C CN100570834C (zh) 2009-12-16

Family

ID=35943794

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101067457A Expired - Fee Related CN100570834C (zh) 2004-08-30 2005-08-30 显示装置的生产方法

Country Status (2)

Country Link
US (2) US7247529B2 (zh)
CN (1) CN100570834C (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118913B (zh) * 2006-08-04 2011-01-19 三菱电机株式会社 显示装置及其制造方法
CN101976685A (zh) * 2010-09-03 2011-02-16 友达光电股份有限公司 具有蚀刻停止层的晶体管结构及其制作方法
CN102394223A (zh) * 2011-12-08 2012-03-28 北京大学 一种塑料衬底上制备薄膜晶体管的制备方法
CN102637745A (zh) * 2011-02-10 2012-08-15 索尼公司 薄膜晶体管、显示装置和电子设备
US8415672B2 (en) 2010-08-30 2013-04-09 Au Optronics Corporation Transistor with etching stop layer and manufacturing method thereof
CN109491157A (zh) * 2017-09-13 2019-03-19 夏普株式会社 显示面板用基板的制造方法
CN116564902A (zh) * 2023-04-27 2023-08-08 惠科股份有限公司 显示面板、显示面板的制备方法和显示装置

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4123172B2 (ja) * 2003-04-01 2008-07-23 セイコーエプソン株式会社 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
US7977253B2 (en) * 2004-08-31 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7622338B2 (en) 2004-08-31 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2006332094A (ja) * 2005-05-23 2006-12-07 Seiko Epson Corp 電子基板の製造方法及び半導体装置の製造方法並びに電子機器の製造方法
JP4187757B2 (ja) * 2006-06-22 2008-11-26 日東電工株式会社 配線回路基板
TWI412079B (zh) * 2006-07-28 2013-10-11 Semiconductor Energy Lab 製造顯示裝置的方法
US7943287B2 (en) * 2006-07-28 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
KR101346246B1 (ko) * 2006-08-24 2013-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 제작방법
US8563431B2 (en) * 2006-08-25 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8148259B2 (en) 2006-08-30 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2076924B1 (en) * 2006-11-17 2017-03-08 Semiconductor Energy Laboratory Co, Ltd. Unerasable memory element and method for manufacturing the same
KR100864884B1 (ko) * 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
US8283724B2 (en) 2007-02-26 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device, and method for manufacturing the same
US20080214007A1 (en) * 2007-03-02 2008-09-04 Texas Instruments Incorporated Method for removing diamond like carbon residue from a deposition/etch chamber using a plasma clean
JP5459896B2 (ja) * 2007-03-05 2014-04-02 株式会社半導体エネルギー研究所 配線及び記憶素子の作製方法
JP5255870B2 (ja) * 2007-03-26 2013-08-07 株式会社半導体エネルギー研究所 記憶素子の作製方法
US7782413B2 (en) * 2007-05-09 2010-08-24 Tohoku University Liquid crystal display device and manufacturing method therefor
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
TWI521292B (zh) * 2007-07-20 2016-02-11 半導體能源研究所股份有限公司 液晶顯示裝置
JP2009049384A (ja) 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
JP5205012B2 (ja) * 2007-08-29 2013-06-05 株式会社半導体エネルギー研究所 表示装置及び当該表示装置を具備する電子機器
JP5395384B2 (ja) * 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2010028105A (ja) 2008-06-20 2010-02-04 Semiconductor Energy Lab Co Ltd 記憶素子及び記憶素子の作製方法
PL2166128T3 (pl) * 2008-09-19 2012-05-31 Oerlikon Trading Ag Sposób wytwarzania powłok z tlenków metali przez naparowywanie łukowe
KR101603303B1 (ko) * 2008-10-31 2016-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 도전성 산질화물 및 도전성 산질화물막의 제작 방법
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
TWI574423B (zh) * 2008-11-07 2017-03-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
CN103456794B (zh) 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2440015B1 (en) * 2009-06-05 2017-11-15 Beijing Visionox Technology Co., Ltd. Organic electroluminescence device and testing method thereof
WO2011001881A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101782176B1 (ko) * 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR20110008918A (ko) * 2009-07-21 2011-01-27 삼성모바일디스플레이주식회사 평판표시장치 및 그의 제조 방법
WO2011010542A1 (en) 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101791812B1 (ko) 2009-09-04 2017-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20110037220A (ko) * 2009-10-06 2011-04-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
KR101056229B1 (ko) * 2009-10-12 2011-08-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
KR20120091243A (ko) * 2009-10-30 2012-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101082254B1 (ko) * 2009-11-04 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
EP2500343B1 (en) 2009-11-13 2018-01-31 Beijing Visionox Technology Co., Ltd. Organic materials and organic electroluminescent apparatuses using the same
KR20120099475A (ko) 2009-12-04 2012-09-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102859704B (zh) * 2010-04-23 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
US8647919B2 (en) 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8972229B2 (en) * 2012-07-27 2015-03-03 Synopsys, Inc. Fast 3D mask model based on implicit countors
KR102090713B1 (ko) * 2013-06-25 2020-03-19 삼성디스플레이 주식회사 가요성 표시 패널 및 상기 가요성 표시 패널의 제조 방법
KR102440302B1 (ko) * 2015-04-13 2022-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2017009725A (ja) * 2015-06-19 2017-01-12 ソニー株式会社 表示装置
US11296087B2 (en) * 2017-03-31 2022-04-05 Intel Corporation Thin film transistors with spacer controlled gate length
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
CN107275515B (zh) * 2017-06-20 2019-12-03 深圳市华星光电技术有限公司 Oled器件封装方法、结构、oled器件及显示屏
CN114639793A (zh) * 2020-12-16 2022-06-17 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
KR20230151147A (ko) * 2022-04-22 2023-11-01 삼성디스플레이 주식회사 표시 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW374247B (en) 1994-09-15 1999-11-11 Semiconductor Energy Lab Co Ltd Method of fabricating semiconductor device
US6670640B1 (en) 1994-09-15 2003-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP4083821B2 (ja) 1994-09-15 2008-04-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100192447B1 (ko) * 1996-05-15 1999-06-15 구자홍 액정표시장치의 제조방법
KR100496420B1 (ko) * 2001-03-02 2005-06-17 삼성에스디아이 주식회사 2층구조의 소오스/드레인 전극을 갖는 박막 트랜지스터 및그의 제조방법과 이를 이용한 액티브 매트릭스형 표시소자및 그의 제조방법

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118913B (zh) * 2006-08-04 2011-01-19 三菱电机株式会社 显示装置及其制造方法
US8415672B2 (en) 2010-08-30 2013-04-09 Au Optronics Corporation Transistor with etching stop layer and manufacturing method thereof
US8883574B2 (en) 2010-08-30 2014-11-11 Au Optronics Corporation Transistor with etching stop layer and manufacturing method thereof
CN101976685A (zh) * 2010-09-03 2011-02-16 友达光电股份有限公司 具有蚀刻停止层的晶体管结构及其制作方法
CN101976685B (zh) * 2010-09-03 2012-10-03 友达光电股份有限公司 具有蚀刻停止层的晶体管结构及其制作方法
CN102637745A (zh) * 2011-02-10 2012-08-15 索尼公司 薄膜晶体管、显示装置和电子设备
CN102637745B (zh) * 2011-02-10 2016-11-23 株式会社日本有机雷特显示器 薄膜晶体管、显示装置和电子设备
CN102394223A (zh) * 2011-12-08 2012-03-28 北京大学 一种塑料衬底上制备薄膜晶体管的制备方法
CN109491157A (zh) * 2017-09-13 2019-03-19 夏普株式会社 显示面板用基板的制造方法
CN116564902A (zh) * 2023-04-27 2023-08-08 惠科股份有限公司 显示面板、显示面板的制备方法和显示装置
CN116564902B (zh) * 2023-04-27 2024-05-28 惠科股份有限公司 显示面板、显示面板的制备方法和显示装置

Also Published As

Publication number Publication date
US20070262318A1 (en) 2007-11-15
US7247529B2 (en) 2007-07-24
US7800113B2 (en) 2010-09-21
US20060046336A1 (en) 2006-03-02
CN100570834C (zh) 2009-12-16

Similar Documents

Publication Publication Date Title
CN1767159A (zh) 显示装置的生产方法
CN1677645A (zh) 显示装置及其制造方法，以及电视机接收器
CN1294619C (zh) 半导体器件及其制造方法
CN1170458C (zh) 有源驱动型有机el显示装置及其制造方法
CN1828931A (zh) 半导体装置、电子装置及半导体装置的制造方法
CN1707749A (zh) 半导体装置及其制造方法、液晶电视和el电视
CN1797757A (zh) 半导体装置、显示装置及其制造方法，以及电视装置
CN1703121A (zh) 显示装置和电子装置
CN1797740A (zh) 半导体装置的制造方法
CN100350623C (zh) 发光装置
CN1658052A (zh) 半导体器件及其制备方法，液晶电视***，和el电视***
CN1649454A (zh) 显示器件及其制造方法以及电视设备
CN1925112A (zh) 半导体器件的制造方法
CN1941299A (zh) 半导体器件及其制造方法
CN1674227A (zh) 形成图案的方法，薄膜晶体管，显示设备及制法和应用
CN1770937A (zh) 半导体器件以及显示器件
CN1620215A (zh) 显示器件及其制作方法
CN1734736A (zh) 电视机和电子设备以及半导体器件的制造方法
CN1815686A (zh) 半导体器件及其制造方法
CN1744283A (zh) 半导体器件的制造方法
CN1422104A (zh) 发光器件
CN1700417A (zh) 半导体器件及其制造方法、液晶电视、和el电视
CN101030526A (zh) 制造半导体装置的方法
CN1702837A (zh) 图形形成方法，薄膜晶体管、显示器及其制造方法及电视设备
CN1825616A (zh) 显示装置、电子设备及该显示装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091216

Termination date: 20180830

CF01 Termination of patent right due to non-payment of annual fee