CN1763954A

CN1763954A - 半导体器件

Info

Publication number: CN1763954A
Application number: CNA2005101134324A
Authority: CN
Inventors: 大窪宏明; 小田典明; 中柴康隆
Original assignee: NEC Corp
Current assignee: Renesas Electronics Corp
Priority date: 2004-10-08
Filing date: 2005-10-08
Publication date: 2006-04-26
Anticipated expiration: 2025-10-08
Also published as: JP2006108583A; US20060076596A1; CN1763954B; US7432545B2

Abstract

本发明提供了一种电容元件，具有显示出优良生产可靠性的简单结构。本发明提供了一种半导体器件(100)，该半导体包括由下电极(102)、SiCN膜(107)和上电极(113)的电容元件。在半导体衬底上的绝缘膜(101)中形成了沟槽，在该沟槽中掩埋下电极(102)。下电极(102)包括两个区域，即第一下电极(103)和第二下电极(105)，它们经由绝缘膜(101)彼此隔开。

Description

半导体器件

本申请以日本专利申请NO.2004-296696为基础，在此引进其内容作为参考。

技术领域

本发明涉及一种包括电容元件的半导体器件。

背景技术

在例如日本未决专利公开No.2001-237375中公开了包括电容元件的现有半导体器件。该申请描述了MIM(金属-绝缘体-金属)电容器。还描述了通过镶嵌工艺形成包括Cu电极的MIM电容器，由于该工艺在Cu电极中引起了凹陷(dishing)。

在深入研究之后，本发明人发现，在日本未决专利公开No.2001-237375中描述的凹陷显著地影响了元件形成工艺，尤其当在MIM电容器中的电极之中的下电极中产生该凹陷时。下电极中的凹陷会引起形成于下电极上的电容器膜的厚度变化，此外，会引起形成于电容器膜上的下电极本身或上电极的结构的变化。

因此，有效的是通过用于可靠地形成电容元件的最方便的方法来防止下电极中的凹陷。

发明内容

根据本发明的一个方面，提供了一种半导体器件，包括：

形成于半导体衬底上的绝缘膜；

下电极，掩埋在形成于绝缘膜中的沟槽中；

形成于下电极上的电容器膜；和

形成于电容器膜上的上电极，

其中下电极包括被绝缘膜彼此隔开的多个电极区域。

根据本发明，在衬底平面内(in-plane)方向上，将掩埋在形成于绝缘膜中的沟槽中的下电极分成被绝缘膜彼此隔开的多个电极区域，且绝缘膜介于电极之间，从而可以防止在形成下电极期间的凹陷。因此，下电极的生产可以更可靠。此外，它可以防止对于电容器膜或形成于下电极上的上电极的生产可靠性由于凹陷引起的恶化。由此，本发明提供了包括显示出生产可靠性提高的电容元件的简单结构。

词句“下电极包括被绝缘膜彼此隔开的多个电极区域”可包含被包括下电极的上表面的截面上的绝缘膜来分割下电极的至少部分的任一结构。由此，在截面内，可打开下电极***的至少一部分，或可选地，在截面内，可闭合下电极的***。

根据本发明，下电极包括被绝缘膜彼此隔开的多个电极区域，从而可以提供一种具有显示出生产可靠性提高的简单结构的电容元件。

附图说明

从结合附图的如下描述中，本发明的上述和其它目的、优点和特征将变得更显而易见，其中：

图1是示出根据实施例的半导体器件的结构的截面图。

图2是示出根据实施例的半导体器件中的下电极的结构的平面图。

图3A至3C是示出根据实施例的半导体器件的制造工艺的截面图。

图4A至4C是示出根据实施例的半导体器件的制造工艺的截面图。

图5A至5C是示出根据实施例的半导体器件的制造工艺的截面图。

图6是示出根据实施例的半导体器件中的下电极的结构的平面图。

图7是示出根据实施例的半导体器件中的下电极的结构的平面图。

图8是示出根据实施例的半导体器件中的下电极的结构的平面图。

图9是示出根据实施例的半导体器件中的下电极的结构的平面图。

图10是示意性地示出根据实施例的半导体器件的结构的截面图。

图11是示意性地示出根据实施例的半导体器件的结构的截面图。

图12是示意性地示出根据实施例的半导体器件的结构的截面图。

图13是示出根据实施例的半导体器件中的下电极的结构的平面图。

具体实施方式

现在在此将参考说明性的实施例描述本发明。本领域技术人员将认识到，利用本发明的讲述可以完成许多可选的实施例，且本发明不局限于用于说明目的而说明的实施例。

在本发明的半导体器件中，下电极可由包括多个平行的电极区域的第一和第二电极组件组成。这种结构可以进一步可靠地防止在形成下电极期间的凹陷。此外，可以平行地布置多个电极区域，以提高电极区域的集成度，且由可以此相对于形成下电极的区域的面积增加下电极的面积。由此，与使用平板电极作为下电极的情况相比，可以进一步可靠地防止电容元件的电容减小。

在本发明的半导体器件中，可将多个电极区域布置为条形。因此，在衬底平面内方向上可以将多个电极区域集成为更高的密度。由此，与使用平板电极作为下电极的情况相比，可以更可靠地防止电容元件的电容减小。

在此，组成下电极的电极区域的形状是包括下电极的上表面的截面形状。在该说明书中，条形指的是在衬底水平方向上为整体的伸长的矩形形状；例如，条形。

在本发明的半导体器件中，多个电极区域在衬底平面内方向上可布置成条形和格状。它可以更可靠地提高多个电极区域的集成度。多个电极条可以布置成对角线格状。由此，可以更可靠地防止包括下电极的层中的图案坍塌(collapse)。

在本发明的半导体器件中，电极区域可以布置成梳齿形。由此，可以提高下电极在衬底水平面内的集成度，同时防止凹陷。

在本发明的半导体器件中，电极区域可以布置成齿的端部是参差不齐的梳齿形。由此，可以更可靠地防止在包括下电极的层中的图案坍塌。

在本发明的半导体器件中，下电极可包括具有齿的端部是参差不齐的梳齿形的第一和第二电极区域，且介于第一和第二电极区域之间的绝缘膜可布置成在衬底平面内的弯曲形。在本发明的半导体器件中，介于第一和第二电极的组件之间的绝缘膜可布置成在衬底平面内的弯曲形。

由此，隔开两个相邻电极区域的绝缘膜可以不对齐成直线。由此，可减小在一个方向上的绝缘膜的延伸部分。因此，当减小两个电极区域之间的距离和减小绝缘膜的宽度时，可以进一步防止图案坍塌。

在此弯曲形状指的是介于电极区域之间的绝缘膜不在直线上延伸的弯曲形状；例如，规则的锯齿形形状。

在本发明的半导体器件中，电极区域中的一个的端部和电极区域中的另一个的端部之间的最小距离可以是0.2μm或更小。由此，与使用平板电极作为下电极的情况相比，可以更可靠地防止电容的减小。

本发明的半导体器件可进一步包括掩埋在互连沟槽中的互连，该互连沟槽形成于绝缘膜中和形成于形成下电极的层中，其中电容器膜形成在下电极的上方并且用作用于互连的扩散阻挡膜。由此，可简化半导体器件的整个结构，同时防止互连成分扩散到绝缘膜中。

本发明的半导体器件可进一步包括掩埋在互连沟槽中的互连、形成于互连和电容器膜上方的绝缘扩散阻挡膜，互连沟槽形成于绝缘膜中和形成于形成下电极的层中，其中上电极形成于扩散阻挡膜的上方。由此，可以更可靠地防止互连成分扩散到绝缘膜中。

在工艺和器件之间互换的本发明的这些成分以及表达的任意组合作为本发明的实施例也是有效的。

例如，在本发明中，下电极可通过镶嵌工艺形成。由于在本发明中隔开地形成下电极，所以在通过镶嵌工艺形成的电容元件中的下电极中可以防止凹陷，从而引起电容元件的生产可靠性提高。

在本发明中，在经由绝缘膜的多个相邻区域之间的最小距离可以是0.2μm或更小。在本发明中，梳齿形的相邻齿之间的最小距离可以是0.2μm或更小。

在本发明中，具有条形的多个电极可在绝缘膜中电连接。在本发明中，可经由另一层连接具有条形的多个电极。

在本发明中，互连可以是铜互连。在本发明中，可通过用于形成下电极的工艺形成互连。在本发明中，可通过镶嵌工艺形成互连。

在本发明中，电容器膜可包括SiCN或SiN膜。在本发明中，扩散阻挡膜可包括SiCN或SiN膜。

将参考各图更具体地描述本发明的实施例。在所有图中，由相同的符号表示共同的组件，且在必要时不对其进行描述。

(实施例1)

图1是示出根据该实施例的半导体器件的结构的截面图。在图1所示的半导体器件100中，在半导体衬底(未示出)上顺序地形成绝缘膜101、绝缘膜109和绝缘膜111。

在绝缘膜101中，形成在其中掩埋下电极102的沟槽。下电极102包括两个区域，即第一下电极103和第二下电极105，它们被绝缘膜101彼此隔开。与下电极102相邻形成了SiCN膜107。SiCN膜107掩埋在与绝缘膜101接触形成的绝缘膜109中。在SiCN膜107上，形成了上电极113。上电极113掩埋在形成于与绝缘膜109接触形成的绝缘膜111的沟槽中。

半导体器件100包括由下电极102、SiCN膜107和上电极113组成的电容元件。

将描述下电极102是通过镶嵌工艺形成的Cu电极的情况。具体地，将描述上电极113是TiN膜的情况。

图2是示出图1所示的下电极102的结构的平面图。图2示出了在半导体衬底的水平面中的下电极102的形状。以上描述的图1对应于图2中的A-A′得到截面图。

在图2中，在第一下电极103和第二下电极105二者中，下电极102的上表面的平面形状是梳齿形，其中较短的齿和较长的齿交替排列使得齿端是参差不齐的。第一下电极103和第二下电极105经由绝缘膜101相邻，以便它们的齿彼此相对。介于第一下电极103和第二下电极105之间的绝缘膜101的平面形状具有锯齿形(zigzag)弯曲形状。

在包括下电极102上表面的截面中的第一下电极103和第二下电极105的每一个中，组成每个电极的梳齿之间的最小距离例如可以是0.2μm或更小，优选0.1μm或更小。此外，在上述截面中的第一下电极103和第二下电极105之间的最小距离例如也可以是0.2μm或更小，优选0.1μm或更小。由此，可以充分地提高衬底水平面中下电极102的面积与用于形成下电极的区域的面积的比。与使用具有用于形成下电极的区域的相等面积的一个平面下电极相比，可以使电容的降低减到最小。此外，可以适当地选择组成每个电极的梳齿之间的距离的下限，只要足以避免绝缘膜101的图案坍塌就可以。

例如，虽然图2中未示出，但在绝缘膜101内连接第一下电极103和第二下电极105以成为等电位的。可选地，可经由除了绝缘膜101之外的层连接第一下电极103和第二下电极105以成为等电位的。

将描述图1所示的半导体器件100的制造工艺。图3A至3C、4A至4C和5A至5C是说明制造半导体器件100的步骤的截面图。

首先，如图3A所示，基绝缘膜123形成在具有半导体元件的硅衬底121上。将根据电容元件形成在基绝缘膜123正上方的情况来描述该实施例。通过等离子体CVD在基绝缘膜123上淀积SiO₂膜作为绝缘膜101。接下来，在绝缘膜101上形成掩模125，然后通过光刻在掩模125中形成开口127，使得在要形成下电极102的位置暴露出绝缘膜101(图3B)。

然后，通过干法蚀刻选择性地去除绝缘膜101中的露出部分，以绝缘膜101中形成凹部129作为沟槽(图3C)。在去除掩模125之后，在硅衬底121的整个表面上方淀积用作扩散阻挡膜的Ta/TaN膜(未示出)。然后，在硅衬底121的整个表面上方，淀积Cu膜131使得凹部129被掩埋(图4A)。随后，通过CMP(化学机械抛光)去除形成在凹部129外部的Cu膜131，以形成第一下电极103和第二下电极105(图4B)。

接下来，在绝缘膜101上淀积SiO₂膜作为绝缘膜109。如参考图3B和3C所述，在下电极102上的绝缘膜109中形成用于形成电容器膜的凹部133(图4C)。随后，在硅衬底121的整个表面上方，形成用作电容器膜的SiCN膜107使得凹部133被掩埋。然后，通过CMP去除形成在凹部133外部的SiCN膜107(图5A)。

然后，在绝缘膜109上形成SiO₂膜作为绝缘膜111，并在如上所述的SiCN膜107上方的绝缘膜111中形成凹部135(图5B)。接下来，在硅衬底121的整个表面上方，通过溅射形成TiN膜137使得凹部135被掩埋(图5C)。随后，通过CMP去除形成在凹部135外部的TiN膜137，以形成上电极113。由此，提供了半导体器件100(图1)。

接下来，将描述图1中所示的半导体器件100的效果。

在图1所示的半导体器件100中，下电极102由两个区域即第一下电极103和第二下电极105组成，它们被绝缘膜101彼此隔开。与下电极102是一个极板的情况相比，该结构可以使Cu膜131的CMP(图4A和4B)期间Cu膜131上表面中的凹陷最小化。因此，它会使由于凹陷引起的电容元件生产的可靠性的恶化最小化，并给出具有优良生产可靠性的电容元件。

在半导体器件100中，第一下电极103和第二下电极105二者都具有梳齿平面形状，且介于它们之间的绝缘膜101以锯齿形方式布置。如果介于第一下电极103和第二下电极105之间的绝缘膜101布置成直线，则它们的长宽比会增加，从而如参考图3C所述形成的凹部129的侧壁时形成于绝缘膜101上的作为掩模125的光刻胶会下陷(fall)。因而，绝缘膜101可以在衬底平面内布置成曲线，即，它们的截面形状可以如该实施例中这样是锯齿形线，从而可以防止上述的光刻胶下陷和相关的图案坍塌。因而，防止使下电极102和下电极102相互隔开的绝缘膜101中的图案坍塌，从而得到提高的生产可靠性。

在半导体器件100中，第一下电极103和第二下电极105具有梳齿截面形状。因此，绝缘膜101保留在齿延伸方向和垂直于该延伸方向的方向上。因而，与保留在一个方向上的结构相比，可以进一步可靠地防止图案坍塌。

日本未决专利公开No.2001-237375描述了通过在硅衬底中形成具有除了矩形的形状的第一电极和在第一电极的上表面上形成由金属氮化物制成的第一扩散阻挡膜，可以防止第一电极中的凹陷。然而，在该结构中，第一电极还形成在对应于图1的下电极102的第一扩散阻挡膜的下面。此外，在由对应于图1中的上电极113的金属氮化物制成的第二扩散阻挡膜的上方形成具有除了矩形的形状的第二电极。由此，使该器件结构复杂化。此外，制造该器件需要在硅衬底上刻第一电极、在第一电极上形成第一扩散阻挡膜和在第二电极下形成第二扩散阻挡膜的另外步骤。由此，在日本未决专利公开No.2001-237375中描述的器件需要复杂的制造工艺。

相反，在图1所示的半导体器件100中，将在镶嵌步骤期间易受凹陷的下电极102分成两个区域，而上电极113是一个极板上的电极。因而，提供了由简单工艺制造的简单结构，这能够确保足够的电容，同时防止下电极102中的凹陷。

在图1所示的半导体器件100中，下电极102可以具有除了图2所示的形状。图6和7示出了下电极102的平面形状的其它例子。

除了如下所述之外，图6中的基本结构如在图2中示出的一样，即在图6中，第一下电极103和第二下电极105至少在包括下电极102的上表面的截面中具有齿的长度相等的梳齿形状，且第一电极103和第二下电极105以它们的齿彼此相对的方式经由绝缘膜101相邻。再者，在该结构中，第一电极103和第二下电极105通过绝缘膜101彼此隔开，从而可以防止在形成下电极102期间的凹陷。虽然介于第一下电极103和第二下电极105之间的绝缘膜101在与图6中的梳齿的延伸方向垂直的方向上布置成直线，但可以将它们布置成如图2所示的非直线(锯齿线)，以便可以更加可靠地防止绝缘膜101中的图案坍塌。

图7示出了第一下电极103和第二下电极105二者都具有梳齿形状的另一例子。与图2和6相比，图7示出了第一下电极103中的梳齿的端部没有面对第二下电极105中的梳齿的端部的结构，具体地，两个梳齿经由绝缘膜101交替布置，以便在一个电极的梳齿之间，***另一个电极中的梳齿。再者，在该结构中，介于第一下电极103和第二下电极105之间的绝缘膜101具有沿着如图2所示的电极布置方向布置成非直线的截面形状，从而即使当相邻电极之间的绝缘膜101窄时，也可以防止其中的光刻胶下陷。由此，可以进一步可靠地防止绝缘膜101中的图案坍塌。

图13示出了下电极102的平面形状，其中图2所示的第一下电极103和第二下电极105形成为连续整体部分。术语“连续整体部分”意思是指它们模制成连续单元。优选地是没有接合点的单个构件。在图13中，将下电极102分成多个区域的绝缘膜101具有如阶梯的平面形状。如图13所示，可使用包括下电极102的上表面的任一截面形状，只要至少在该截面上通过绝缘膜101隔开上述区域即可，而不局限于在截面上，下电极102由多个构件组成或至少一部分其***敞开的结构，并且可使用***闭合的结构。

将描述以下的实施例，针对与实施例1的不同点。

(实施例2)

在实施例1描述的第一半导体器件100(图1)中，组成下电极102的第一下电极103和第二下电极105具有梳齿形状，但第一下电极103和第二下电极105中的每一个都可以是由多个电极的组合组成的电极组件。例如，它们可经由掩埋在绝缘膜101下面的绝缘膜中的连接栓塞连接到掩埋在下面的绝缘膜中的连接电极，以确保等电位。

图8示出了根据本发明的下电极102的平面形状。图8示出了第一下电极103是由多个电极141和多个电极143组成的电极组件并且第二下电极105是由多个电极147和多个电极149组成的电极组件的结构。电极141、143、147和149具有条形的截面形状。

组成第一下电极103的电极组件具有电极141和电极143交替布置且平行的结构。组成第二下电极105的电极组件电极147和电极149交替布置且平行的结构。电极141和电极149具有相同的截面形状，且在条的纵向方向(条形长度)上具有比电极143和电极147小的宽度。电极143和电极147也具有相同的截面形状。此外，电极141和电极147以它们的端部彼此相对的方式经由绝缘膜101相邻，而电极143和电极149以它们的端部彼此相对的方式经由绝缘膜101相邻。在隔开第一下电极103与第二下电极105的区域中，绝缘膜101在衬底平面内布置成弯曲形状，如由图8中的虚线所示，即，它们的平面形状是锯齿形线。

多个这些条形电极经由除了绝缘膜101的层连接。在图8中，用作连接栓塞的导电栓塞153连接到电极141、143、147和149中的每一个。例如，导电栓塞153掩埋在绝缘膜101正下方的绝缘膜中。连接到每个电极的导电栓塞153连接到连接电极155，连接电极155掩埋在作为形成在下面的绝缘膜中的沟槽的凹部中。由此，组成第一下电极103和第二下电极105的所有电极都保持为等电位。

该结构还提供了与图2所示的下电极102可比的效果。

图9示出了图8中的结构的变型。在图9中，还在第一下电极103和第二下电极105之间形成第三下电极157。第三下电极157是包括多个条形电极159和多个条形电极161的电极组件。电极159和161交替布置且彼此平行。电极159具有与电极143和电极149基本相等的长度，而电极161比电极159长且具有与电极141和电极147基本相等的长度。

图9中所示的下电极102具有长的条形电极的形状，其通过绝缘膜101被分成三个电极，具体地分成电极141、159和147或分成电极143、161和149。

图9中所示的结构还可以防止在形成下电极102期间的凹陷，如同图8的结构中那样。此外，组成下电极102的多个电极(电极141、143、147、149、159和161)布置成对角线格状。由此，可以进一步可靠地提高电极的集成度。此外，在内电极距离小和介于电极之间的绝缘膜101窄的结构中，可以更加可靠地防止绝缘膜101中的图案坍塌。

在图8和9中，可适当地选择用于导电栓塞153和连接电极155的材料；例如，诸如铜的金属。

在图8和9中，示出了在下电极102中的下层中连接多个电极的结构，但在下电极102中的上层中可连接多个电极。

在图9中，示出了组成下电极102的条形电极在衬底平面内布置成对角线格状的结构，但条形电极也可布置成另一类型的格状，如四方格。

(实施例3)

虽然电容器膜在图1中所示半导体器件100中是SiCN膜107，但电容器膜也可以是多个绝缘膜的分层膜。

图10是示出根据该实施例的半导体器件的结构的截面图。图10中所示的半导体器件具有如图1所示的基本结构，除了与接触下电极102的SiCN膜107相接触地形成SiN膜115以及与SiN膜115相接触地形成上电极113之外。形成SiN膜115可以进一步提高电容元件的电容。

图10以及随后描述的图11和12示出了在包括半导体器件元件的硅衬底121的表面上形成基绝缘膜123和与基绝缘膜123相接触地形成绝缘膜101的结构。然而，对形成电容元件的位置没有特别的限制；例如，它可以形成在另外的上层中。

在上述实施例中描述的半导体器件中，SiCN膜107用作电容器膜。因此，电容器膜还可以用作用于该层中的另一铜互连的扩散阻挡膜。

图11是图10中所示的半导体器件的截面图，其中Cu互连117形成在绝缘膜101中，SiCN膜107形成在Cu互连117和下电极102的上方。在形成下电极102的步骤期间通过镶嵌工艺形成Cu互连117。SiCN膜107可具有例如50nm的厚度。

在图11所示的半导体器件中，SiCN膜107不仅用作电容元件中的电容器膜，而且用作Cu互连117的扩散阻挡膜。由此，可简化该器件的整个结构，同时可靠地防止Cu互连117中的Cu扩散。

图12示出了图11中的半导体器件，其中SiCN膜119形成在Cu互连117和SiN膜115的上方。SiCN膜119与Cu互连117上方的SiCN膜107接触。SiCN膜119不仅与用于形成电容元件的区域中的SiCN膜107上的SiN膜115接触，而且与上方的上电极113接触。

根据该结构，可以进一步可靠地提高电容元件的电容，同时进一步可靠地防止Cu互连117中的Cu扩散到绝缘膜中。在图12中，SiCN膜107具有例如30nm的厚度，而SiCN膜119具有例如20nm的厚度。

虽然已参考各图描述了本发明的一些实施例，但这些实施例仅是说明性的，且除了以上描述的那些之外，还可采用各种结构。

例如，虽然在以上实施例中形成在下电极102的上部上并且与下电极102接触的电容器膜是SiCN膜107，但电容器膜除了SiCN膜之外还可以是SiN膜等。

虽然在以上实施例中绝缘膜101、109和111是SiO₂膜，但是这些绝缘膜可以不局限于SiO₂膜，而可以是例如具有3.5或更小的比介电常数的低介电常数膜。这种低介电常数膜的具体例子包括SiOC膜、氢化聚硅氧烷膜(hydrogenated polysiloxane film)、甲基聚硅氧烷膜(methylpolysiloxane film)、甲基氢聚硅氧烷膜(methyl hydrogenpolysiloxane film)和制成多孔的这些膜。可使用有机聚合物作为低介电常数膜。低介电常数膜可以是包括Si、O和H作为组成元素的膜。低介电常数膜可以是包括Si、C、O和H作为组成元素的膜。即使当使用低介电常数膜时，通过将下电极102分成多个区域也可提高电容元件生产时的可靠性。

(实例)

制备了图1中所示的半导体器件100。下电极102具有图2中所示的平面形状。在图2中，组成下电极102的梳齿电极在延伸方向上的长度(x)是10μm，而在布置方向上的条形电极的长度(y)是10μm。在半导体器件100中，上电极113具有10μm×10μm的大小。

组成下电极102的梳齿电极的端部之间的距离和梳齿之间的距离(在下文中，共同地称为“线距离”)在0.1μm、0.2μm到0.5μm之间变化。在所有情况下，在下电极102中没有观察到凹陷，且在绝缘膜101中没有观察到图案坍塌。

当电极端部之间的距离和梳齿之间的距离是0.1μm、0.2μm和0.5μm时，电容的减小分别是作为具有10μm×10μm大小的一个平面的下电极102的电容的7％、26％和53％。

显然本发明不局限于以上实施例，在不脱离本发明的范围和精神的条件下，可进行修改和变化。

Claims

1.一种半导体器件，包括：

形成在半导体衬底上的绝缘膜；

下电极，掩埋在形成在所述绝缘膜中的沟槽中；

形成在所述下电极上的电容器膜；和

形成在所述电容器膜上的上电极，

其中所述下电极包括被所述绝缘膜彼此隔开的多个电极区域。

2.根据权利要求1的半导体器件，其中所述下电极由包括所述多个平行电极区域的第一和第二电极组件组成。

3.根据权利要求2的半导体器件，其中所述多个电极区域布置成条形。

4.根据权利要求3的半导体器件，其中所述多个电极区域在衬底内平面方向布置成条形和格状。

5.根据权利要求2的半导体器件，其中介于所述第一和所述第二电极区域之间的所述绝缘膜在所述衬底平面内布置成弯曲形。

6.根据权利要求1的半导体器件，其中所述电极区域布置成梳齿形状。

7.根据权利要求6的半导体器件，其中所述电极区域布置成所述齿的所述端部是参差不齐的梳齿形状。

8.根据权利要求7的半导体器件，其中

所述下电极包括具有梳齿形状的第一和第二电极区域，其中所述齿的所述端部是参差不齐的，以及

介于所述第一和所述第二电极区域之间的所述绝缘膜在所述衬底平面内布置成弯曲形。

9.根据权利要求1的半导体器件，其中所述电极区域中一个的端部和所述电极区域中的另一个的端部之间的最小距离是0.2μm或更小。

10.根据权利要求1的半导体器件，进一步包括：

掩埋在互连沟槽中的互连，该互连沟槽形成在所述绝缘膜中并且形成在形成所述下电极的所述层中，

其中所述电容器膜形成在所述下电极和所述互连的上方，并且用作用于所述互连的扩散阻挡膜。

11.根据权利要求1的半导体器件，进一步包括：

掩埋在互连沟槽中的互连，该互连沟槽形成在所述绝缘膜中并且形成在形成所述下电极的层中，和

形成在所述互连和所述电容器膜上方的绝缘扩散阻挡膜，

其中所述下电极形成在所述扩散阻挡膜的上方。