CN1753597A - 可实现阻抗控制的两层印制电路板 - Google Patents
可实现阻抗控制的两层印制电路板 Download PDFInfo
- Publication number
- CN1753597A CN1753597A CN200410051675.5A CN200410051675A CN1753597A CN 1753597 A CN1753597 A CN 1753597A CN 200410051675 A CN200410051675 A CN 200410051675A CN 1753597 A CN1753597 A CN 1753597A
- Authority
- CN
- China
- Prior art keywords
- circuit board
- printed circuit
- signal transmission
- speed signal
- layer printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明提供了一种可实现阻抗控制的两层印制电路板,该两层印制电路板包括一介质层和配置于所述介质层上的若干高速信号传输线,所述介质层上还配置有与每一高速信号传输线相邻的接地层。采用所述两层印制电路板,可以将两层印制电路板的剖面二维图形输入至一仿真软件,由仿真软件计算出的所述高速信号传输线的特征阻抗值与其标准阻抗值比较后,经过所述高速信号传输线以及高速信号传输线与接地层相对位置的参数值的多次调整、二维图型的多次输入、仿真软件的多次计算,从而获得理想的特征阻抗值。
Description
【技术领域】
本发明涉及一种印制电路板(Printed Circuit Board,以下简称PCB),特别是一种可在高速信号布线中实现阻抗控制的两层印制电路板。
【背景技术】
随着集成电路输出开关速度提高以及PCB的布线密度增加,信号完整性已经成为高速数字PCB设计必须关心的问题之一。元器件和PCB的参数、元器件在PCB上的布局、高速信号的布线等因素,都会引起信号完整性问题,导致***工作不稳定,甚至完全不工作。如何在PCB的设计过程中充分考虑到信号完整性的因素,并采取有效的控制措施,已经成为当今PCB设计业界中的一个热门课题。对于PCB上的传输线来讲,保持信号完整性最重要是阻抗匹配。传输线的特征阻抗与负载阻抗不匹配时,信号到达接收端后有一部分能量将沿着传输线反射回去,使信号波形发生畸变,甚至出现信号的过冲和下冲。信号如果在传输线上来回反射,就会产生往返振荡。影响传输线的阻抗的因素主要有:铜线的宽度、铜线的厚度、介质的介电常数、介质的厚度、焊盘的厚度、地线的路径及走线周边的走线等。传输线的阻抗的计算方法可参照相应的经验公式,如:
其中,Z0为传输线的特征阻抗,εr为介质的介电常数,W为传输线的宽度,t为传输线的厚度,H为介质的厚度。在现有技术中,四层以上的PCB借由传输线与参考地平面构成的传输线结构达成要求的传输线阻抗,不同的传输线类型要求有不同的传输线标准阻抗值。业界标准的PCB厚度在62mil(千分之一英寸,约0.0254毫米)左右,如图1所示的四层PCB结构,包括若干传输线100,介质层110、130及接地层120,其能够实现阻抗匹配的传输线标准阻抗值为60欧姆。介质层110的介电常数为4,传输线100的宽度为5mil,传输线100的厚度为2.1mil,介质层110的厚度为4.4mil,根据经验公式计算得出传输线的特征阻抗为54.7欧姆,基本符合阻抗匹配的要求。另外,也可利用仿真软件来计算传输线的阻抗,把含有传输线、介质层及接地层的传输线结构的二维截面输入仿真软体,仿真软体会分析传输线与接地层产生的电磁场,计算出传输线的阻抗。
在I/O卡中,两层PCB的使用不必在介质层中铺上接地层,可以大幅度降低单位面积的成本。然而,现有两层PCB结构没有标准的布线规范,一般是在PCB没有用上的空白区域敷上大面积铜层与地相连作为地线使用,这样在高速信号布线中难以实现阻抗匹配。如图2所示的两层PCB结构,包括若干传输线150、一接地层160和介质层170。介质层的厚度56mil,根据上述经验公式计算得出传输线150的特征阻抗为150欧姆,显然不符合阻抗匹配的要求,若要使传输线150的特征阻抗等于60欧姆,根据上述经验公式,W为传输线150的宽度需达到82mil,这在PCB设计中是不合理的。而一接地层160也没有考虑到若干传输线150的阻抗控制要求,使用仿真软体时,若干传输线150与一接地层160构成的二维截面无法去控制每一传输线150的特征阻抗值。
【发明内容】
本发明的目的在于提供一种两层印制电路板,可控制传输线的阻抗以实现阻抗匹配。
为实现本发明的目的,本发明提供了一种可实现阻抗控制的两层印制电路板,该两层印制电路板包括一介质层和配置于所述介质层上的若干高速信号传输线,所述介质层上还配置有与每一高速信号传输线相邻的接地层。
所述高速信号传输线以及高速信号传输线与接地层相对位置的一组参数值对应所述高速信号传输线的一个特征阻抗值,所述高速信号传输线可为单端传输线或差分信号传输线。
采用所述两层印制电路板,可以将两层印制电路板的剖面二维图形输入至一仿真软件,由仿真软件计算出的所述高速信号传输线的特征阻抗值与其标准阻抗值比较后,经过所述参数值的多次调整、二维图型的多次输入、仿真软件的多次计算,从而获得理想的特征阻抗值。
【附图说明】
图1为现有四层印制电路板阻抗控制的剖面示意图。
图2为现有两层印制电路板的剖面示意图。
图3为本发明可实现阻抗控制的两层印制电路板的第一实施例的剖面示意图。
图4为本发明可实现阻抗控制的两层印制电路板的第二实施例的剖面示意图。
【具体实施方式】
本发明可实现阻抗控制的两层印制电路板的第一实施例,如图3所示,两层印制电路板3包括若干高速信号传输线(本实施例为单端传输线10)、一介质层20、若干接地层30和若干低速信号线40。每一单端传输线10的两侧各设置一接地层30,接地层30与单端传输线10并列布置于介质层20上,接地层30的厚度t等于单端传输线10的厚度t,接地层30的长度等于单端传输线10的长度。单端传输线10的宽度为w,每一接地层30到单端传输线10的距离为s。要实现单端传输线10的阻抗控制,首先将如图3所示的二维图形输入至一仿真软件,如2D Extractor,仿真软件会分析此二维图形构成元件的电磁场,计算出单端传输线10的特征阻抗值,若计算得来的特征阻抗值不符合两层印制电路板3要求的传输线标准阻抗值,则调整参数w,s,t的值(单端传输线10的厚度t一般在2.1mil左右,故主要调整w,s的值),再利用这三个参数确定的另一二维图形输入至仿真软件,重新计算单端传输线10的特征阻抗值。经过参数值的多次调整、二维图型的多次输入以及仿真软件的多次计算,找出接近或等于标准阻抗值的一组参数值,按照这组参数值对单端传输线10和两接地层30布线,就可以实现单端传输线10的阻抗控制。
本发明也可以在单端传输线10的一侧只设置一个接地层,同样可以通过仿真软件的计算取得合乎要求的参数值。但与两侧各设置一个接地层相比,后者具有能够排除其他传输线对单端传输线10干扰的优点。
本发明可实现阻抗控制的两层印制电路板的第二实施例,如图4所示,用于USB2.0信号传输的两层印制电路板5包括若干高速信号传输线(本实施例为差分信号传输线50)、一介质层60、若干接地层70和若干低速信号线80。差分信号传输线50包括两恒定间距、长度一致且信号流向相反的传输线52、54。若干接地层70与差分信号传输线50布置于介质层60上。每一差分信号传输线50的两侧各设置一接地层70。接地层70的厚度等于差分信号传输线50的厚度T,接地层70的长度等于差分信号传输线50的长度,每一接地层30到相邻的传输线的距离为S,传输线52、54之间的距离为K。USB2.0传输线标准阻抗值为90欧姆。将如图4所示的二维图形输入至仿真软件,计算出差分信号传输线50的特征阻抗值,与标准阻抗值作比较后调整参数W,S,T,K(差分信号传输线50的厚度T一般在2.1mil左右,故主要调整W,S,K的值)的取值。再利用调整后的四个参数确定的另一二维图形输入至仿真软件,重新计算差分信号传输线50的特征阻抗值。经过参数值的多次调整、二维图型的多次输入以及仿真软件的多次计算,找出接近或等于标准阻抗值的一组参数值。
Claims (7)
1.一种可实现阻抗控制的两层印制电路板,包括一介质层和配置于所述介质层上的若干高速信号传输线,其特征在于,所述介质层上还配置有与每一高速信号传输线相邻的接地层。
2.如权利要求1所述的可实现阻抗控制的两层印制电路板,其特征在于:所述高速信号传输线为单端传输线。
3.如权利要求2所述的可实现阻抗控制的两层印制电路板,其特征在于:所述单端传输线的两侧各配置一接地层。
4.如权利要求2所述的可实现阻抗控制的两层印制电路板,其特征在于:所述单端传输线的一侧配置一接地层。
5.如权利要求1所述的可实现阻抗控制的两层印制电路板,其特征在于:所述高速信号传输线为差分信号传输线。
6.如权利要求5所述的可实现阻抗控制的两层印制电路板,其特征在于:所述差分信号传输线的两侧各配置一接地层。
7.如权利要求1至6中任何一项所述的可实现阻抗控制的两层印制电路板,其特征在于:所述高速信号传输线以及高速信号传输线与接地层相对位置的一组参数值对应所述高速信号传输线的一个特征阻抗值。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200410051675.5A CN1753597A (zh) | 2004-09-22 | 2004-09-22 | 可实现阻抗控制的两层印制电路板 |
US11/225,663 US20060061432A1 (en) | 2004-09-22 | 2005-09-12 | Two-layer PCB with impedence control and method of providing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200410051675.5A CN1753597A (zh) | 2004-09-22 | 2004-09-22 | 可实现阻抗控制的两层印制电路板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1753597A true CN1753597A (zh) | 2006-03-29 |
Family
ID=36073349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200410051675.5A Pending CN1753597A (zh) | 2004-09-22 | 2004-09-22 | 可实现阻抗控制的两层印制电路板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060061432A1 (zh) |
CN (1) | CN1753597A (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101965096A (zh) * | 2009-07-24 | 2011-02-02 | 鸿富锦精密工业(深圳)有限公司 | 软性电路板 |
CN101568225B (zh) * | 2008-04-22 | 2011-11-09 | 鸿富锦精密工业(深圳)有限公司 | 软性电路板 |
CN101394707B (zh) * | 2007-09-21 | 2011-11-30 | 鸿富锦精密工业(深圳)有限公司 | 软性电路板 |
CN102811547A (zh) * | 2011-05-31 | 2012-12-05 | 鸿富锦精密工业(深圳)有限公司 | 阻抗控制方法 |
CN104967426A (zh) * | 2015-04-29 | 2015-10-07 | 福州瑞芯微电子有限公司 | 差分信号无参考平面时的阻抗装配装置及阻抗控制方法 |
CN105101632A (zh) * | 2014-05-23 | 2015-11-25 | 三星电机株式会社 | 印刷电路板和用于相机模块的印刷电路板 |
CN105246243A (zh) * | 2014-07-02 | 2016-01-13 | 三星电机株式会社 | 印刷电路板和用于相机模块的印刷电路板 |
CN111405745A (zh) * | 2020-03-17 | 2020-07-10 | 广州大愚电子科技有限公司 | 阻抗值的管控方法、线路板的设计方法及刚挠结合板 |
CN113033129A (zh) * | 2021-03-03 | 2021-06-25 | 加弘科技咨询(上海)有限公司 | 减小高速电路信号串扰的方法、***、设备及印制电路板 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9286232B2 (en) * | 2009-01-26 | 2016-03-15 | International Business Machines Corporation | Administering registered virtual addresses in a hybrid computing environment including maintaining a cache of ranges of currently registered virtual addresses |
CN101861050A (zh) * | 2009-04-13 | 2010-10-13 | 鸿富锦精密工业(深圳)有限公司 | 软性电路板 |
US8037217B2 (en) * | 2009-04-23 | 2011-10-11 | International Business Machines Corporation | Direct memory access in a hybrid computing environment |
US8831515B2 (en) | 2011-10-12 | 2014-09-09 | Broadcom Corporation | Shaped load modulation in a near field communications (NFC) device |
CN105916303A (zh) * | 2016-05-16 | 2016-08-31 | 浪潮电子信息产业股份有限公司 | 一种生成pcb板的方法及一种pcb板 |
JP6687045B2 (ja) * | 2017-03-06 | 2020-04-22 | アンリツ株式会社 | 高周波用差動信号伝送線路及びそれを備えた信号伝送システム |
KR102475701B1 (ko) | 2017-12-15 | 2022-12-09 | 삼성전자주식회사 | 차동 비아 구조물, 이를 구비하는 회로기판 및 이의 제조방법 |
GB2569797B (en) * | 2017-12-21 | 2020-03-25 | Elekta ltd | Light circuit for imaging device |
CN111985180B (zh) * | 2020-07-30 | 2022-08-12 | 苏州浪潮智能科技有限公司 | 固态硬盘pcb走线的阻抗匹配装置、方法、设备及介质 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6175239B1 (en) * | 1998-12-29 | 2001-01-16 | Intel Corporation | Process and apparatus for determining transmission line characteristic impedance |
FI106414B (fi) * | 1999-02-02 | 2001-01-31 | Nokia Networks Oy | Laajakaistainen impedanssisovitin |
US6983433B1 (en) * | 2003-02-13 | 2006-01-03 | Hewlett-Packard Development Company, L.P. | Differential line pair impedance adjustment tool |
-
2004
- 2004-09-22 CN CN200410051675.5A patent/CN1753597A/zh active Pending
-
2005
- 2005-09-12 US US11/225,663 patent/US20060061432A1/en not_active Abandoned
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101394707B (zh) * | 2007-09-21 | 2011-11-30 | 鸿富锦精密工业(深圳)有限公司 | 软性电路板 |
CN101568225B (zh) * | 2008-04-22 | 2011-11-09 | 鸿富锦精密工业(深圳)有限公司 | 软性电路板 |
CN101965096A (zh) * | 2009-07-24 | 2011-02-02 | 鸿富锦精密工业(深圳)有限公司 | 软性电路板 |
CN102811547A (zh) * | 2011-05-31 | 2012-12-05 | 鸿富锦精密工业(深圳)有限公司 | 阻抗控制方法 |
CN102811547B (zh) * | 2011-05-31 | 2016-06-01 | 鸿富锦精密工业(深圳)有限公司 | 阻抗控制方法 |
CN105101632A (zh) * | 2014-05-23 | 2015-11-25 | 三星电机株式会社 | 印刷电路板和用于相机模块的印刷电路板 |
CN105246243A (zh) * | 2014-07-02 | 2016-01-13 | 三星电机株式会社 | 印刷电路板和用于相机模块的印刷电路板 |
CN105246243B (zh) * | 2014-07-02 | 2019-01-08 | 三星电机株式会社 | 印刷电路板和用于相机模块的印刷电路板 |
US10333193B2 (en) | 2014-07-02 | 2019-06-25 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board and printed circuit board for camera module |
CN104967426A (zh) * | 2015-04-29 | 2015-10-07 | 福州瑞芯微电子有限公司 | 差分信号无参考平面时的阻抗装配装置及阻抗控制方法 |
CN111405745A (zh) * | 2020-03-17 | 2020-07-10 | 广州大愚电子科技有限公司 | 阻抗值的管控方法、线路板的设计方法及刚挠结合板 |
CN113033129A (zh) * | 2021-03-03 | 2021-06-25 | 加弘科技咨询(上海)有限公司 | 减小高速电路信号串扰的方法、***、设备及印制电路板 |
CN113033129B (zh) * | 2021-03-03 | 2024-01-16 | 加弘科技咨询(上海)有限公司 | 减小高速电路信号串扰的方法、***、设备及印制电路板 |
Also Published As
Publication number | Publication date |
---|---|
US20060061432A1 (en) | 2006-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1753597A (zh) | 可实现阻抗控制的两层印制电路板 | |
Gazda et al. | A wideband common-mode suppression filter for bend discontinuities in differential signaling using tightly coupled microstrips | |
CN1882219A (zh) | 印刷电路板传输线的布线结构 | |
CN111278227B (zh) | 一种SMT32***主板PCB Layout布局布线的方法 | |
CN1901366A (zh) | 差分过孔阻抗与差分导线阻抗匹配的方法 | |
US20060092093A1 (en) | Mixed-signal systems with alternating impedance electromagnetic bandgap (AI-EBG) structures for noise suppression/isolation | |
US20020084876A1 (en) | Slotted ground plane for controlling the impedance of high speed signals on a printed circuit board | |
Mezhiba et al. | Inductive properties of high-performance power distribution grids | |
US8008580B2 (en) | Flexible printed circuit board | |
US8110747B2 (en) | Flexible printed circuit board | |
CN106961799A (zh) | 一种高速软硬结合板设计方法 | |
Curran et al. | On the modeling, characterization, and analysis of the current distribution in PCB transmission lines with surface finishes | |
CN102833940A (zh) | 布线电路基板及其制造方法 | |
Pak et al. | Modeling and measurement of radiated field emission from a power/ground plane cavity edge excited by a through-hole signal via based on a balanced TLM and via coupling model | |
EP1568099B1 (en) | A circuit that taps a differential signal | |
Huang et al. | Suppression of crosstalk using serpentine guard trace vias | |
CN101389182B (zh) | 印刷电路板 | |
KR20090078287A (ko) | 전기기기 | |
CN114021512B (zh) | 一种传输线散射参数的快速计算方法 | |
Grivet-Talocia et al. | A parameterization scheme for lossy transmission line macromodels with application to high speed interconnects in mobile devices | |
Chen et al. | Research on the Influence of Solder Mask on Signal Integrity in High Speed PCB | |
JP5240828B2 (ja) | 半導体パッケージ基板の設計方法 | |
CN114364142A (zh) | 一种增大表层阻抗的pcb设计方法、装置、pcb板 | |
Ryu et al. | Signal Integrity Analysis of Notch-Routing to Reduce Near-End Crosstalk for Tightly Coupled and Short Microstrip Channel | |
Shan et al. | Certain investigation on impedance control of high speed signals in printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Open date: 20060329 |