CN1747169A - 覆晶连接埋入式被动元件的集成电路装置及其制造方法 - Google Patents

Abstract

一种覆晶连接埋入式被动元件的集成电路装置及其制造方法，提供一具有运算功能的覆晶芯片及一虚芯片，其中该集成电路装置包含有至少一埋入式被动元件、复数个重分配线路以及复数个覆晶接垫，该覆晶芯片较小于该虚芯片，且该覆晶芯片接合于在该虚芯片的表面上的覆晶接垫，该埋入式被动元件经由重分配线路与覆晶接垫而电性连接至该覆晶芯片，并在该虚芯片的该表面周边设置有复数个焊球。本发明通过具有埋入式被动元件的虚芯片与该覆晶芯片能被以不同的晶圆处理过程加以分别制作，达到高产出率与低制造成本，此外，由该覆晶芯片与该虚芯片所组成的集成电路装置具有传输快且不干扰的电性功能。

Description

覆晶连接埋入式被动元件的集成电路装置及其制造方法

技术领域

本发明有关于一种集成电路装置，特别是有关于一种具有埋入式被动元件设于一虚芯片的集成电路装置及其制造方法。

背景技术

习知的集成电路装置包含有晶体管与二极管等主动元件(activecomponent)、电容与电阻等被动元件(passive component)、电性连接的导线以及绝缘层，习知的这些元件高密度制造于一半导体芯片的主动面，随着集成电路装置的运算功能复杂而多样化，半导体芯片应为覆晶型态，以达到较短的传递路径，目前有两种发展趋势，其中之一为***芯片(System OnChip，SOC)型态，将集成电路装置所需的所有主动元件与被动元件整合于同一覆晶芯片，但因主动元件与被动元件的材料特性与制程不同(通常主动元件为薄膜制程，被动元件为厚膜制程)，集成电路装置的被动元件将可能影响整体覆晶芯片的电性功能，特别当集成电路装置具有射频(radiofrequency，RF)功能，且被动元件的阻值不好控制，若将被动元件直接埋入式整合于一覆晶芯片，集成电路装置受到被动元件电性干扰的缺陷将更为明显，如台湾专利公告517275号所揭示，被动元件是配置于一覆晶芯片焊垫区域的空的空间，但因覆晶芯片(包含有主动元件)的造价远高于被动元件，当其中一廉价且制程不同的被动元件在同一覆晶芯片制作失败时，整个覆晶芯片将无法被使用，故此一习知整合型覆晶芯片不良率较高且造价成本也较高。

另一种方式为***封装(System In Package)，其是将集成电路装置的整体功能分散于复数个覆晶芯片，其中部份被动元件可配置于一封装基板，台湾专利公告第457652号所揭示的具有内建式电容的基板结构，此种习知基板结构为BT树脂铜箔基板，其热膨胀系数约为16×10^-6(1/K)～18×10^-6(1/K)，与覆晶芯片[4×10^-6(1/K)]的热膨胀系数不匹配，若以芯片接合于基板则需要填充底部胶材(underfilling material)，成本较高，若以打线连接则电性连接路径较长，讯号传递速度较慢，不适用于射频或高频集成电路装置，同时，习知封装基板的内建式电容制造方法为印刷与压合，导致封装基板的层数增加，且基板制程无法比得上半导体的晶圆处理过程可使得被动元件呈微线距形成。

发明内容

本发明的主要目的在于提供一种覆晶连接一埋入式被动元件(embeddedpassive component)的集成电路装置及其制造方法，该埋入式被动元件以埋入式设于一具有芯片接合面的虚芯片(dummy chip)，并以覆晶接合方式电性连接至一覆晶芯片，该虚芯片包含有复数个重分配线路与复数个覆晶接垫，该覆晶芯片的凸块能连接该些覆晶接垫，达到覆晶连接该虚芯片内埋入式被动元件，故该具有埋入式被动元件的虚芯片与该覆晶芯片能被以不同的晶圆处理过程加以分别制作，达到高产出率与低制造成本，此外，由该覆晶芯片与该虚芯片所组成的集成电路装置具有传输快且不干扰的电性功能。

本发明的次一目的在于提供一种集成电路装置，其包含有一覆晶芯片接合至一虚芯片，该虚芯片包含有一埋入式元件，如被动元件、微机电元件或光电元件，其能以不同于该覆晶芯片的晶圆处理过程加以制作，且该虚芯片包含有重分配线路与覆晶接垫，该埋入式元件经由其中一重分配线路而电性连接至其中一覆晶接垫，藉此提供可电性连接至该覆晶芯片的一较短传递路径，因此，在该虚芯片内的埋入式元件能个别地制作，以获得较佳的产出良率、较低的制造成本与较小的电性干扰，且该虚芯片可作为该覆晶芯片对外印刷电路板的中继载板。

依据本发明，一种覆晶连接埋入式被动元件的集成电路装置，提供一虚芯片(dummy chip)及一覆晶芯片，该虚芯片具有一芯片接合面并包含至少一埋入式被动元件(embedded passive component)、复数个重分配线路(redistribution trace)及复数个在该芯片接合面的覆晶接垫，该埋入式被动元件经由该些重分配线路的其中至少之一而电性连接至该些覆晶接垫的其中至少之一，该覆晶芯片具有一主动面及一背面，该覆晶芯片接合于该虚芯片的芯片接合面，以使复数个凸块连接该覆晶芯片的焊垫与该虚芯片的覆晶接垫，进而使该埋入式被动元件电性连接至该覆晶芯片。较佳地，该虚芯片包含复数个接球垫，其位于该芯片接合面的周边区域，该些接球垫藉由该些重分配线路电性连接至对应的该些覆晶接垫。焊球可设置于该些接球垫上。

依据本发明，一种集成电路装置，包含：一虚芯片，其具有一芯片接合面并包含至少一埋入式元件、复数个重分配线路及复数个显露在该芯片接合面的覆晶接垫，其中该埋入式元件由一第一晶圆处理过程所制成并经由该些重分配线路的其中至少之一而电性连接至该些覆晶接垫的其中至少之一；一覆晶芯片，其接合于该虚芯片的芯片接合面上，该覆晶芯片具有一主动面及一背面并包含复数个在该主动面的焊垫以及一主动元件，该主动元件由一第二晶圆处理过程所制成并电性连接至该些焊垫；复数个凸块，其连接该覆晶芯片的焊垫与该虚芯片的覆晶接垫。

依据本发明，一种集成电路装置的制造方法，包含步骤有：

提供一虚芯片，该虚芯片具有一芯片接合面并包含至少一埋入式被动元件、复数个重分配线路及复数个显露在该芯片接合面的覆晶接垫，其中该埋入式被动元件经由该些重分配线路的其中至少之一而电性连接至该些覆晶接垫的其中至少之一；

提供一覆晶芯片，该覆晶芯片具有一主动面及一背面并包含复数个在该主动面的焊垫；

藉由复数个凸块，接合该覆晶芯片至该虚芯片的芯片接合面，该些凸块连接该覆晶芯片的焊垫与该虚芯片的覆晶接垫。

附图说明

图1为本发明的一具体实施例，一种覆晶连接埋入式被动元件的集成电路装置的截面示意图。

图2为本发明的一具体实施例，该集成电路装置的虚芯片正面示意图。

图3A至3D为本发明的一具体实施例，在制程中该集成电路装置的截面示意图。

元件符号说明

1......虚晶圆                 10......虚芯片

11......芯片接合面            12......重分配线路

12A......重分配线路           12B......重分配线路

13......覆晶接垫              14......接球垫

14A......接球垫               15......埋入式被动元件

16......保护层                20......覆晶芯片

21......主动面                22......背面

23......焊垫                  30......凸块

40......焊球                  41......焊料

具体实施方式

参见图1所示，为本发明的一具体实施例中的覆晶连接埋入式被动元件的集成电路装置的截面示图，该集成电路装置主要包含有一虚芯片10、一覆晶芯片20以及复数个焊球40。请参阅图1、2所示，该虚芯片10具有一芯片接合面11(flip-chip mounting surface)，且包含有至少一埋入式被动元件15(embedded passive component)、复数个重分配线路12、复数个覆晶接垫13及复数个接球垫14。该虚芯片10可为一种半导体基板，如硅基板或砷化镓基板。该芯片接合面11大于该覆晶芯片20的主动面21，该些重分配线路12、覆晶接垫13与接球垫14形成于该芯片接合面11上，该些重分配线路12的一端连接至该些覆晶接垫13，该些重分配线路12的另一端连接至对应的该些接球垫14，此外，至少一重分配线路12B一端连接该埋入式被动元件15的一电极且另一端连接其中一覆晶接垫13A。在本实施例中，如图2所示，另包含有至少一重分配线路12A，其一端连接该埋入式被动元件15的另一电极且另一端连接至其中一接球垫14A。该埋入式被动元件15以单层或多层结构埋入式形成于该虚芯片10内，其可选自于电容、电阻与电感的其中之一，该埋入式被动元件15由一第一晶圆处理过程加以制作而构成为该虚芯片10的一部位，例如印刷、烧结与溅镀等厚膜晶圆处理过程，该埋入式被动元件15的材料是相当不同于用以形成集成电路的金属线与绝缘层等的材料。较佳地，如图1所示，在该虚芯片10的芯片接合面11更覆盖有一保护层16(passivation layer)，如磷硅玻璃、聚亚醯胺或苯环丁烯。该保护层16覆盖该些重分配线路12与该埋入式被动元件15，然而该些覆晶接垫13与该些接球垫14显露出该保护层16。在本实施例中，如图2所示，该芯片接合面11包含有一不被该覆晶芯片20所遮蔽的周边区域，该些接球垫14排列在上述的周边区域，其经由该些重分配线路12而电性连接至对应覆晶接垫13。该些接球垫14可为圆形垫，其直径大于该些覆晶接垫13的直径，且该些相邻的接球垫14的节距(pitch)也大于该些相邻的覆晶接垫13的节距。

该覆晶芯片20具有一主动面21及一背面22，且该覆晶芯片20接合于该虚芯片10的芯片接合面11上，其中该主动面21形成有复数个如金氧半场效晶体管(MOSFET)与金氧半二极管等主动元件、复数个电性连接该些主动元件的金属导线(图未绘出)以及复数个焊垫23，该些焊垫23以适当的金属导线连接而作为该些主动元件的外导接端，该些主动元件是由第二晶圆处理过程加以制作，如曝光、显影、镀膜、扩散、蚀刻等薄膜制程。在覆晶接合之后，复数个凸块30连接该覆晶芯片20的焊垫23与该虚芯片10的覆晶接垫13，该虚芯片10的埋入式被动元件15经由其中一重分配线路12B、其中一覆晶接垫13A以及其中一凸块30而电性连接至该覆晶芯片20，以构成具有完整电性功能的集成电路装置，较佳地，该些凸块30可预先接合于该覆晶芯片20的焊垫23上，并且在该些焊垫23上形成有凸块下金属层(UnderBump Metallurgy，UBM；图未绘出)，再经由一回焊步骤将该些凸块30熔接于该虚芯片10的覆晶接垫13。

该些焊球40设置于该些接球垫14上，其尺寸相当地大于该些凸块30，较佳地，该些焊球40的高度高于该覆晶芯片20的背面22(如图1所示)，该些焊球40作为该虚芯片10转接该覆晶芯片20的对外导接端，以电性连接至一外部印刷电路板或BT、FR-3、FR-4基板。其中至少一焊球40设置于上述的接球垫14A，经由上述的其中一重分配线路12A而电性连接至该埋入式被动元件15，以供接地或其它用途。因此，依据本发明，该覆晶芯片20接合至该具有埋入式被动元件15的虚芯片10，以组成一种具体可行的集成电路装置，该埋入式被动元件15经由上述的重分配线路12B、覆晶接垫13A与其中一凸块30而电性连接至该覆晶芯片20。除了埋入式被动元件15，在任何集成电路装置中较不容易整合于单芯片的埋入式元件均可分别地设计在该虚芯片10内，例如微致动器或微传感器等的微机电元件(Micro-Electro-Mechanical-System component，MEMS component)与光电元件(opto-electronic component)等等，再以覆晶接合方式连接该覆晶芯片20与该虚芯片10，使得该覆晶芯片20的晶圆制程良率更高。此外，该虚芯片10与该覆晶芯片20的热膨胀系数是相当地匹配，使该埋入式被动元件15能确实连接至该覆晶芯片20。以该虚芯片10作为在该覆晶芯片20与传统RT、FR-3与FR-4等封装基板之间的中继间隔基板，可不需要习知的底部填充胶体(underfilling material)。由于热膨胀系数的匹配，该覆晶芯片20与该虚芯片10之间可能产生冷焊点(cold joint)的问题将能大幅消除。而且，该重分配线路12B提供一种优良的电性传导路径，以连接该埋入式被动元件15至该覆晶芯片20。

一种制造上述集成电路装置的方法将详述如后。请参阅图3A，首先提供一虚晶圆1(dummy wafer)，在本实施例中，该虚晶圆1一体形成有复数个上述的虚芯片10，每一虚芯片10具有一芯片接合面11，并将由第一晶圆处理过程制作的埋入式元件15均匀一致地构成于该些虚芯片10内，且该些虚芯片10的芯片接合面11形成有上述的重分配线路12、覆晶接垫13及接球垫14，该埋入式被动元件15电性连接其中的一重分配线路12B，而电性连接至其中一覆晶接垫13A；之后，请参阅图3B，在该虚晶圆1中该些虚芯片10的芯片接合面11上以印刷或电镀方式形成复数个焊料41，该些焊料41设于该些接球垫14上；接着，请参阅图3C，将至少一上述覆晶芯片20接合于在该虚晶圆1中该些虚芯片10的芯片接合面11，该覆晶芯片20包含该些焊垫23及复数个主动元件(图未绘出)，该些主动元件以不相同于上述第一晶圆处理过程的第二晶圆处理过程加以制作，并使其电性连接至该些焊垫23，在接合之后，该覆晶芯片20以复数个凸块30电性接合该些虚芯片10的该些覆晶接垫13，使得该埋入式被动元件15经由该重分配线路12B、覆晶接垫13A与凸块30而电性连接至该覆晶芯片20；最后，请参阅图3D，回焊处理该虚晶圆1上的该些焊料41，使其形成为在该些接球垫14上的焊球40，再经切割单离后，即可得到上述覆晶连接埋入式被动元件的集成电路装置。

本发明的保护范围当视权利要求书所界定的内容为准，任何熟知此项技艺者，在不脱离本发明的精神和范围内所作的任何变化与修改，均属于本发明的保护范围。

Claims (25)

1、一种覆晶连接埋入式被动元件的集成电路装置，其特征在于，包含：

一虚芯片，其具有一芯片接合面并包含至少一埋入式被动元件、复数个重分配线路及复数个显露在该芯片接合面的覆晶接垫，其中该埋入式被动元件经由该些重分配线路的其中至少之一而电性连接至该些覆晶接垫的其中至少之一；

一覆晶芯片，其接合于该虚芯片的芯片接合面上，该覆晶芯片具有一主动面及一背面并包含复数个在该主动面的焊垫；

复数个凸块，其连接该覆晶芯片的焊垫与该虚芯片的覆晶接垫。

2、如权利要求1所述的覆晶连接埋入式被动元件的集成电路装置，其特征在于，该埋入式被动元件以该些凸块的其中至少之一而电性连接至该覆晶芯片。

3、如权利要求1所述的覆晶连接埋入式被动元件的集成电路装置，其特征在于，该虚芯片的芯片接合面大于该覆晶芯片的主动面。

4、如权利要求3所述的覆晶连接埋入式被动元件的集成电路装置，其特征在于，该虚芯片包含有复数个接球垫，其形成在该芯片接合面的周边区域，并以该些重分配线路电性连接至对应的该些覆晶接垫。

5、如权利要求4所述的覆晶连接埋入式被动元件的集成电路装置，其特征在于，该埋入式被动元件经由该些重分配线路的其中至少之一而电性连接至该些接球垫的其中至少之一。

6、如权利要求4所述的覆晶连接埋入式被动元件的集成电路装置，其特征在于，另包含有复数个焊球，其设置于该些接球垫上。

7、如权利要求6所述的覆晶连接埋入式被动元件的集成电路装置，其特征在于，该些焊球高于该覆晶芯片的背面。

8、如权利要求4所述的覆晶连接埋入式被动元件的集成电路装置，其特征在于，该些接球垫为圆形垫，且该些接球垫的直径大于该些覆晶接垫的直径。

9、如权利要求1所述的覆晶连接埋入式被动元件的集成电路装置，其特征在于，该虚芯片包含有一在该芯片接合面上的保护层，以覆盖该些重分配线路与该埋入式被动元件。

10、如权利要求1所述的覆晶连接埋入式被动元件的集成电路装置，其特征在于，该埋入式被动元件选自于电容、电阻与电感的其中之一。

11、如权利要求1所述的覆晶连接埋入式被动元件的集成电路装置，其特征在于，该埋入式被动元件由一晶圆处理过程所制成。

12、一种集成电路装置，其特征在于，包含：

一虚芯片，其具有一芯片接合面并包含至少一埋入式元件、复数个重分配线路及复数个显露在该芯片接合面的覆晶接垫，其中该埋入式元件由一第一晶圆处理过程所制成并经由该些重分配线路的其中至少之一而电性连接至该些覆晶接垫的其中至少之一；

一覆晶芯片，其接合于该虚芯片的芯片接合面上，该覆晶芯片具有一主动面及一背面并包含复数个在该主动面的焊垫以及一主动元件，该主动元件由一第二晶圆处理过程所制成并电性连接至该些焊垫；

复数个凸块，其连接该覆晶芯片的焊垫与该虚芯片的覆晶接垫。

13、如权利要求12所述的集成电路装置，其特征在于，该埋入式元件以该些凸块的其中至少之一而电性连接至该覆晶芯片。

14、如权利要求12所述的集成电路装置，其特征在于，该虚芯片的芯片接合面大于该覆晶芯片的主动面。

15、如权利要求14所述的集成电路装置，其特征在于，该虚芯片包含有复数个接球垫，其形成在该芯片接合面的周边区域，并以该些重分配线路电性连接至对应的该些覆晶接垫。

16、如权利要求15所述的集成电路装置，其特征在于，该埋入式元件经由该些重分配线路的其中至少之一而电性连接至该些接球垫的其中至少之一。

17、如权利要求15所述的集成电路装置，其特征在于，另包含有复数个焊球，其设置于该些接球垫上。

18、如权利要求17所述的集成电路装置，其特征在于，该些焊球高于该覆晶芯片的背面。

19、如权利要求15所述的集成电路装置，其特征在于，该些接球垫为圆形垫，且该些接球垫的直径大于该些覆晶接垫的直径。

20、如权利要求12所述的集成电路装置，其特征在于，该埋入式元件选自于被动元件、微机电元件与光电元件的其中之一。

21、一种集成电路装置的制造方法，其特征在于，包含步骤有：

提供一虚芯片，该虚芯片具有一芯片接合面并包含至少一埋入式被动元件、复数个重分配线路及复数个显露在该芯片接合面的覆晶接垫，其中该埋入式被动元件经由该些重分配线路的其中至少之一而电性连接至该些覆晶接垫的其中至少之一；

提供一覆晶芯片，该覆晶芯片具有一主动面及一背面并包含复数个在该主动面的焊垫；

藉由复数个凸块，接合该覆晶芯片至该虚芯片的芯片接合面，该些凸块连接该覆晶芯片的焊垫与该虚芯片的覆晶接垫。

22、如权利要求21所述的集成电路装置的制造方法，其特征在于，该虚芯片一体形成于一虚晶圆。

23、如权利要求21所述的集成电路装置的制造方法，其特征在于，该虚芯片包含有复数个接球垫，其形成在该芯片接合面的周边区域，并以该些重分配线路电性连接至对应的该些覆晶接垫。

24、如权利要求23所述的集成电路装置的制造方法，其特征在于，另设置复数个焊球于该些接球垫。

25、如权利要求24所述的集成电路装置的制造方法，其特征在于，该些焊球高于该覆晶芯片的背面。

Images